JP2007305753A - 半導体装置及びその実装構造 - Google Patents
半導体装置及びその実装構造 Download PDFInfo
- Publication number
- JP2007305753A JP2007305753A JP2006131844A JP2006131844A JP2007305753A JP 2007305753 A JP2007305753 A JP 2007305753A JP 2006131844 A JP2006131844 A JP 2006131844A JP 2006131844 A JP2006131844 A JP 2006131844A JP 2007305753 A JP2007305753 A JP 2007305753A
- Authority
- JP
- Japan
- Prior art keywords
- land
- connection
- semiconductor device
- conductor pattern
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】半導体装置100を構成する基板110の導電性ボール実装面において、最外周列であって、角部Cから所定範囲のランド113c,113dを、半導体チップ120に電気的に接続されない非接続ランドとし、最外周列で互いに隣接する第1の非接続ランド113c及び第1の接続ランド113aに接続された導体パターン114a,114cの、ランド周囲クリアランスSpに露出する部分の対向間隔のうち、最短部分長さM1を、最外周列で互いに隣接する第1の接続ランド113a及び第2の接続ランド113bに接続された導体パターン114a,114bの、ランド周囲クリアランスSpに露出する部分の対向間隔のうち、最短部分長さM2よりも短くした。
【選択図】図6
Description
請求項1〜13いずれかに記載の発明において、請求項14に記載のように、導体パターンとして、対応するランドから、基板の端部まで引き出されたメッキ用パターンを採用することが好ましい。このようにメッキ用パターンを採用することで、別途制御用の導体パターンを不要とすることができる。
図6は、本発明の第1実施形態に係る半導体装置100の主要部である、基板110の一部を、端子実装面側から見た平面図である。なお、図6においては、便宜上、外部接続用端子である導電性ボール130を省略して図示している。本実施形態に係る半導体装置100において、特徴部分は、基板110の導電性ボール実装面におけるランド113及び当該ランド113からの導体パターン114の引き出しにある。
次に、本発明の第2実施形態を、図12に基づいて説明する。図12は、第2実施形態に係る半導体装置100の主要部である、基板110の一部を、端子実装面側から見た平面図である。なお、図12においては、便宜上、外部接続用端子である導電性ボール130を省略して図示している。
次に、本発明の第3実施形態を、図14に基づいて説明する。図14は、第3実施形態に係る半導体装置100の実装構造のうち、主要部の概略構成を示す図であり、(a)は基板110の導電性ボール実装面の一部を示す平面図、(b)は(a)に示す基板110に対応するプリント基板210の部位を示す平面図である。なお、図14(a),(b)においては、便宜上、半導体装置100とプリント基板210を分解状態とし、外部接続用端子である導電性ボール130を省略して図示している。
次に、本発明の第4実施形態を、図15に基づいて説明する。図15は、第4実施形態に係る半導体装置100の実装構造のうち、主要部の概略構成を示す図であり、(a)は基板110の導電性ボール実装面の一部を示す平面図、(b)は(a)に示す基板110に対応するプリント基板210の部位を示す平面図である。なお、図15(a),(b)においては、便宜上、半導体装置100とプリント基板210を分解状態とし、外部接続用端子である導電性ボール130を省略して図示している。
110・・・基板
112・・・ソルダレジスト
112a・・・開口部
113・・・ランド
113a・・・第1の接続ランド
113b・・・第2の接続ランド
113c・・・第1の非接続ランド
113d・・・第2の非接続ランド
114,114a〜114d・・・導体パターン
130・・・導電性ボール
Claims (16)
- 平面四角形の基板の一面上に、封止部材によって封止される形で半導体チップが配置され、半導体チップ実装面の裏面に、複数の外部接続用端子が少なくとも前記基板の端部近傍に端部に沿って等間隔に配置されてなる半導体装置であって、
前記基板は、端子実装面上に、前記外部接続用端子に対応して配置された複数のランドと、前記基板の平面方向において、前記ランドの端部との間に所定のクリアランスをもって配置されたソルダレジストと、前記ランドに接続された導体パターンと、を含み、
複数の前記ランドのうち、最外周列であって、少なくとも角部の前記ランドを含み、当該角部から所定範囲の前記ランドを、前記半導体チップに電気的に接続されない非接続ランドとし、残りの前記ランドを、前記半導体チップに電気的に接続される接続ランドとし、
最外周列で互いに隣接する、第1の前記非接続ランド及び第1の前記接続ランドにおいて、対応する前記ランドにそれぞれ接続された前記導体パターンの、前記クリアランス領域に露出する部分の対向間隔のうち、最短部分の長さM1を、
最外周列で互いに隣接する、第1の前記接続ランド及び第1の前記接続ランドに隣接する第2の前記接続ランドにおいて、それぞれの前記ランドに接続された前記導体パターンの、前記クリアランス領域に露出する部分の対向間隔のうち、最短部分の長さM2よりも短くしたことを特徴とする半導体装置。 - 前記導体パターンは、少なくとも前記クリアランス領域に露出する部分が、前記基板の端部のうち最も近い側の端部に向けて、対応する前記ランドから一方向に引き出されており、
互いに隣接する第1の前記非接続ランド及び第1の前記接続ランドにそれぞれ接続された前記導体パターンの、前記ソルダレジストに被覆される境界部位間の間隔D1を、
互いに隣接する第1の前記接続ランド及び第2の前記接続ランドにそれぞれ接続された前記導体パターンの、前記ソルダレジストに被覆される境界部位間の間隔D2よりも狭くしたことを特徴とする請求項1に記載の半導体装置。 - 前記境界部位間の間隔D1を、第1の前記非接続ランド及び第1の前記接続ランドにそれぞれ接続された前記導体パターンの、対応する前記ランドとの接続部位間の間隔D3よりも狭くしたことを特徴とする請求項2に記載の半導体装置。
- 前記境界部位間の間隔D2を、第1の前記接続ランド及び第2の前記接続ランドにそれぞれ接続された前記導体パターンの、対応する前記ランドとの接続部位間の間隔D4と同じか、それより広くしたことを特徴とする請求項2又は請求項3に記載の半導体装置。
- 第1の前記接続ランドに接続された前記導体パターンの、少なくとも前記クリアランス領域に露出する部分の前記ランドからの引き出し方向を、最も近い側の前記基板の端部に対して、垂直よりも第1の前記非接続ランドに近づく方向としたことを特徴とする請求項2〜4いずれか1項に記載の半導体装置。
- 互いに隣接する第1の前記非接続ランド及び第1の前記接続ランドにそれぞれ接続された前記導体パターンの少なくとも一方において、前記クリアランス領域に露出する部分のうち、対応する前記ランドとの接続部位から所定範囲の前記線幅を、前記ソルダレジストに被覆される部分の線幅よりも太くしたことを特徴とする請求項2〜5いずれか1項に記載の半導体装置。
- 前記導体パターンは、前記クリアランス領域に露出する部分として、対応する前記ランドから前記ソルダレジストに被覆される部分に向けて、徐々に細くなる部分を含むことを特徴とする請求項6に記載の半導体装置。
- 複数の前記ランドは、前記非接続ランドとして、最外周列であって、少なくとも角部の前記ランドと当該ランドに隣接する前記ランドを含み、
最外周列で、第1の前記非接続ランドと、第1の前記非接続ランドに隣接する第2の前記非接続ランドにおいて、対応する前記ランドにそれぞれ接続された前記導体パターンの、前記クリアランス領域に露出する部分の対向間隔のうち、最短部分の長さM3を、前記M1よりも短くしたことを特徴とする請求項1〜7いずれか1項に記載の半導体装置。 - 前記導体パターンは、少なくとも前記クリアランス領域に露出する部分が、前記基板の端部のうち最も近い側の端部に向けて、対応する前記ランドから一方向に引き出されており、
互いに隣接する第1の前記非接続ランド及び第1の前記接続ランドにそれぞれ接続された前記導体パターンの、前記ソルダレジストに被覆される境界部位間の間隔D1を、
互いに隣接する第1の前記接続ランド及び第2の前記接続ランドにそれぞれ接続された前記導体パターンの、前記ソルダレジストに被覆される境界部位間の間隔D2よりも狭くするとともに、
互いに隣接する第1の前記非接続ランド及び第2の前記非接続ランドにそれぞれ接続された前記導体パターンの、前記ソルダレジストに被覆される境界部位間の間隔D5よりも広くしたことを特徴とする請求項8に記載の半導体装置。 - 前記境界部位間の間隔D5を、第1の前記非接続ランド及び第2の前記非接続ランドにそれぞれ接続された前記導体パターンの、対応する前記ランドとの接続部位間の間隔D6よりも狭くしたことを特徴とする請求項9に記載の半導体装置。
- 第1の前記非接続ランドに接続された前記導体パターンの、少なくとも前記クリアランス領域に露出する部分の前記ランドからの引き出し方向を、最も近い側の前記基板の端部に対して、垂直よりも第2の前記非接続ランドに近づく方向としたことを特徴とする請求項9又は請求項10に記載の半導体装置。
- 互いに隣接する第1の前記非接続ランド及び第2の前記非接続ランドにそれぞれ接続された前記導体パターンの少なくとも一方において、前記クリアランス領域に露出する部分のうち、対応する前記ランドとの接続部位から所定範囲の前記線幅を、前記ソルダレジストに被覆される部分の線幅よりも太くしたことを特徴とする請求項9〜11いずれか1項に記載の半導体装置。
- 前記導体パターンは、前記クリアランス領域に露出する部分として、対応する前記ランドから前記ソルダレジストに被覆される部分に向けて、徐々に細くなる部分を含むことを特徴とする請求項12に記載の半導体装置。
- 前記導体パターンは、対応する前記ランドから、前記基板の端部まで引き出されたメッキ用パターンであることを特徴とする請求項1〜13いずれか1項に記載の半導体装置。
- 前記外部接続用端子がリフローされ、請求項1〜14いずれか1項に記載の半導体装置が、プリント基板上に実装されてなる半導体装置の実装構造であって、
前記プリント基板は、半導体装置実装面上に、前記外部接続用端子に対応して配置された複数の接続部と、前記プリント基板の平面方向において、前記ランドの端部との間に所定のクリアランスをもって配置されたソルダレジストと、前記接続部に接続された配線パターンと、を含み、
最外周列であって、請求項1〜14いずれか1項に規定された前記導体パターンに対応する前記配線パターンの、少なくとも前記クリアランス領域に露出する部分の対応する前記接続部からの引き出しを、前記導体パターンと同一としたことを特徴とする半導体装置の実装構造。 - 前記外部接続用端子がリフローされ、請求項1〜14いずれか1項に記載の半導体装置が、プリント基板上に実装されてなる半導体装置の実装構造であって、
前記プリント基板は、半導体装置実装面上に、前記外部接続用端子に対応して配置された複数の接続部と、前記プリント基板の平面方向において、少なくとも請求項1〜14いずれか1項に規定された前記導体パターンの、接続された前記ランドに対応する前記接続部の周縁部を被覆するように配置されたソルダレジストと、前記接続部に接続された配線パターンと、を含むことを特徴とする半導体装置の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131844A JP4665827B2 (ja) | 2006-05-10 | 2006-05-10 | 半導体装置及びその実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131844A JP4665827B2 (ja) | 2006-05-10 | 2006-05-10 | 半導体装置及びその実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305753A true JP2007305753A (ja) | 2007-11-22 |
JP4665827B2 JP4665827B2 (ja) | 2011-04-06 |
Family
ID=38839437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006131844A Expired - Fee Related JP4665827B2 (ja) | 2006-05-10 | 2006-05-10 | 半導体装置及びその実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4665827B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012503887A (ja) * | 2008-09-29 | 2012-02-09 | インテル コーポレイション | マウントされたプロセッサの入出力アーキテクチャ |
CN110246822A (zh) * | 2014-04-10 | 2019-09-17 | 三星显示有限公司 | 电子组件 |
JP2021007163A (ja) * | 2020-09-28 | 2021-01-21 | キヤノン株式会社 | プリント回路板及び電子機器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11340354A (ja) * | 1998-05-22 | 1999-12-10 | Nec Corp | 半導体装置 |
JP2000228459A (ja) * | 1998-12-04 | 2000-08-15 | Nec Saitama Ltd | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 |
JP2000315843A (ja) * | 1999-04-30 | 2000-11-14 | Fujitsu Ltd | プリント基板及び半導体装置 |
JP2001036222A (ja) * | 1999-07-21 | 2001-02-09 | Fuji Photo Film Co Ltd | プリント回路基板 |
JP2003069168A (ja) * | 2001-08-28 | 2003-03-07 | Nagoya Industrial Science Research Inst | プリント配線基板又は集積回路における回路パターン及びこれを備えたプリント配線基板と集積回路 |
JP2004200197A (ja) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | 半導体装置 |
-
2006
- 2006-05-10 JP JP2006131844A patent/JP4665827B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11340354A (ja) * | 1998-05-22 | 1999-12-10 | Nec Corp | 半導体装置 |
JP2000228459A (ja) * | 1998-12-04 | 2000-08-15 | Nec Saitama Ltd | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 |
JP2000315843A (ja) * | 1999-04-30 | 2000-11-14 | Fujitsu Ltd | プリント基板及び半導体装置 |
JP2001036222A (ja) * | 1999-07-21 | 2001-02-09 | Fuji Photo Film Co Ltd | プリント回路基板 |
JP2003069168A (ja) * | 2001-08-28 | 2003-03-07 | Nagoya Industrial Science Research Inst | プリント配線基板又は集積回路における回路パターン及びこれを備えたプリント配線基板と集積回路 |
JP2004200197A (ja) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012503887A (ja) * | 2008-09-29 | 2012-02-09 | インテル コーポレイション | マウントされたプロセッサの入出力アーキテクチャ |
CN110246822A (zh) * | 2014-04-10 | 2019-09-17 | 三星显示有限公司 | 电子组件 |
CN110246822B (zh) * | 2014-04-10 | 2023-09-26 | 三星显示有限公司 | 电子组件 |
JP2021007163A (ja) * | 2020-09-28 | 2021-01-21 | キヤノン株式会社 | プリント回路板及び電子機器 |
JP7155214B2 (ja) | 2020-09-28 | 2022-10-18 | キヤノン株式会社 | プリント回路板及び電子機器 |
JP2022173486A (ja) * | 2020-09-28 | 2022-11-18 | キヤノン株式会社 | プリント回路板及び電子機器 |
JP7350960B2 (ja) | 2020-09-28 | 2023-09-26 | キヤノン株式会社 | プリント回路板及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4665827B2 (ja) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7193328B2 (en) | Semiconductor device | |
TWI399146B (zh) | 一種印刷電路板及其製作方法和球柵陣列焊盤圖案 | |
KR100449463B1 (ko) | Cof용 테이프 캐리어 및 이를 사용한 cof-구조의반도체 장치 | |
US10897820B2 (en) | Printed wiring board, printed circuit board, and electronic device | |
JP5649788B2 (ja) | プリント板、プリント板実装構造、およびプリント板実装方法 | |
JP4068635B2 (ja) | 配線基板 | |
JP2010245455A (ja) | 基板および半導体装置 | |
JP5184115B2 (ja) | 配線回路基板およびその製造方法 | |
JP4665827B2 (ja) | 半導体装置及びその実装構造 | |
JP2007005452A (ja) | 半導体装置 | |
TWI420639B (zh) | Semiconductor device | |
JP2009182229A (ja) | 配線回路基板およびその製造方法 | |
JP2020188174A (ja) | 配線基板、電子機器及び配線基板の設計方法 | |
JP5466218B2 (ja) | 半導体パッケージ | |
US20070138632A1 (en) | Electronic carrier board and package structure thereof | |
JP4830609B2 (ja) | 半導体装置 | |
JP2009076569A (ja) | 半導体パッケージ、実装基板、およびこれらを含む半導体装置 | |
JP4640950B2 (ja) | 半導体装置 | |
JP2010165852A (ja) | 積層型半導体装置 | |
JP3508739B2 (ja) | インターポーザ基板 | |
JP2007128990A (ja) | 半導体装置とその製造方法 | |
JP2010027856A (ja) | 半導体装置 | |
JP2006013497A (ja) | 半導体ペレット及び半導体装置 | |
JP2024039752A (ja) | 半導体装置 | |
JP2021089968A (ja) | 電子制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4665827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |