JP2007305753A - 半導体装置及びその実装構造 - Google Patents

半導体装置及びその実装構造 Download PDF

Info

Publication number
JP2007305753A
JP2007305753A JP2006131844A JP2006131844A JP2007305753A JP 2007305753 A JP2007305753 A JP 2007305753A JP 2006131844 A JP2006131844 A JP 2006131844A JP 2006131844 A JP2006131844 A JP 2006131844A JP 2007305753 A JP2007305753 A JP 2007305753A
Authority
JP
Japan
Prior art keywords
land
connection
semiconductor device
conductor pattern
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006131844A
Other languages
English (en)
Other versions
JP4665827B2 (ja
Inventor
Soichiro Arai
総一郎 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006131844A priority Critical patent/JP4665827B2/ja
Publication of JP2007305753A publication Critical patent/JP2007305753A/ja
Application granted granted Critical
Publication of JP4665827B2 publication Critical patent/JP4665827B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】機能的に問題となるブリッジ発生を低減することができる半導体装置及びその実装構造を提供すること。
【解決手段】半導体装置100を構成する基板110の導電性ボール実装面において、最外周列であって、角部Cから所定範囲のランド113c,113dを、半導体チップ120に電気的に接続されない非接続ランドとし、最外周列で互いに隣接する第1の非接続ランド113c及び第1の接続ランド113aに接続された導体パターン114a,114cの、ランド周囲クリアランスSpに露出する部分の対向間隔のうち、最短部分長さM1を、最外周列で互いに隣接する第1の接続ランド113a及び第2の接続ランド113bに接続された導体パターン114a,114bの、ランド周囲クリアランスSpに露出する部分の対向間隔のうち、最短部分長さM2よりも短くした。
【選択図】図6

Description

本発明は、ボールグリッドアレイ(BGA)構造の半導体装置及びその実装構造に関するものである。
従来、平面四角形の基板上に実装された半導体チップを封止部材で封止してなるボールグリッドアレイ(BGA)構造の半導体装置を、プリント基板上にリフローはんだ付けする際、隣接する外部接続用端子(バンプ)間でブリッジが生じることがある。このように、半導体チップと電気的に接続されたバンプ間でブリッジが生じると、機能的に問題となる。これに対し、例えば特許文献1に示すプリント基板が提案されている。
特許文献1に示されるプリント基板は、当該基板上に、バンプと対応してアレイ状に配置された複数の導電性のパッド(ランド)と、各ランドの形成領域及びその周囲に設けられたソルダレジストクリアランスと、ソルダレジストクリアランスを除く基板表面に形成されたソルダレジスト層とを有している。そして、ソルダレジストクリアランス及び/又はランドが、はんだ付の際の溶融はんだの流れを特定方向に導くため、特定方向に突出領域を備えた平面パターンとなっている。
特開平11−177225号公報
特許文献1においては、隣接するランド間でブリッジが生じるのを防ぐために、隣接するランド同士で、突起の方向が互いに90度異なるように、ソルダレジストクリアランス及び/又はランドを、規則的に配置している。
ところが、プリント基板の表層(外部接続用端子接触面)において、ランドの少なくとも一部は配線パターンに接続され、半導体装置配置領域外に配線パターンが引き出される。したがって、溶融した外部接続用端子の移動は、ソルダレジストクリアランスに露出する配線パターンの影響を受けることとなるが、内周列のランドほど配線パターンを突起に対応して所定方向に引き出すことは困難である。また、ランド数(外部接続用端子数)が増加するほど、配線パターンを突起に対応して所定方向に引き出すことは困難となる。
また、プリント基板の多様性の観点から、配線パターンの引き出し方向を一様に規定するのは困難であり、半導体装置側で、ブリッジが生じるのを抑制するようにしたほうが好ましい。
本発明は上記問題点に鑑み、機能的に問題となるブリッジ発生を低減することができる半導体装置及びその実装構造を提供することを目的とする。
本発明者は、平面四角形の基板上に実装された半導体チップを封止部材で封止してなるボールグリッドアレイ(BGA)構造の半導体装置において、リフローはんだ付け時の半導体装置の反りについて調査した。その結果、半導体装置の表面温度がピーク温度近くになると、半導体装置の中央領域が半導体チップ実装側を凸として反り、半導体チップ実装面の裏面に配置された周辺領域の導電性ボールが潰れて、ブリッジを生じることがあることが明らかとなった。これは、基板の平面方向において、封止部材の線膨張係数が基板を構成する基材の線膨張係数よりも大きいことが主要因であると考えられる。
また、上述の反りは半導体装置の中心から同心円状となっており、周辺領域の下方への反りは、基板の端部に近づくにつれて急激に増加している。そして、この傾向は特に基板の角部(4隅)ほど大きいことが明らかとなった。
この点を踏まえ、上記目的を達成する請求項1に記載の発明は、平面四角形の基板の一面上に、封止部材によって封止される形で半導体チップが配置され、半導体チップ実装面の裏面に、複数の外部接続用端子が少なくとも基板の端部近傍に端部に沿って等間隔に配置されてなる半導体装置であって、基板は、端子実装面上に、外部接続用端子に対応して配置された複数のランドと、基板の平面方向において、ランドの端部との間に所定のクリアランスをもって配置されたソルダレジストと、ランドに接続された導体パターンと、を含み、複数のランドのうち、最外周列であって、少なくとも角部のランドを含み、当該角部から所定範囲のランドを、半導体チップに電気的に接続されない非接続ランドとし、残りのランドを、半導体チップに電気的に接続される接続ランドとし、最外周列で互いに隣接する、第1の非接続ランド及び第1の接続ランドにおいて、対応するランドにそれぞれ接続された導体パターンの、クリアランス領域に露出する部分の対向間隔のうち、最短部分の長さM1を、最外周列で互いに隣接する、第1の接続ランド及び第1の接続ランドに隣接する第2の接続ランドにおいて、それぞれのランドに接続された導体パターンの、クリアランス領域に露出する部分の対向間隔のうち、最短部分の長さM2よりも短くしたことを特徴とする。
上述したように、例えばリフロー時に生じる周辺領域の下方への反りは、基板の端部に近づくにつれて急激に増加しており、この傾向は特に基板の角部(4隅)ほど大きい。そこで本発明においては、最外周列であって、少なくとも角部のランドを含み、当該角部から所定範囲のランド(すなわち少なくとも角部を含む一部のランド)を、半導体チップに電気的に接続されない非接続ランドとしている。したがって、非接続ランドを含んでブリッジが生じても、半導体装置として機能的に問題が生じない構成とすることができる。
また、リフロー時に溶融した外部接続用端子は、反りによる応力と濡れ性により、対応するランド上からクリアランス領域に露出する導体パターンに沿って移動(重心移動)する。そこで本発明においては、最外周列にて、第1の接続ランドを間に挟んで第1の非接続ランドと第2の接続ランドが配置された領域において、第1の非接続ランド及び第1の接続ランドにそれぞれ接続された導体パターンの、クリアランス領域に露出する部分の対向間隔の最短部分長さM1を、第1の接続ランド及び第2の接続ランドに接続された導体パターンの、クリアランス領域に露出する部分の対向間隔の最短部分長さM2よりも短くしている。すなわち、隣接する第1の接続ランド及び第2の接続ランドよりも、隣接する第1の非接続ランド及び第1の接続ランドにてブリッジが生じやすい構成としている。
このように本発明によれば、ランドの半導体チップとの接続状態と、ランドから引き出される導体パターンの引き出し(クリアランス領域に露出する部分のパターン)を制御することで、反りが生じても、機能的に問題となる(接続ランド間の)ブリッジ発生を低減することができる。
なお、本発明によれば、最外周列であって、一部のランドから引き出される導体パターンの引き出しのみを制御する。したがって、本発明の構成を実現するための、導体パターンの引き出し制御が容易である。
請求項1に記載の発明において、例えば請求項2に記載のように、導体パターンは、少なくともクリアランス領域に露出する部分が、基板の端部のうち最も近い側の端部に向けて、対応するランドから略一方向に引き出されており、互いに隣接する第1の非接続ランド及び第1の接続ランドにそれぞれ接続された導体パターンの、ソルダレジストに被覆される境界部位間の間隔D1を、互いに隣接する第1の接続ランド及び第2の接続ランドにそれぞれ接続された導体パターンの、ソルダレジストに被覆される境界部位間の間隔D2よりも狭くした構成を採用することができる。
このように本発明によれば、ランドから引き出される導体パターンの直線的な引き出し方向を制御することで、最短部分長さM1が最短部分長さM2よりも短くなるように、境界部位間の間隔D1を境界部位間の間隔D2よりも狭くしている。したがって、隣接する第1の接続ランド及び第2の接続ランドよりも、隣接する第1の非接続ランド及び第1の接続ランドにてブリッジが生じやすいので、反りが生じても、機能的に問題となるブリッジの発生を低減することができる。
請求項2に記載の発明において、請求項3に記載のように、境界部位間の間隔D1を、第1の非接続ランド及び第1の接続ランドにそれぞれ接続された導体パターンの、対応するランドとの接続部位間の間隔D3よりも狭くすると良い。
このように本発明によれば、第1の非接続ランド及び第1の接続ランドにそれぞれ接続された導体パターンを、互いに平行な状態よりも近づく方向に引き出している。したがって、第1の非接続ランド及び第1の接続ランドにおいて、よりブリッジが生じやすく、機能的に問題となるブリッジ発生をより低減することができる。
請求項2又は請求項3に記載の発明において、請求項4に記載のように、境界部位間の間隔D2を、第1の接続ランド及び第2の接続ランドにそれぞれ接続された導体パターンの、対応するランドとの接続部位間の間隔D4と同じか、それより広くした構成とすると良い。
このように本発明によれば、第1の接続ランド及び第2の接続ランドにそれぞれ接続された導体パターンを、互いに平行な状態か、それよりも広がる方向に引き出している。したがって、第1の接続ランド及び第2の接続ランドにおいて、よりブリッジが生じにくく、機能的に問題となるブリッジの発生をより低減することができる。
請求項2〜4いずれかに記載の発明において、請求項5に記載のように、第1の接続ランドに接続された導体パターンの、少なくともクリアランス領域に露出する部分のランドからの引き出し方向を、最も近い側の基板の端部に対して、垂直よりも第1の非接続ランドに近づく方向とすることが好ましい。この場合、第1の非接続ランド及び第1の接続ランドにおいてよりブリッジが生じやすく、第1の接続ランド及び第2の接続ランドにおいてよりブリッジが生じにくく、することができる。すなわち、機能的に問題となるブリッジの発生をさらに低減することができる。
なお、請求項2〜5いずれかに記載の発明において、請求項6に記載のように、互いに隣接する第1の非接続ランド及び第1の接続ランドにそれぞれ接続された導体パターンの少なくとも一方において、クリアランス領域に露出する部分のうち、対応するランドとの接続部位から所定範囲の線幅を、ソルダレジストに被覆される部分の線幅よりも太くすると良い。
この場合、溶融した外部接続用端子が、反りによる応力を受けて、クリアランス領域に露出する導体パターン上を移動しやすくなる。すなわち、外部接続用端子の重心の移動量が大きくなり、第1の非接続ランド及び第1の接続ランドにおいて、よりブリッジが生じやすくなる。
例えば請求項7に記載のように、導体パターンは、クリアランス領域に露出する部分として、対応するランドからソルダレジストに被覆される部分に向けて、徐々に細くなる部分を含む構成(例えばティアドロップ形状)を採用することができる。
次に、請求項1〜7いずれかに記載の発明において、請求項8に記載のように、複数のランドは、非接続ランドとして、最外周列であって、少なくとも角部のランドと当該ランドに隣接するランドを含み、最外周列で、第1の非接続ランドと、第1の非接続ランドに隣接する第2の非接続ランドにそれぞれ接続された導体パターンの、クリアランス領域に露出する部分の対向間隔の最短部分長さM3を、M1よりも短くした構成を採用しても良い。
このように本発明によれば、第1の非接続ランドに隣接する第2の非接続ランドと第1の非接続ランドにそれぞれ接続された導体パターンの、クリアランス領域に露出する部分の対向間隔の最短部分長さM3を、第1の非接続ランド及び第1の接続ランドにそれぞれ接続された導体パターンの、クリアランス領域に露出する部分の対向間隔の最短部分長さM1よりも短くしている。すなわち、ランドから引き出される導体パターンの引き出し(クリアランス領域に露出する部分のパターン)を制御することで、第1の非接続ランド及び第2の非接続ランド(非接続ランド同士)、第1の非接続ランド及び第1の接続ランド(一方が非接続ランド)、第1の接続ランド及び第2の接続ランド(接続ランド同士)の順で、ブリッジが生じやすい構成となっている。したがって、反りが生じても、機能的に問題となる接続ランド間のブリッジ発生を低減することができる。なお、第1の非接続ランド及び第1の接続ランドよりも、第1の非接続ランド及び第2の非接続ランドの方が、ブリッジが生じやすい構成となっているので、機能的にもより好ましい構成となっている。
請求項8に記載の発明において、例えば請求項9に記載のように、導体パターンは、少なくともクリアランス領域に露出する部分が、基板の端部のうち最も近い側の端部に向けて、対応するランドから一方向に引き出されており、互いに隣接する第1の非接続ランド及び第1の接続ランドにそれぞれ接続された導体パターンの、ソルダレジストに被覆される境界部位間の間隔D1を、互いに隣接する第1の接続ランド及び第2の接続ランドにそれぞれ接続された導体パターンの、ソルダレジストに被覆される境界部位間の間隔D2よりも狭くするとともに、互いに隣接する第1の非接続ランド及び第2の非接続ランドにそれぞれ接続された導体パターンの、ソルダレジストに被覆される境界部位間の間隔D5よりも広くした構成を採用することができる。
このように本発明によれば、ランドから引き出される導体パターンの直線的な引き出し方向を制御することで、最短部分長さM1が最短部分長さM2よりも短く、且つ、最短部分長さM3よりも長くなるように、境界部位間の間隔D1を、境界部位間の間隔D2よりも狭く、且つ、境界部位間の間隔D5よりも広くしている。したがって、第1の非接続ランド及び第2の非接続ランド、第1の非接続ランド及び第1の接続ランド、第1の接続ランド及び第2の接続ランドの順で、ブリッジが生じやすいので、反りが生じても、機能的に問題となる(接続ランド間の)ブリッジ発生を低減することができる。
請求項9に記載の発明において、請求項10に記載のように、境界部位間の間隔D5を、第1の非接続ランド及び第2の非接続ランドにそれぞれ接続された導体パターンの、対応するランドとの接続部位間の間隔D6よりも狭くすると良い。
このように本発明によれば、第1の非接続ランド及び第2の非接続ランドにそれぞれ接続された導体パターンを、互いに平行な状態よりも近づく方向に引き出している。したがって、第1の非接続ランド及び第2の非接続ランドにおいて、よりブリッジが生じやすく、機能的に問題となるブリッジ発生をより低減することができる。
請求項9又は請求項10に記載の発明においては、請求項11に記載のように、第1の非接続ランドに接続された導体パターンの、少なくともクリアランス領域に露出する部分のランドからの引き出し方向を、最も近い側の基板の端部に対して、垂直よりも第2の非接続ランドに近づく方向とすることが好ましい。この場合、第1の非接続ランド及び第2の非接続ランドにおいてよりブリッジが生じやすくすることができる。すなわち、機能的に問題となるブリッジ発生をさらに低減することができる。
請求項12,請求項13に記載の発明は、その作用効果が、それぞれ請求項6,請求項7に記載の発明と同様であるので、その記載を省略する。
なお、外部接続用端子とランドとの接続性を向上するため、一般的にランドの表面上にはメッキ膜が形成される。そして、このメッキ膜を電解メッキにて形成する場合、ランドには、通電用のメッキ用パターンが接続される。したがって、基板には、ランドから、基板の端部まで引き出されたメッキ用パターンの少なくとも一部が配置されている。そこで、
請求項1〜13いずれかに記載の発明において、請求項14に記載のように、導体パターンとして、対応するランドから、基板の端部まで引き出されたメッキ用パターンを採用することが好ましい。このようにメッキ用パターンを採用することで、別途制御用の導体パターンを不要とすることができる。
次に、請求項15に記載の発明は、外部接続用端子がリフローされ、請求項1〜14いずれか1項に記載の半導体装置が、プリント基板上に実装されてなる半導体装置の実装構造であって、プリント基板は、半導体装置実装面上に、外部接続用端子に対応して配置された複数の接続部と、プリント基板の平面方向において、ランドの端部との間に所定のクリアランスをもって配置されたソルダレジストと、接続部に接続された配線パターンと、を含み、最外周列であって、請求項1〜14いずれか1項に規定された導体パターンに対応する配線パターンの、少なくともクリアランス領域に露出する部分の、対応する接続部からの引き出しを、導体パターンと同一としたことを特徴とする。
このように本発明によれば、請求項1〜14いずれか1項に記載の半導体装置の制御用の導体パターンと同様の効果を、当該導体パターンに対応する部位のプリント基板の配線パターンにも持たせている。したがって、機能的に問題となるブリッジ発生を、半導体装置側だけで制御する構成よりも、機能的に問題となるブリッジ発生を低減することができる。
また、請求項16に記載の発明は、外部接続用端子がリフローされ、請求項1〜14いずれか1項に記載の半導体装置が、プリント基板上に実装されてなる半導体装置の実装構造であって、プリント基板は、半導体装置実装面上に、外部接続用端子に対応して配置された複数の接続部と、プリント基板の平面方向において、少なくとも請求項1〜14いずれか1項に規定された導体パターンの、接続されたランドに対応する接続部の周縁部を被覆するように配置されたソルダレジストと、接続部に接続された配線パターンと、を含むことを特徴とする。
このように本発明によれば、接続部の周縁部がソルダレジストによってオーバーレジストされている。したがって、溶融した外部接続用端子の移動に際し、プリント基板における接続部から引き出された配線パターンの影響を無くすことができる。すなわち、半導体装置側の導体パターンのランドからの引き出しに応じて、外部接続用端子の移動方向を制御し、ブリッジしやすさを制御して、機能的に問題となるブリッジ発生を低減することができる。
先ず、図1(a),(b)を用いて、一般的なボールグリッドアレイ(BGA)構造の半導体装置について説明する。図1は、以下に示す本発明の実施形態にも適用される半導体装置の概略構成を示す図であり、(a)は導電性ボール実装面側から見た平面図、(b)は(a)のS1−S1線に沿う断面図である。
図1(a),(b)に示すように、半導体装置100は、平面四角形の基板110と、基板110の一面に実装された半導体チップ120と、基板110の半導体チップ実装面の裏面において、少なくとも基板110の端部近傍に端部に沿って配置された外部接続用端子としての複数の導電性ボール130と、基板110の、半導体チップ実装面上に配置され、基板に実装された半導体チップ120を封止する封止部材140と、を含む半導体装置である。
基板110を構成する基材111は平面四角形であり、その構成材料は、特に限定されるものではない。例えば、熱可塑性樹脂、熱硬化性樹脂、セラミック、ガラス(例えばガラス布)と樹脂との複合体等の公知材料を採用することができる。
基板110の表面には、ソルダレジスト112が配置されている。ソルダレジスト112は、基板110の表面上に形成された耐熱性皮膜であり、その主要機能は、はんだ付けにおいて接続部位以外の導体パターンが、溶融はんだと接触することを防ぎ、保護するものである。その構成材料は、特に限定されるものではない。例えばエポキシ系樹脂を採用することができる。
ソルダレジスト112には、複数の開口部位が設けられており、当該開口部位から複数のランド113が露出している。ランド113は、導体パターン114のうち、導電性ボール130や半導体チップ120との接続に供せられる部位である。ランド113を含む導体パターン112の構成材料は、特に限定されるものではない。例えば、Cu等の金属材料を採用することができる。また、基材111に配置される導体パターン114の層数は、特に限定されるものではない。
基板111の半導体チップ実装面上には、その中央領域に、半導体チップ120が例えば接着剤を用いて固定されている。半導体チップ120は、半導体基板に各種集積回路やセンサ等を形成してなり、例えばAu細線からなるボンディングワイヤ121を介して、電極としてのパッド(図示略)が、半導体チップ実装面に配置されたランド113と電気的に接続されている。なお、基板110に対する半導体チップ120の実装形態は上記例に限定されるものではない。例えばボンディングワイヤ121を介さず、電極とランド113とを直接接続する構成の半導体チップ120を採用することもできる。
基板111の半導体チップ実装面の裏面には、ソルダレジスト112から露出するランド113に、導電性ボール130が接合されている。導電性ボール130は、リフローはんだ付けにより溶融し、半導体装置100をプリント基板上に実装するとともに、プリント基板の配線パターンと電気的に接続する突起状の端子である。導電性ボール130の構成材料としては、一般的なはんだ(有鉛はんだ、鉛フリーはんだ)を採用することができる。また、図1(a),(b)においては、球状の導電性ボール130を示しているが、導電性ボール130は球状に限定されるものではない。
また、基板110の半導体チップ実装面上には、半導体チップ120を含んで半導体チップ実装面を被覆するように封止部材140が配置されている。封止部材140の構成材料は、特に限定されるものではない。例えば、エポキシ樹脂等の合成樹脂を採用することができる。なお、封止部材140の側面は、基板110の端面と面一となるように半導体チップ実装面上に配置されている。
このように構成される半導体装置100は、リフローはんだ付けにより、図2に示すようにプリント基板210上に実装される。図2は、半導体装置100が実装された回路基板200の概略構成を示す斜視図である。なお、図2に示す符号220は、プリント基板210上に実装されたコネクタであり、符号230は、半導体装置100及びコネクタ220以外の、プリント基板210上に実装された電子部品である。
ところでリフローはんだ付けにおいて、半導体装置100の表面温度がピーク温度近くになると、図3(a),(b)に示すように、半導体装置100の中央領域が半導体チップ実装側を凸として反り、半導体チップ実装面の裏面に配置された周辺領域の導電性ボール130が反りによる応力を受けて移動(変形)し、例えば図4に示すようにブリッジ131を生じることがある。これは、基板110の平面方向において、封止部材140の線膨張係数が基板110を構成する基材111の線膨張係数よりも大きいことが主要因であると考えられる。
本発明者が確認したところ、上述の反りは、図3(a)に示すように半導体装置100の中心0を中心とする同心円状となっており、周辺領域の下方への反りは、図5に示すように基板110の端部に近づくにつれて急激に増加している。そして、この傾向は図3(a)に示すように、特に基板110の角部(4隅)ほど大きいことが明らかとなった。なお、図3(a),(b)は、ピーク温度付近の半導体装置100の、本発明者による3次元測定結果を示す図であり、(a)は半導体チップ実装面側から見た斜視図、(b)は(a)のS2−S2線に沿う断面図である。図4は、ブリッジ131を示す拡大平面図である。図5は、図3(a)のS2−S2線において、中心点0からの距離に対する変位量を示す図であり、中心点0から基板端部までの距離を1として距離を正規化し、基板端部における変位量を1として変位量を正規化している。
以下、本発明の実施の形態を図に基づいて説明する。なお、半導体装置100としての構成は、上述した構成と同様であるので、以下の実施形態においては、特徴部分を説明する。また、同一の構成要素については、図1(a),(b)と同一の符号を付与する。
(第1実施形態)
図6は、本発明の第1実施形態に係る半導体装置100の主要部である、基板110の一部を、端子実装面側から見た平面図である。なお、図6においては、便宜上、外部接続用端子である導電性ボール130を省略して図示している。本実施形態に係る半導体装置100において、特徴部分は、基板110の導電性ボール実装面におけるランド113及び当該ランド113からの導体パターン114の引き出しにある。
一部を図6に示すように、基板110の導電性ボール実装面には、ソルダレジスト112が配置されており、当該ソルダレジスト112には、導電性ボール130に対応して部分的に開口部112aが設けられている。そして、開口部112a内に、導電性ボール130に対応して複数のランド113が配置されている。本実施形態において、ランド113とソルダレジスト112との間には、基板110の平面方向において、所定のクリアランスSp(隙間)が確保されている。すなわち、ランド113に対して、ソルダレジスト112がノーマルレジストの状態(オーバーレジストされていない状態)にある。
そして、複数のランド113のうち、最外周列であって、少なくとも角部Cのランド113dを含み、当該角部Cから所定範囲のランド113が、半導体チップ120に電気的に接続されない非接続ランドとされ、残りのランド113が、半導体チップ120に電気的に接続される接続ランドとされている。本実施形態においては、図6に示すように、角部Cから2個のランド113c,113dが非接続ランドとされ、残りのランド113a,113bが接続ランドとされている。なお、図6においては、最外周列であって、一角部Cに配置されたランド113dを含み、一方向に連続的に配置された4個のランド113のみを図示している。しかしながら、同一の角部Cにおいて、図6とは異なる方向においても、ランド113dを含んで同様の配置がなされている。また、他の角部Cにおいても、同様の配置がなされている。
上述したように、半導体装置100の周辺領域の下方への反りは、基板110の端部に近づくにつれて急激に増加し、特に基板110の角部(4隅)ほど大きい。すなわち、基板110の角部C付近でブリッジ131が生じやすい。これに対し、上述したように、少なくとも角部Cのランド113dを含み、当該角部Cから所定範囲のランド113(113c,113d)を、半導体チップ120に電気的に接続されない非接続ランドとすると、非接続ランドを含んでブリッジ131が生じても、半導体装置100として機能的に問題が生じない構成とすることができる。なお、非接続ランドの設定範囲は、特に限定されるものではない。反り(構成材料)に応じて適宜設定されれば良い。
また、各ランド113(113a〜113d)にはそれぞれ導体パターン114(114a〜114d)が接続されている。そして、最外周列で互いに隣接する、第1の非接続ランド113a及び第1の接続ランド113cにおいて、対応するランド113a,113cにそれぞれ接続された導体パターン114a,114cの、開口部112a(クリアランスSp)に露出する部分の対向間隔のうち、最短部分の長さM1が、最外周列で互いに隣接する、第1の接続ランド113a及び第1の接続ランド113aに隣接する第2の接続ランド113bにおいて、それぞれのランド113a,113bに接続された導体パターン114a,114bの、開口部112a(クリアランスSp)に露出する部分の対向間隔のうち、最短部分の長さM2よりも短くなるように、導体パターン114a〜114cのパターンが設定されている。なお、対向間隔とは、開口部112a(クリアランスSp)に露出する部分(対向部分)において、角度に関係なく対向部分間で取り得る間隔を示す。
ここで、ランド113に対して、ソルダレジスト112がノーマルレジストの状態にある場合、リフロー時に溶融した導電性ボール130は、半導体装置100の反りにより生じる応力と濡れ性により、対応するランド113上から開口部112a(クリアランスSp)に露出する導体パターン114に沿って移動(重心移動)する。したがって、上述したように、第1の接続ランド113aを間に挟んで第1の非接続ランド113cと第2の接続ランド113bが配置された領域において、非接続ランドと接続ランドの境界領域の最短部分長さM1を、接続ランド側の最短部分長さM2よりも短くすると、第1の接続ランド113a及び第2の接続ランド113b(接続ランド側)よりも、第1の非接続ランド113c及び第1の接続ランド113a(非接続ランドと接続ランドの境界領域)にてブリッジ131が生じやすくなる。
より具体的には、図6に示すように、各ランド113(113a〜113c)に接続された導体パターン114(114a〜114c)の、少なくとも開口部112a(クリアランスSp)に露出する部分が、基板110(基材111)の端部のうち最も近い側の端部に向けて、対応するランド113(113a〜113c)から一方向に引き出されている。したがって、互いに隣接する第1の非接続ランド113c及び第1の接続ランド113a(非接続ランドと接続ランドの境界領域)にそれぞれ接続された導体パターン114a,114cの、ソルダレジスト112に被覆される境界部位間の間隔D1を、互いに隣接する第1の接続ランド113a及び第2の接続ランド113b(接続ランド側)にそれぞれ接続された導体パターン114a,114bの、ソルダレジスト112に被覆される境界部位間の間隔D2よりも狭くすることで、境界領域の最短部分長さM1が、接続ランド側の最短部分長さM2よりも短くなるように調整されている。例えば図6に示すように、導体パターン114a,114cの、対応するランド113a,113cとの接続部位間の間隔D3を、導体パターン114a,114bの、対応するランド113a,113bとの接続部位間の間隔D4と同等以下(図6においてはD3がD4よりも短い)とすれば、境界部位間の間隔D1を境界部位間の間隔D2よりも狭くすることで、境界領域の最短部分長さM1を、接続ランド側の最短部分長さM2よりも短くすることができる。
このように、導体パターン114a〜114cが一方向に引き出されているので、ブリッジ131の生じやすさ(換言すれば生じにくさ)を制御しやすい。そして、ランド113a〜113cから引き出される導体パターン114a〜114cの直線的な引き出し方向を制御することで、機能的に問題とならない第1の非接続ランド113c及び第1の接続ランド113a間のブリッジ131を生じやすくすることができる。
より具体的には、導体パターン114として、対応するランド113から、基板110の端部まで引き出されたメッキ用パターンを採用しており、各ランド113(113a〜113c)に接続された導体パターン114(114a〜114c)は、最も近い側の基板端部に向けて、同一の線幅をもって一直線状に引き出されている。このように、電解メッキの際に使用されたメッキ用パターンを採用することで、別途制御用の導体パターン114を不要とすることができる。また、同一の線幅とすることで、ブリッジ131の生じやすさ(換言すれば生じにくさ)を制御しやすくすることができる。
また、本実施形態においては、図6に示すように、第1の非接続ランド113c及び第1の接続ランド113a(非接続ランドと接続ランドの境界領域)に接続された導体パターン114a,114cの境界部位間の間隔D1が、導体パターン114a,114cの、対応するランド113a,113cとの接続部位間の間隔D3よりも狭くなっている。すなわち、導体パターン114a,114cが、互いに平行な状態よりも近づく方向に引き出されている。このような構成を採用すると、第1の非接続ランド113c及び第1の接続ランド113aにおいて、よりブリッジが生じやすく、機能的に問題となるブリッジ発生をより低減することができる。
また、本実施形態においては、図6に示すように、第1の接続ランド113a及び第2の接続ランド113b(接続ランド側)にそれぞれ接続された導体パターン114a,114bの境界部位間の間隔D2が、導体パターン114a,114bの、対応するランド113a,113bとの接続部位間の間隔D4と同じか、それより広くなっている。すなわち、導体パターン114a,114bが、互いに平行な状態、若しくは、平行な状態よりも遠ざかる方向に引き出されている。このような構成を採用すると、第1の接続ランド113a及び第2の接続ランド113bにおいて、よりブリッジが生じにくく、機能的に問題となるブリッジ発生をより低減することができる。
さらに、本実施形態においては、図6に示すように、第1の接続ランド113aに接続された導体パターン114aの、少なくとも開口部112a(クリアランスSp)に露出する部分のランド113aからの引き出し方向が、最も近い側の基板110の端部に対して、垂直(図6中の一点鎖線)よりも第1の非接続ランド113cに近づく方向とされている。より具体的には、第1の非接続ランド113cに接続された導体パターン114cと、第2の接続ランド113bに接続された導体パターン114bは、最も近い側の基板110の端部に対して、垂直に引き出されている。そして、これにより、導体パターン114a,114cの境界部位間の間隔D1が狭く、導体パターン114a,114bの境界部位間の間隔D2が広くなっている。このような構成を採用すると、第1の非接続ランド113c及び第1の接続ランド113aにおいて、よりブリッジが生じやすく、第1の接続ランド113a及び第2の接続ランド113bにおいて、よりブリッジが生じにくく、することができる。すなわち、機能的に問題となるブリッジの発生をさらに低減することができる。
このように本実施形態に係る半導体装置100によれば、半導体チップ120に対するランド113a〜113dの電気的な接続状態と、ランド113a〜113cから引き出される導体パターン114a〜114cの引き出し(開口部112a(クリアランスSp)に露出する部分のパターン)を制御することで、図7に示すように、機能的に問題とならない第1の非接続ランド113c及び第1の接続ランド113a間のブリッジ131を生じやすくすることができる。そして、その結果、機能的に問題となり、非接続ランドを設けた際に、接続ランド間において最もブリッジ131が生じやすい(反りの大きい)、第1の接続ランド113a及び第2の接続ランド113b間のブリッジ発生を低減することができる。なお、図7は、リフロー時に溶融した導電性ボール130が移動(重心が移動)した状態を示す平面図である。移動前の状態(各導電性ボール130の対抗距離はほぼ等しい)に比べて、第1の非接続ランド113c及び第1の接続ランド113a上の導電性ボール130間の対向距離は短くなり、第1の接続ランド113a及び第2の接続ランド113b上の導電性ボール130間の対向距離は長くなっている。
また、本実施形態においては、最外周列であって、一部のランド113a〜113cから引き出される導体パターン114a〜114cの引き出しのみを制御するので、導体パターン114の引き出し制御が容易である。
なお、本実施形態においては、導体パターン114a,114cの境界部位間の間隔D1が、導体パターン114a,114cの対応するランド113a,113cとの接続部位間の間隔D3よりも狭く設定された例を示した。しかしながら、導体パターン114a,114cの対向間隔のうち、最短部分長さM1が、導体パターン114a,114cの対向間隔のうち、最短部分長さM2よりも短くなるように、少なくとも導体パターン114a,114cの境界部位間の間隔D1が、導体パターン114a,114bの境界部位間の間隔D2よりも狭く設定されれば良い。したがって、上述の条件を満たせば、導体パターン114a,114cの境界部位間の間隔D1が、導体パターン114a,114cの対応するランド113a,113cとの接続部位間の間隔D3と等しい、若しくは間隔D3よりも広く設定されても良い。具体的には、例えば図8に示すように、最も近い側の基板110の端部に対して、垂直(図8中の一点鎖線)よりも第1の非接続ランド113cに近づく方向に引き出された導体パターン114aに対し、平行となるように、導体パターン114cを第1の非接続ランド113cから引き出された構成を採用することができる。図8は、変形例を示す平面図であり、図6に対応している。
また、導体パターン114a,114bの境界部位間の間隔D2が、導体パターン114a,114bの対応するランド113a,113bとの接続部位間の間隔D4よりも狭く設定されても良い。具体的には、例えば図9に示すように、導体パターン114aが、最も近い側の基板110の端部に対して垂直(図8中の一点鎖線)に引き出され、導体パターン114bが、最も近い側の基板端部に対して垂直(図8中の一点鎖線)よりも第1の接続ランド113aに近づく方向に引き出され、導体パターン114cが、基板端部の垂直方向(図8中の一点鎖線)に対し、導体パターン114bよりも大きな傾きをもって、第1の接続ランド113aに近づく方向に引き出された構成を採用することができる。図9は、変形例を示す平面図であり、図6に対応している。
また、本実施形態においては、図6に示すように、導体パターン114a〜114cが、対応するランド113a〜113cから均一な線幅で基板110の端部まで引き出される例を示した。しかしながら、ブリッジ131を生じさせやすくしたいランド113に接続される導体パターン114において、開口部112a(クリアランスSp)に露出する部分のうち、対応するランド113との接続部位から所定範囲の線幅が、ソルダレジスト112に被覆される部分の線幅よりも太く設定されても良い。具体的には、例えば図10に示すように、第1の非接続ランド113c及び第1の接続ランド113aにそれぞれ接続された導体パターン114a,114cの少なくとも一方(図10においては、導体パターン114c)において、開口部112a(クリアランスSp)に露出する部分のうち、対応するランド113cとの接続部位から所定範囲の線幅が、ソルダレジスト112に被覆される部分の線幅よりも太く設定された構成を採用することができる。その一例として、対応するランド113cからソルダレジスト112に被覆される部分に向けて、徐々に細くなる部分を含む構成(例えばティアドロップ形状)を採用することができる。
このような構成を採用すると、リフロー時に溶融した導電性ボール130が、反りによる応力を受けて、開口部112a(クリアランスSp)に露出する導体パターン114c上を移動しやすくなる。すなわち、導電性ボール130の重心の移動量が大きくなり、第1の非接続ランド113c及び第1の接続ランド113aにおいて、よりブリッジ131が生じやすくなる。図10は、導体パターン114の変形例を示す拡大平面図であり、便宜上、導電性ボール130を省略している。
また、本実施形態においては、図6に示すように、導体パターン114a〜114cが、対応するランド113a〜113cから線幅で基板110の端部まで一直線状に引き出される例を示した。しかしながら、開口部112a(クリアランスSp)に露出する部分が一方向に引き出されていれば、図11に示すように、ソルダレジスト112にて被覆された部分で折曲された構造であっても採用することができる。図11は、導体パターン114の変形例を示す拡大平面図であり、便宜上、導電性ボール130を省略している。
(第2実施形態)
次に、本発明の第2実施形態を、図12に基づいて説明する。図12は、第2実施形態に係る半導体装置100の主要部である、基板110の一部を、端子実装面側から見た平面図である。なお、図12においては、便宜上、外部接続用端子である導電性ボール130を省略して図示している。
第2実施形態における半導体装置100は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
第1実施形態においては、複数のランド113のうち、最外周列であって、非接続ランドと接続ランドとの境界領域を構成する第1の非接続ランド113c及び第1の接続ランド113aを、非接続ランドに隣接する接続ランド側の第1の接続ランド113a及び第2の接続ランド113bよりも、ブリッジ131が生じやすい構成を示した。これに対し、本実施形態においては、接続ランドに隣接する非接続ランド側の第1の非接続ランド113c及び第2の非接続ランド113dも考慮することで、隣接するランド間でブリッジ131が生じたとしても、半導体装置100としてより好ましい構成を示すものとする。
本実施形態においては、非接続ランドが、最外周列であって、少なくとも角部Cのランドと当該ランドに隣接するランドを含むように設定され、最外周列で、接続ランドと隣接する第1の非接続ランド113cと、第1の非接続ランド113cに隣接する第2の非接続ランド113dにそれぞれ接続された導体パターン114c,114dの、開口部112a(クリアランスSp)に露出する部分の対向間隔の最短部分長さM3が、導体パターン114a,114cの、開口部112a(クリアランスSp)に露出する部分の対向間隔のうち、最短部分長さM1よりも短く、最短部分長さM1が、導体パターン114a,114bの、開口部112a(クリアランスSp)に露出する部分の対向間隔のうち、最短部分長さM2よりも短くなるように、導体パターン114a〜114dのパターンが設定されている。
より具体的には、図12に示すように、各ランド113(113a〜113d)に接続された導体パターン114(114a〜114d)の、少なくとも開口部112a(クリアランスSp)に露出する部分が、基板110(基材111)の端部のうち最も近い側の端部に向けて、対応するランド113(113a〜113c)から一方向に引き出されている。なお、角部Cに配置された第2の非接続ランド113dからは、それぞれの端部に対して導体パターン114dが同一の条件で引き出されている。したがって、互いに隣接する第1の非接続ランド113c及び第1の接続ランド113aにそれぞれ接続された導体パターン114a,114cの、ソルダレジスト112に被覆される境界部位間の間隔D1を、互いに隣接する第1の接続ランド113a及び第2の接続ランド113bにそれぞれ接続された導体パターン114a,114bの、ソルダレジスト112に被覆される境界部位間の間隔D2よりも狭くするとともに、互いに隣接する第1の非接続ランド113c及び第2の非接続ランド113dにそれぞれ接続された導体パターン114c,114dの、ソルダレジスト112に被覆される境界部位間の間隔D5よりも広くすることで、境界領域の最短部分長さM1が、接続ランド側の最短部分長さM2よりも短く、且つ、非接続ランド側の最短部分長さM3よりも長くなるように調整されている。
例えば図12に示すように、導体パターン114c,114dの、対応するランド113c,113dとの接続部位間の間隔D5を、導体パターン114a,114cの、対応するランド113a,113cとの接続部位間の間隔D3と同等以下(図12においてはD5がD3よりも短い)、且つ、間隔D3を、導体パターン114a,114bの、対応するランド113a,113bとの接続部位間の間隔D4と同等以下(図12においてはD3がD4よりも短い)とすれば、境界部位間の間隔D1を境界部位間の間隔D2よりも狭く、且つ、境界部位間の間隔D5よりも広くすることで、境界領域の最短部分長さM1を、接続ランド側の最短部分長さM2よりも短く、且つ、非接続ランド側の最短部分長さM3よりも長くすることができる。
このように、導体パターン114a〜114dがそれぞれ一方向に引き出されているので、ブリッジ131の生じやすさ(換言すれば生じにくさ)を制御しやすい。そして、ランド113a〜113dから引き出される導体パターン114a〜114dの直線的な引き出し方向を制御することで、第1の非接続ランド113c及び第2の非接続ランド113d間(非接続ランド側)、第1の非接続ランド113c及び第1の接続ランド113a(境界領域)、第1の接続ランド113a及び第2の接続ランド113b(接続ランド側)の順で、ブリッジ131が生じやすくすることができる。なお、本実施形態においても、導体パターン114(114a〜114d)として、電解メッキの際に使用されたメッキ用パターンを採用している。
また、本実施形態においては、図12に示すように、第1の非接続ランド113c及び第2の非接続ランド113d(非接続ランド側)に接続された導体パターン114c,114dの境界部位間の間隔D5が、導体パターン114c,114dの、対応するランド113c,113dとの接続部位間の間隔D6よりも狭くなっている。すなわち、導体パターン114c,114dが、互いに平行な状態よりも近づく方向に引き出されている。このような構成を採用すると、第1の非接続ランド113c及び第2の非接続ランド113dにおいて、よりブリッジが生じやすく、機能的に問題となるブリッジ発生をより低減することができる。
また、本実施形態においては、図12に示すように、第1の非接続ランド113cに接続された導体パターン114cの、少なくとも開口部112a(クリアランスSp)に露出する部分のランド113cからの引き出し方向が、最も近い側の基板110の端部に対して、垂直(図12中の一点鎖線)よりも第2の非接続ランド113dに近づく方向とされている。より具体的には、第2の非接続ランド113dに接続された導体パターン114dと、第2の接続ランド113bに接続された導体パターン114bは、最も近い側の基板110の端部に対して、垂直に引き出され、第1の接続ランド113aに接続された導体パターン114aは、最も近い側の基板端部の垂直方向(図12中の一点鎖線)に対し、導体パターン114cと同じ傾きをもって、第1の非接続ランド113cに近づく方向に引き出されている。このような構成を採用すると、第1の非接続ランド113c及び第2の接続ランド113dにおいて、よりブリッジが生じやすく、第1の接続ランド113a及び第2の接続ランド113bにおいて、よりブリッジが生じにくく、することができる。すなわち、機能的に問題となるブリッジの発生をさらに低減することができる。
なお、本実施形態においても、第1実施形態同様、第1の接続ランド113a及び第2の接続ランド113b(接続ランド側)にそれぞれ接続された導体パターン114a,114bの境界部位間の間隔D2が、導体パターン114a,114bの、対応するランド113a,113bとの接続部位間の間隔D4より広くなっている。このような構成を採用すると、第1の接続ランド113a及び第2の接続ランド113bにおいて、よりブリッジが生じにくく、機能的に問題となるブリッジ発生をより低減することができる。
このように本実施形態に係る半導体装置100によれば、半導体チップ120に対するランド113a〜113dの電気的な接続状態と、ランド113a〜113dから引き出される導体パターン114a〜114dの引き出し(開口部112a(クリアランスSp)に露出する部分のパターン)を制御することで、ブリッジ131が生じやすさを、第1の非接続ランド113c及び第2の非接続ランド113d間(非接続ランド側)、第1の非接続ランド113c及び第1の接続ランド113a(境界領域)、第1の接続ランド113a及び第2の接続ランド113b(接続ランド側)の順とすることができる。すなわち、隣接するランド113間でブリッジ131が生じても、半導体装置100として、機能上問題のない順とすることができる。なお、第1の非接続ランド113c及び第1の接続ランド113a(境界領域)にブリッジ131が生じても、機能上問題はないが、2つとも非接続ランドである第1の非接続ランド113c及び第2の非接続ランド113d間(非接続ランド側)にブリッジ131を生じさせるほうが、より好ましい。
また、本実施形態においては、最外周列であって、一部のランド113a〜113dから引き出される導体パターン114a〜114dの引き出しのみを制御するので、導体パターン114の引き出し制御が容易である。
なお、本実施形態においては、第2の非接続ランド113dに接続される導体パターン114dが、基板端部に対して垂直に引き出され、第1の非接続ランド113cに接続された導体パターン114cが、基板端部に対して、垂直よりも第2の非接続ランド113dに近づく方向に引き出される例を示した。しかしながら、図13に示すように、第1の非接続ランド113cに接続される導体パターン114cが、基板端部に対して垂直に引き出され、第2の非接続ランド113dに接続された導体パターン114dが、基板端部に対して、垂直よりも第1の非接続ランド113cに近づく方向に引き出されることで、導体パターン114c,114dの境界部位間の間隔D5が、導体パターン114c,114dの、対応するランド113c,113dとの接続部位間の間隔D6よりも狭く設定されても良い。なお、図13においては、導体パターン114dが、基板端部の垂直方向(図13中の一点鎖線)に対し、導体パターン114aよりも大きな傾き(絶対値)をもって、第1の非接続ランド113cに近づく方向に引き出されている。したがって、図12に示す構成に対して、導体パターン114a,114cの境界部位間の間隔D1が、導体パターン114a,114cの対応するランド113a,113cとの接続部位間の間隔D3よりも狭く設定されたことによる効果を付加することができる。図13は、変形例を示す平面図であり、図12に対応している。
なお、本実施形態においても、第1実施形態に変形例として図10に示したように、ブリッジ131を生じさせやすくしたいランド113(第1の非接続ランド113c及び第2の非接続ランド113d)の少なくとも一方に接続される導体パターン114において、開口部112a(クリアランスSp)に露出する部分のうち、対応するランド113との接続部位から所定範囲の線幅が、ソルダレジスト112に被覆される部分の線幅よりも太く設定された構成としても良い。これにより、導電性ボール130の移動量を大きくすることができる。なお、第1の非接続ランド113c及び第2の非接続ランド113dの少なくとも一方とともに、第1の非接続ランド113c及び第1の接続ランド113dの少なくとも一方に接続される導体パターン114の線幅が、同様に調整された構成を採用しても良い。
(第3実施形態)
次に、本発明の第3実施形態を、図14に基づいて説明する。図14は、第3実施形態に係る半導体装置100の実装構造のうち、主要部の概略構成を示す図であり、(a)は基板110の導電性ボール実装面の一部を示す平面図、(b)は(a)に示す基板110に対応するプリント基板210の部位を示す平面図である。なお、図14(a),(b)においては、便宜上、半導体装置100とプリント基板210を分解状態とし、外部接続用端子である導電性ボール130を省略して図示している。
第3実施形態における半導体装置100の実装構造は、第1,第2実施形態に係る半導体装置100を含むものであるので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
本実施形態においては、第1,第2実施形態に係る半導体装置100をプリント基板210上に実装してなる半導体装置100の実装構造として、プリント基板210にも特徴点を持たせることで、リフロー時に溶融する導電性ボール130の移動を所定方向により制御しやすくする点を特徴とする。
本実施形態に係る半導体装置100は、図14(a)に示すように、基板110の導電性ボール実装面に配置されたランド113からの導体パターン114の引き出しとして、第1実施形態(図6参照)に示した構成を採用している。
プリント基板210は、図14(b)に示すように、半導体装置実装面上にソルダレジスト212が配置されており、当該ソルダレジスト212には、導電性ボール130に対応して部分的に開口部212aが設けられている。そして、開口部212a内に、導電性ボール130に対応して複数の接続部213が配置されている。本実施形態において、接続部213とソルダレジスト212との間には、基板210の平面方向において、所定のクリアランスSm(隙間)が確保されている。すなわち、接続部213に対して、ソルダレジスト212がノーマルレジストの状態(オーバーレジストされていない状態)にある。
また、複数のランド213のうち、少なくとも、導電性ボール130の移動を制御すべく、導体パターン114(114a〜114c)の引き出しが制御されたランド113(113a〜113c)に対応する接続部213(213a〜213c)は、配線パターン214(214a〜214c)がそれぞれ接続されている。そして、配線パターン214(214a〜214c)のうち、少なくとも開口部212a(クリアランスSm)に露出する部分の、対応する接続部213(213a〜213c)からの引き出しが、対応する導体パターン114(114a〜114c)と同一とされている。
なお、同一とは、パターン(形状)が同一(換言すれば引き出し方向が同一)であり、プリント基板210の平面方向において、それぞれ開口部112a,212aに露出する部分が、ランド113(接続部213)との接続部位からソルダレジスト112,212との境界部位の範囲に渡って、連続的に少なくとも一部が重なる状態を示す。
このように本発明によれば、半導体装置100の導体パターン114(114a〜114c)と同様の効果を、当該導体パターン114(114a〜114c)に対応する部位のプリント基板210の配線パターン配線パターン214(214a〜214c)にも持たせている。したがって、リフロー時に溶融した導電性ボール130がより移動(重心移動)しやすくなり、半導体装置側だけで制御する構成よりも、機能的に問題となるブリッジ発生を低減することができる。
特に本実施形態においては、ランド113と接続部213がほぼ等しく、導体パターン114と配線パターン214の線幅もほぼ等しく設定され、プリント基板210の平面方向において、導体パターン114(114a〜114c)と配線パターン214(214a〜214c)がほぼ一致するように構成されている。したがって、機能的に問題となるブリッジ発生をより低減することができる。
なお、本実施形態においては、半導体装置100として、第1実施形態の図6に示す構成を採用する例を示した。しかしながら、半導体装置100の構成は上記例に限定されるものではない。例えば第1実施形態及び第2実施形態に示したその他の構成を採用することもできる。
(第4実施形態)
次に、本発明の第4実施形態を、図15に基づいて説明する。図15は、第4実施形態に係る半導体装置100の実装構造のうち、主要部の概略構成を示す図であり、(a)は基板110の導電性ボール実装面の一部を示す平面図、(b)は(a)に示す基板110に対応するプリント基板210の部位を示す平面図である。なお、図15(a),(b)においては、便宜上、半導体装置100とプリント基板210を分解状態とし、外部接続用端子である導電性ボール130を省略して図示している。
第4実施形態における半導体装置100の実装構造は、第3実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
第3実施形態においては、プリント基板210の配線パターン214(214a〜214c)のうち、少なくとも開口部212a(クリアランスSm)に露出する部分の、対応する接続部213(213a〜213c)からの引き出しが、対応する導体パターン114(114a〜114c)と同一とされる例を示した。これに対し、本実施形態においては、導電性ボール130の移動を制御すべく、導体パターン114(114a〜114c)の引き出しが制御されたランド113(113a〜113c)に対応する接続部213(213a〜213c)が、ソルダレジスト212との間に所定のクリアランスSmを有さないように構成される点を特徴とする。
本実施形態においても、半導体装置100として、図15(a)に示すように、第1実施形態(図6参照)に示した構成を採用している。すなわち、ランド113a〜113cに接続された導体パターン114a〜114cの引き出しが制御されている。
プリント基板210は、図15(b)に示すように、複数の接続部213のうち、導電性ボール130の移動を制御すべく、導体パターン114(114a〜114c)の引き出しが制御されたランド113(113a〜113c)に対応する接続部213(213a〜213c)が、ソルダレジスト212との間に所定のクリアランスSmを有さないように、その周縁部が被覆(オーバーレジスト)されている。すなわち、接続部213(213a〜213c)に接続された配線パターン214(図15(b)において図示略)は、ソルダレジスト212によって被覆されている。
このように本発明によれば、少なくとも導体パターン114(114a〜114c)の引き出しが制御されたランド113(113a〜113c)に対応する接続部213(213a〜213c)の周縁部が、ソルダレジスト212によってオーバーレジストされている。したがって、溶融した導電性ボール130の移動に際し、プリント基板210における接続部213から引き出された配線パターン214の影響を無くすことができる。すなわち、半導体装置側の導体パターン114のランド113からの引き出しに応じて、導電性ボール130の移動方向を制御することで、機能的に問題となるブリッジ発生を低減することができる。
なお、本実施形態においては、半導体装置100として、第1実施形態の図6に示す構成を採用する例を示した。しかしながら、半導体装置100の構成は上記例に限定されるものではない。例えば第1実施形態及び第2実施形態に示したその他の構成を採用することもできる。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態においては、導電性ボール130の移動を制御する導体パターン214のうち、少なくとも開口部112a(クリアアランスSp)に露出する部分が、対応するランド113から一直線状に引き出される例を示した。しかしながら、一直線状ではなく、折曲された直線状や、曲線状等を採用することもできる。例えば接続側ランドよりも境界領域においてブリッジ131を生じさせやすくする構成(第1実施形態)においては、少なくとも、導体パターン114a,114cの、開口部112a(クリアランスSp)に露出する部分の対向間隔のうち、最短部分の長さM1が、導体パターン114a,114bの、開口部112a(クリアランスSp)に露出する部分の対向間隔のうち、最短部分の長さM2よりも短くなるように、導体パターン114a〜114cのパターンが適宜設定されれば良い。
また、本実施形態においては、最外周列で互いに隣接するランド113において、対応するランド113にそれぞれ接続された導体パターン114の、開口部112a(クリアアランスSp)に露出する部分の対向間隔のうち、最短部分の長さ(M1〜M3)を、例えば図6に示すように、開口部112aに露出する直線状部分の、それぞれ対向する端部間において設定する例を示した。また、互いに隣接するランド113にそれぞれ接続された導体パターン114の、ソルダレジスト112に被覆される境界部位間の間隔(D1,D2,D5)も、例えば図6に示すように、開口部112aに露出する直線状部分の、それぞれ対向する端部間において設定する例を示した。さらには、互いに隣接するランド113にそれぞれ接続された導体パターン114の、対応するランド113との接続部位間の間隔(D3,D4,D6)も、例えば図6に示すように、開口部112aに露出する直線状部分の、それぞれ対向する端部間において設定する例を示した。しかしながら、例えば図16に示すように、導体パターン114の中心線(図16中の一点鎖線)が対応するランド113の中心を通るように、開口部112aに露出する導体パターン114の部分が、対応するランド113から一直線状に引き出された構成においては、例えば図16に示すように、上述したそれぞれの長さ、間隔を、それぞれ対向する中心線間において設定しても良い。このように設定された、最短部分の長さ(M1〜M3)、境界部位間の間隔(D1,D2,D5)、接続部位間の間隔(D3,D4,D6)においても、本実施形態同様の構成とすることで、同様の効果を確保することができる。図16は、変形例を示す平面図である。
一般的なボールグリッドアレイ(BGA)構造の半導体装置の概略構成を示す図であり、(a)は導電性ボール実装面側から見た平面図、(b)は(a)のS1−S1線に沿う断面図である。 半導体装置が実装された回路基板の概略構成を示す斜視図である。 ピーク温度付近の半導体装置の3次元測定結果を示す図であり、(a)は半導体チップ実装面側から見た斜視図、(b)は(a)のS2−S2線に沿う断面図である。 ブリッジを示す拡大平面図である。 図3(a)のS2−S2線において、中心点0からの距離に対する変位量を示す図である。 第1実施形態に係る半導体装置の主要部である、基板の一部を、端子実装面側から見た平面図である。 リフロー時に溶融した導電性ボールの移動状態を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 導体パターンの変形例を示す拡大平面図である。 導体パターンの変形例を示す拡大平面図である。 第2実施形態に係る半導体装置の主要部である、基板の一部を、端子実装面側から見た平面図である。 変形例を示す平面図である。 第3実施形態に係る半導体装置の実装構造のうち、主要部の概略構成を示す図であり、(a)は基板の導電性ボール実装面の一部を示す平面図、(b)は(a)に示す基板に対応するプリント基板の部位を示す平面図である。 第4実施形態に係る半導体装置の実装構造のうち、主要部の概略構成を示す図であり、(a)は基板の導電性ボール実装面の一部を示す平面図、(b)は(a)に示す基板に対応するプリント基板の部位を示す平面図である。 変形例を示す平面図である。
符号の説明
100・・・半導体装置
110・・・基板
112・・・ソルダレジスト
112a・・・開口部
113・・・ランド
113a・・・第1の接続ランド
113b・・・第2の接続ランド
113c・・・第1の非接続ランド
113d・・・第2の非接続ランド
114,114a〜114d・・・導体パターン
130・・・導電性ボール

Claims (16)

  1. 平面四角形の基板の一面上に、封止部材によって封止される形で半導体チップが配置され、半導体チップ実装面の裏面に、複数の外部接続用端子が少なくとも前記基板の端部近傍に端部に沿って等間隔に配置されてなる半導体装置であって、
    前記基板は、端子実装面上に、前記外部接続用端子に対応して配置された複数のランドと、前記基板の平面方向において、前記ランドの端部との間に所定のクリアランスをもって配置されたソルダレジストと、前記ランドに接続された導体パターンと、を含み、
    複数の前記ランドのうち、最外周列であって、少なくとも角部の前記ランドを含み、当該角部から所定範囲の前記ランドを、前記半導体チップに電気的に接続されない非接続ランドとし、残りの前記ランドを、前記半導体チップに電気的に接続される接続ランドとし、
    最外周列で互いに隣接する、第1の前記非接続ランド及び第1の前記接続ランドにおいて、対応する前記ランドにそれぞれ接続された前記導体パターンの、前記クリアランス領域に露出する部分の対向間隔のうち、最短部分の長さM1を、
    最外周列で互いに隣接する、第1の前記接続ランド及び第1の前記接続ランドに隣接する第2の前記接続ランドにおいて、それぞれの前記ランドに接続された前記導体パターンの、前記クリアランス領域に露出する部分の対向間隔のうち、最短部分の長さM2よりも短くしたことを特徴とする半導体装置。
  2. 前記導体パターンは、少なくとも前記クリアランス領域に露出する部分が、前記基板の端部のうち最も近い側の端部に向けて、対応する前記ランドから一方向に引き出されており、
    互いに隣接する第1の前記非接続ランド及び第1の前記接続ランドにそれぞれ接続された前記導体パターンの、前記ソルダレジストに被覆される境界部位間の間隔D1を、
    互いに隣接する第1の前記接続ランド及び第2の前記接続ランドにそれぞれ接続された前記導体パターンの、前記ソルダレジストに被覆される境界部位間の間隔D2よりも狭くしたことを特徴とする請求項1に記載の半導体装置。
  3. 前記境界部位間の間隔D1を、第1の前記非接続ランド及び第1の前記接続ランドにそれぞれ接続された前記導体パターンの、対応する前記ランドとの接続部位間の間隔D3よりも狭くしたことを特徴とする請求項2に記載の半導体装置。
  4. 前記境界部位間の間隔D2を、第1の前記接続ランド及び第2の前記接続ランドにそれぞれ接続された前記導体パターンの、対応する前記ランドとの接続部位間の間隔D4と同じか、それより広くしたことを特徴とする請求項2又は請求項3に記載の半導体装置。
  5. 第1の前記接続ランドに接続された前記導体パターンの、少なくとも前記クリアランス領域に露出する部分の前記ランドからの引き出し方向を、最も近い側の前記基板の端部に対して、垂直よりも第1の前記非接続ランドに近づく方向としたことを特徴とする請求項2〜4いずれか1項に記載の半導体装置。
  6. 互いに隣接する第1の前記非接続ランド及び第1の前記接続ランドにそれぞれ接続された前記導体パターンの少なくとも一方において、前記クリアランス領域に露出する部分のうち、対応する前記ランドとの接続部位から所定範囲の前記線幅を、前記ソルダレジストに被覆される部分の線幅よりも太くしたことを特徴とする請求項2〜5いずれか1項に記載の半導体装置。
  7. 前記導体パターンは、前記クリアランス領域に露出する部分として、対応する前記ランドから前記ソルダレジストに被覆される部分に向けて、徐々に細くなる部分を含むことを特徴とする請求項6に記載の半導体装置。
  8. 複数の前記ランドは、前記非接続ランドとして、最外周列であって、少なくとも角部の前記ランドと当該ランドに隣接する前記ランドを含み、
    最外周列で、第1の前記非接続ランドと、第1の前記非接続ランドに隣接する第2の前記非接続ランドにおいて、対応する前記ランドにそれぞれ接続された前記導体パターンの、前記クリアランス領域に露出する部分の対向間隔のうち、最短部分の長さM3を、前記M1よりも短くしたことを特徴とする請求項1〜7いずれか1項に記載の半導体装置。
  9. 前記導体パターンは、少なくとも前記クリアランス領域に露出する部分が、前記基板の端部のうち最も近い側の端部に向けて、対応する前記ランドから一方向に引き出されており、
    互いに隣接する第1の前記非接続ランド及び第1の前記接続ランドにそれぞれ接続された前記導体パターンの、前記ソルダレジストに被覆される境界部位間の間隔D1を、
    互いに隣接する第1の前記接続ランド及び第2の前記接続ランドにそれぞれ接続された前記導体パターンの、前記ソルダレジストに被覆される境界部位間の間隔D2よりも狭くするとともに、
    互いに隣接する第1の前記非接続ランド及び第2の前記非接続ランドにそれぞれ接続された前記導体パターンの、前記ソルダレジストに被覆される境界部位間の間隔D5よりも広くしたことを特徴とする請求項8に記載の半導体装置。
  10. 前記境界部位間の間隔D5を、第1の前記非接続ランド及び第2の前記非接続ランドにそれぞれ接続された前記導体パターンの、対応する前記ランドとの接続部位間の間隔D6よりも狭くしたことを特徴とする請求項9に記載の半導体装置。
  11. 第1の前記非接続ランドに接続された前記導体パターンの、少なくとも前記クリアランス領域に露出する部分の前記ランドからの引き出し方向を、最も近い側の前記基板の端部に対して、垂直よりも第2の前記非接続ランドに近づく方向としたことを特徴とする請求項9又は請求項10に記載の半導体装置。
  12. 互いに隣接する第1の前記非接続ランド及び第2の前記非接続ランドにそれぞれ接続された前記導体パターンの少なくとも一方において、前記クリアランス領域に露出する部分のうち、対応する前記ランドとの接続部位から所定範囲の前記線幅を、前記ソルダレジストに被覆される部分の線幅よりも太くしたことを特徴とする請求項9〜11いずれか1項に記載の半導体装置。
  13. 前記導体パターンは、前記クリアランス領域に露出する部分として、対応する前記ランドから前記ソルダレジストに被覆される部分に向けて、徐々に細くなる部分を含むことを特徴とする請求項12に記載の半導体装置。
  14. 前記導体パターンは、対応する前記ランドから、前記基板の端部まで引き出されたメッキ用パターンであることを特徴とする請求項1〜13いずれか1項に記載の半導体装置。
  15. 前記外部接続用端子がリフローされ、請求項1〜14いずれか1項に記載の半導体装置が、プリント基板上に実装されてなる半導体装置の実装構造であって、
    前記プリント基板は、半導体装置実装面上に、前記外部接続用端子に対応して配置された複数の接続部と、前記プリント基板の平面方向において、前記ランドの端部との間に所定のクリアランスをもって配置されたソルダレジストと、前記接続部に接続された配線パターンと、を含み、
    最外周列であって、請求項1〜14いずれか1項に規定された前記導体パターンに対応する前記配線パターンの、少なくとも前記クリアランス領域に露出する部分の対応する前記接続部からの引き出しを、前記導体パターンと同一としたことを特徴とする半導体装置の実装構造。
  16. 前記外部接続用端子がリフローされ、請求項1〜14いずれか1項に記載の半導体装置が、プリント基板上に実装されてなる半導体装置の実装構造であって、
    前記プリント基板は、半導体装置実装面上に、前記外部接続用端子に対応して配置された複数の接続部と、前記プリント基板の平面方向において、少なくとも請求項1〜14いずれか1項に規定された前記導体パターンの、接続された前記ランドに対応する前記接続部の周縁部を被覆するように配置されたソルダレジストと、前記接続部に接続された配線パターンと、を含むことを特徴とする半導体装置の実装構造。
JP2006131844A 2006-05-10 2006-05-10 半導体装置及びその実装構造 Expired - Fee Related JP4665827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006131844A JP4665827B2 (ja) 2006-05-10 2006-05-10 半導体装置及びその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006131844A JP4665827B2 (ja) 2006-05-10 2006-05-10 半導体装置及びその実装構造

Publications (2)

Publication Number Publication Date
JP2007305753A true JP2007305753A (ja) 2007-11-22
JP4665827B2 JP4665827B2 (ja) 2011-04-06

Family

ID=38839437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006131844A Expired - Fee Related JP4665827B2 (ja) 2006-05-10 2006-05-10 半導体装置及びその実装構造

Country Status (1)

Country Link
JP (1) JP4665827B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012503887A (ja) * 2008-09-29 2012-02-09 インテル コーポレイション マウントされたプロセッサの入出力アーキテクチャ
CN110246822A (zh) * 2014-04-10 2019-09-17 三星显示有限公司 电子组件
JP2021007163A (ja) * 2020-09-28 2021-01-21 キヤノン株式会社 プリント回路板及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340354A (ja) * 1998-05-22 1999-12-10 Nec Corp 半導体装置
JP2000228459A (ja) * 1998-12-04 2000-08-15 Nec Saitama Ltd 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置
JP2000315843A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd プリント基板及び半導体装置
JP2001036222A (ja) * 1999-07-21 2001-02-09 Fuji Photo Film Co Ltd プリント回路基板
JP2003069168A (ja) * 2001-08-28 2003-03-07 Nagoya Industrial Science Research Inst プリント配線基板又は集積回路における回路パターン及びこれを備えたプリント配線基板と集積回路
JP2004200197A (ja) * 2002-12-16 2004-07-15 Seiko Epson Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340354A (ja) * 1998-05-22 1999-12-10 Nec Corp 半導体装置
JP2000228459A (ja) * 1998-12-04 2000-08-15 Nec Saitama Ltd 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置
JP2000315843A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd プリント基板及び半導体装置
JP2001036222A (ja) * 1999-07-21 2001-02-09 Fuji Photo Film Co Ltd プリント回路基板
JP2003069168A (ja) * 2001-08-28 2003-03-07 Nagoya Industrial Science Research Inst プリント配線基板又は集積回路における回路パターン及びこれを備えたプリント配線基板と集積回路
JP2004200197A (ja) * 2002-12-16 2004-07-15 Seiko Epson Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012503887A (ja) * 2008-09-29 2012-02-09 インテル コーポレイション マウントされたプロセッサの入出力アーキテクチャ
CN110246822A (zh) * 2014-04-10 2019-09-17 三星显示有限公司 电子组件
CN110246822B (zh) * 2014-04-10 2023-09-26 三星显示有限公司 电子组件
JP2021007163A (ja) * 2020-09-28 2021-01-21 キヤノン株式会社 プリント回路板及び電子機器
JP7155214B2 (ja) 2020-09-28 2022-10-18 キヤノン株式会社 プリント回路板及び電子機器
JP2022173486A (ja) * 2020-09-28 2022-11-18 キヤノン株式会社 プリント回路板及び電子機器
JP7350960B2 (ja) 2020-09-28 2023-09-26 キヤノン株式会社 プリント回路板及び電子機器

Also Published As

Publication number Publication date
JP4665827B2 (ja) 2011-04-06

Similar Documents

Publication Publication Date Title
US7193328B2 (en) Semiconductor device
TWI399146B (zh) 一種印刷電路板及其製作方法和球柵陣列焊盤圖案
KR100449463B1 (ko) Cof용 테이프 캐리어 및 이를 사용한 cof-구조의반도체 장치
US10897820B2 (en) Printed wiring board, printed circuit board, and electronic device
JP5649788B2 (ja) プリント板、プリント板実装構造、およびプリント板実装方法
JP4068635B2 (ja) 配線基板
JP2010245455A (ja) 基板および半導体装置
JP5184115B2 (ja) 配線回路基板およびその製造方法
JP4665827B2 (ja) 半導体装置及びその実装構造
JP2007005452A (ja) 半導体装置
TWI420639B (zh) Semiconductor device
JP2009182229A (ja) 配線回路基板およびその製造方法
JP2020188174A (ja) 配線基板、電子機器及び配線基板の設計方法
JP5466218B2 (ja) 半導体パッケージ
US20070138632A1 (en) Electronic carrier board and package structure thereof
JP4830609B2 (ja) 半導体装置
JP2009076569A (ja) 半導体パッケージ、実装基板、およびこれらを含む半導体装置
JP4640950B2 (ja) 半導体装置
JP2010165852A (ja) 積層型半導体装置
JP3508739B2 (ja) インターポーザ基板
JP2007128990A (ja) 半導体装置とその製造方法
JP2010027856A (ja) 半導体装置
JP2006013497A (ja) 半導体ペレット及び半導体装置
JP2024039752A (ja) 半導体装置
JP2021089968A (ja) 電子制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4665827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees