TWI420639B - Semiconductor device - Google Patents

Description

半導體裝置

本發明係關於一種可撓性基板及半導體裝置者。

圖7係從斜上方觀看先前之COF(薄膜覆晶：Chip On Film)型半導體裝置之概略圖。

上述半導體裝置具備：可撓性基板701，及搭載於該可撓性基板701之半導體晶片704。

上述半導體晶片704對可撓性基板701覆晶連接。而且，在上述半導體晶片704與可撓性基板701之間，通常充填有樹脂。

圖8係從上方觀看日本特開2001-237265號公報所揭示之可撓性基板801之要部概略圖。

上述可撓性基板801具備基材800，其係在一表面具有半導體晶片搭載區域803者。

在上述半導體晶片搭載區域803，搭載有未圖示之半導體晶片。更詳細而言，上述半導體晶片之凸起電極以未圖示之ACF(各向異性導電膜：Anisotropic Conductive Film)為中介，藉由熱壓接而連接於內引線806。

上述內引線806從抗銲層812之開口813露出，並進入半導體晶片搭載區域803內。

在上述半導體晶片搭載區域803，形成有引導在ACF加熱壓接時產生之氣泡的導槽814。上述氣泡由導槽814所引導，從排出口815向半導體晶片搭載區域803外排出。

由於上述氣泡其內部會滯留水分及雜質而成為產生故障之原因，故必須向半導體晶片搭載區域803外排出氣泡。

圖9係從上方觀看日本特開2004-6462號公報揭示之可撓性基板901之要部概略圖。

上述可撓性基板901具備形成於半導體晶片搭載區域903之跨接線911。

在上述半導體晶片搭載區域903，以黏著樹脂為中介搭載有未圖示之LSI(大規模積體電路)等晶片零件。

上述晶片零件以黏著樹脂為中介加熱壓接於半導體晶片搭載區域903。此時，由於在上述半導體晶片搭載區域903形成有跨接線911，因此黏著樹脂之流動性變得良好。

上述跨接線911包含：直線形狀之主幹佈線部921，接線於該主幹佈線部921一端之直線形狀之支佈線部922，及接線於該主幹佈線部921另一端之直線形狀之支佈線部923。

上述主幹佈線部921，係以沿著晶片零件之長方形狀之下面之長邊方向、即圖9中之左右方向延伸之方式形成。

上述支佈線部922、923延伸之方向，設定為相對於主幹佈線921之延伸方向成角α。而且，上述支佈線部922、923從主幹佈線部921延伸而接線於內引線906。此處，上述角α為135±15°。

上述內引線906從抗銲層912的開口913露出，並進入半導體晶片搭載區域903內。在該內引線906上連接晶片零件之凸起電極。

如上述之可撓性基板901，係藉由跨接線911而使黏著樹 脂之流動性良好，以防止在可撓性基板901與晶片零件之間滯留氣泡。

但，上述可撓性基板801、901各自存在如下之問題。

上述可撓性基板801，其導槽814彼此之間隔，較半導體晶片搭載區域803之中央部，其在周緣部較為狹窄。換言之，用於以上述導槽814引導上述氣泡之空間雖寬，但用於將氣泡排出至半導體晶片搭載區域803外之出口即排出口815卻狹窄。

因此，上述可撓性基板801具有不能將氣泡從排出口815順暢排出之問題。

另一方面，上述可撓性基板901中，在跨接線911上未形成如可撓性基板801之排出口815之開口。

而且，由於上述晶片零件之凸起電極與內引線906連接之連接部因為間距狹窄而顯得密集，故要將氣泡從該連接部彼此之間排出至半導體晶片搭載區域903之外，實質上係困難的。

因此，由於上述氣泡被圍困在半導體晶片搭載區域903內，因此具有不能將氣泡排出至半導體晶片搭載區域903外之問題。

亦即，上述可撓性基板801、901兩者均具有將氣泡從半導體晶片搭載區域內向半導體晶片搭載區域外之排出效果低的問題。

因此，本發明之目的在於提供一種可撓性基板及具備該可撓性基板之半導體裝置，上述可撓性基板係可提高氣泡從半導體晶片搭載區域內向半導體晶片搭載區域外之排出效果者。

為解決上述問題，本發明之可撓性基板，其特徵在於具備：基材，其係在一表面具有半導體晶片搭載區域者；複數之內引線，其係形成於上述基材之上述一表面上者；及佈線，其係接線於上述內引線，橫穿上述半導體晶片搭載區域者。

根據上述構成之可撓性基板，因為上述佈線橫穿半導體晶片搭載區域，故可藉由佈線順暢地引導半導體晶片搭載區域內的氣泡至半導體晶片搭載區域外。

因此，可提高氣泡從上述半導體晶片搭載區域內向半導體晶片搭載區域外之排出效果。

又，因為上述佈線橫穿半導體晶片搭載區域，故在半導體晶片搭載區域內不會形成迴路。

因此，藉由上述佈線可防止氣泡被圍困在半導體晶片搭載區域內。

而且，因為上述佈線接線於內引線，故可使佈線具有該內引線之電位。

在一實施形態之可撓性基板中，接線於上述佈線之上述 內引線之線寬，與未接線於上述佈線之上述內引線之線寬不同。

根據上述實施形態之可撓性基板，在使接線於上述佈線之上述內引線之線寬，比未接線於上述佈線之上述內引線之線寬為寬時，對於該佈線，例如即使連接半導體晶片電極中處理最大電流之電極，亦可防止在佈線施加電流時之燒損。

因此，可確保具備上述可撓性基板與半導體晶片之半導體裝置之可靠性。

在一實施形態之可撓性基板中，具備形成於上述基材之上述一表面上之圖案保護膜；且就上述佈線之上述半導體晶片搭載區域外之部分中，有至少一部分未被上述圖案保護膜覆蓋因而露出。

根據上述實施形態之可撓性基板，例如在上述佈線連接半導體晶片之電極時，因為就上述佈線之上述半導體晶片搭載區域外之部分中，有至少一部分未被上述圖案保護膜覆蓋因而露出，故能夠以該至少一部分為中介放出半導體晶片的熱，防止因熱而產生之半導體晶片之故障。

在一實施形態之可撓性基板中，上述佈線係厚度為1~50 μm範圍內且線寬為6~300 μm範圍內之金屬箔。

本發明之半導體裝置，其特徵在於具備：本發明之可撓性基板；及搭載於上述可撓性基板之上述半導體晶片搭載區域之半導體晶片。

根據上述構成之半導體裝置，因為其具備上述可撓性基板，故可防止因氣泡而產生之半導體晶片故障，提高其可靠性。

更詳細而言，在上述可撓性基板與半導體晶片之間例如充填樹脂之情形時，因為可撓性基板之佈線橫穿半導體晶片搭載區域，故藉由該佈線可將半導體晶片搭載區域內之樹脂順暢地引導至半導體晶片搭載區域外。

因此，可防止故障起因之氣泡殘留在上述可撓性基板與半導體晶片之間，提高其可靠性。

此外，因為亦可不需使用用於防止上述氣泡殘留之特別材料或裝置，故可防止半導體裝置製造成本增加。

在一實施形態之半導體裝置中，在上述半導體晶片之上述可撓性基板側之表面形成有複數之凸起電極；上述半導體晶片之上述可撓性基板側之表面為長方形狀；上述凸起電極形成於上述半導體晶片之上述可撓性基板側之表面之短邊附近以外之部分。

根據上述實施形態之半導體裝置，因為上述凸起電極係形成於半導體晶片之可撓性基板側之表面之短邊附近以外之部分，故可從半導體晶片之可撓性基板側之表面之短邊附近排出氣泡。

而且，藉由在上述半導體晶片之可撓性基板側之表面之長邊附近形成凸起電極，可增加凸起電極之個數。

在一實施形態之半導體裝置中，在上述半導體晶片之上述可撓性基板側之表面形成有複數之凸起電極；連接於上述佈線之上述凸起電極之電位為接地電位。

根據上述實施形態之半導體裝置，因為連接於上述佈線之凸起電極之電位為接地電位，故可使其電性特性穩定，且可得到提高品質的效果。

在一實施形態之半導體裝置中，在上述半導體晶片之上述可撓性基板側之表面形成有複數之凸起電極；上述佈線所連接之上述凸起電極，其處理之電流係上述半導體晶片向外部輸出之電流。

根據上述實施形態之半導體裝置，因為連接於上述佈線之凸起電極所處理之電流係半導體晶片向外部輸出之電流，故能夠以接線於上述佈線之內引線為中介而取出上述電流。

根據本發明之可撓性基板，因為藉由佈線橫穿半導體晶片搭載區域，可順暢地引導半導體晶片搭載區域內的氣泡至半導體晶片搭載區域外，故可提高氣泡從上述半導體晶片搭載區域內向半導體晶片搭載區域外之排出效果。

根據本發明之半導體裝置，因為其具備上述之可撓性基板，故可防止因氣泡而產生之半導體晶片故障，提高其可靠性。

(第一實施形態)

圖1係從上方觀看本發明第一實施形態之可撓性基板101之要部概略圖。

上述可撓性基板101，如圖1、圖2所示，其具備：基材100，其係在一表面具有以平面觀視呈長方形狀之半導體晶片搭載區域103者；複數之內引線106，其係形成於上述一表面上者：及跨接線111，其係接線於上述複數之內引線106中之2條者。而上述跨接線111係佈線之一例。

上述基材100係由例如厚度40 μm之聚醯亞胺薄膜構成。

上述跨接線111包含第1佈線部121、第2佈線部122、第3佈線部123、第4佈線部124及第5佈線部125。

上述第1佈線部121沿半導體晶片搭載區域103之長邊延伸而橫穿半導體晶片搭載區域103。即上述第1佈線部121，係跨及半導體晶片搭載區域103及半導體晶片搭載區域103外之區域而形成者。

上述第2佈線部122沿半導體晶片搭載區域103之短邊延伸。且上述第2佈線部122之一端連接在第1佈線部121之一端。

上述第3佈線部123沿半導體晶片搭載區域103之短邊延伸。且上述第3佈線部123之一端連接在第1佈線部121之另一端。

上述第4佈線部124沿半導體晶片搭載區域103之長邊、相對於第1佈線部121成平行延伸。而且，上述第4佈線部 124亦與第1佈線部121同樣，係跨及半導體晶片搭載區域103及半導體晶片搭載區域103外之區域而形成者。且上述第4佈線部124之一端連接在第2佈線部122之另一端。另一方面，上述第4佈線部124之另一端接線於內引線106之頂端。該內引線106之線寬與第4佈線部124之線寬大致相同。

上述第5佈線部125沿半導體晶片搭載區域103之長邊、相對於第1佈線部121成平行延伸。而且，上述第5佈線部125亦與第1佈線部121同樣，係跨及半導體晶片搭載區域103及半導體晶片搭載區域103外之區域而形成者。且上述第5佈線部125之一端連接在第3佈線部123之另一端。另一方面，上述第5佈線部125之另一端接線於內引線106之頂端。該內引線106之線寬與第5佈線部125之線寬大致相同。

又，上述第1佈線部121、第2佈線部122、第3佈線部123、第4佈線部124及第5佈線部125之線寬，均為大致相同。

此外，連接於上述第4、第5佈線部124、125另一端之內引線106，形成為比其他內引線106長。

而且，上述第1佈線部121與第4佈線部124間之距離，與第1佈線部121與第5佈線部125間之距離大致相同。

此外，就上述跨接線111之半導體晶片搭載區域103外之部分中，有一部分未被抗銲層112覆蓋因而露出。更詳細而言，在上述半導體晶片搭載區域103外，其中第1佈線部 121之一部分、第4佈線部124之一部分、及第5佈線部125之一部分未被抗銲層112覆蓋因而露出。而上述抗銲層112係圖案保護膜之一例。

此外，上述第1佈線部121之兩端部，第2、第3佈線部122、123之全部，及第4、第5佈線部124、125之一端部由抗銲層112所覆蓋。藉此可提高上述跨接線111之可靠性。

上述內引線106形成為位於抗銲層112之開口113內。而且，上述內引線106之形成間距、即內引線間距P，係配合後述之凸起電極105之形成間距而設定為50 μm。又，上述內引線106彼此之間隔、即內引線間隙G為25 μm。又，上述內引線106之線寬W亦為25 μm。

上述所謂內引線間隙G與內引線106之線寬W，係考慮以下風險之平衡來設定者，即：蝕刻殘餘、及因蝕刻殘餘而引起之遷移等致使內引線106彼此接近之風險，與因內引線106之圖案殘缺、及電流容量降低等導致細線化而引起之風險之平衡。

圖2係從斜上方觀看本發明第1實施形態之半導體裝置概略圖。再者，圖3係圖2之半導體晶片搭載區域103之放大圖。此外，圖3中，為易於理解，將樹脂110作為透明物進行圖示。

上述半導體裝置，如圖2、及圖3所示，具備：可撓性基板101；半導體晶片104，其係以覆晶連接而連接於上述可撓性基板101，且搭載於半導體晶片搭載區域103者；及樹脂110，其係覆蓋抗銲層112之開口113者。

在上述半導體晶片104之下面(可撓性基板101側之表面)形成有複數之凸起電極105。更詳細而言，上述半導體晶片104之下面呈長方形狀，沿此下面之長邊形成有複數之凸起電極105。藉此，可使後述佈線102之各圖案呈直線形狀而簡單化。

在上述複數之凸起電極105中，半導體晶片104下面之一側長邊附近之凸起電極105係輸出側電極，而半導體晶片104下面另一側長邊附近之凸起電極105係輸入側電極。又，在半導體晶片104下面之短邊附近未形成有凸起電極105。

在上述可撓性基板101之一構成部之基材100之一表面(半導體晶片104側之表面)形成有佈線102，並以覆蓋該佈線102大部分之方式形成有抗銲層112。

上述佈線102由厚度為8 μm之銅箔形成。而且，上述佈線102之半導體晶片搭載區域103側之端部形成為內引線106。亦即，上述內引線106係佈線102之一部分。

上述樹脂110存在於半導體晶片104之周圍。該樹脂110之一部分進入可撓性基板101與半導體晶片104之間隙S。

由於在上述半導體晶片104下面之長邊附近，有凸起電極105與內引線106在直線上密集排列，故該等實質上如牆壁般形成封閉可撓性基板101與半導體晶片104之間隙S之狀態。

另一方面，在上述半導體晶片104下面之短邊附近則沒有凸起電極105，跨接線111之第1佈線部121沿半導體晶片 104下面之長邊延伸而橫穿半導體晶片搭載區域103，並從半導體晶片搭載區域103內朝向半導體晶片搭載區域103外突出。

如此，藉由在上述半導體晶片104下面之短邊附近不形成凸起電極105，及使跨接線111之第1佈線部121沿半導體晶片104下面之長邊延伸而橫穿半導體晶片搭載區域103，可將可撓性基板101與半導體晶片104之間隙S之氣泡，從半導體晶片104下面之短邊附近排出至半導體晶片搭載區域103之外。

因此，上述可撓性基板101從半導體晶片搭載區域103內向半導體晶片搭載區域103外之氣泡排出效果高。

而且，因為上述跨接線111在半導體晶片搭載區域103內未形成迴路，故可防止氣泡被圍困在半導體晶片搭載區域103內。

在上述第1實施形態中，第2佈線部122形成為位於抗銲層112之開口113外之位置，但亦可形成為位於抗銲層112之開口113內之位置。即，上述第2佈線部122亦可不用以抗銲層112覆蓋。

在上述第1實施形態中，第3佈線部123形成為位於抗銲層112之開口113外之位置，但亦可形成為位於抗銲層112之開口113內之位置。即，上述第3佈線部123亦可不用以抗銲層112覆蓋。

在上述第1實施形態中，內引線106之線寬W為25 μm，但亦可為除此以外之線寬。又，上述內引線106之厚度 為8 μm，但亦可為除此以外之厚度。亦即，在上述第1實施形態中，亦可使用由厚度在1~50 μm範圍內、線寬在6~300 μm範圍內之金屬箔所形成之內引線。

在上述第1實施形態中，亦可使用具有比上述內引線106之線寬為窄的線寬之跨接線。

在上述第1實施形態中，既可使上述跨接線111中流通電流，亦可使上述跨接線111中不流通電流。

(第2實施形態)

圖4係從上方觀看本發明第2實施形態之半導體裝置之要部概略圖。又，在圖4中，與圖1所示的第1實施形態之構成部相同之構成部，均附上與圖1之構成部相同之參照號碼而省略其說明。又，在圖4中省略上述半導體裝置具備之半導體晶片204之圖示。

上述半導體裝置具備：可撓性基板201；及半導體晶片104，其係以覆晶連接而連接於上述可撓性基板201，且搭載於半導體晶片搭載區域103者。

上述可撓性基板201具備跨接線211，其係包含第1佈線部221、第2佈線部222、第3佈線部223、第4佈線部224及第5佈線部225者。又，上述跨接線211為佈線之一例。

上述第1佈線部221沿半導體晶片搭載區域103之長邊延伸而橫穿半導體晶片搭載區域103。即，上述第1佈線部221，係跨及半導體晶片搭載區域103，及半導體晶片搭載區域103外之區域而形成者。

上述第2佈線部222沿半導體晶片搭載區域103之短邊延 伸。且上述第2佈線部222之一端連接在第1佈線部221之一端。

上述第3佈線部223沿半導體晶片搭載區域103之短邊延伸。且上述第3佈線部223之一端連接在第1佈線部221之另一端。

上述第4佈線部224沿半導體晶片搭載區域103之長邊、相對於第1佈線部221成平行延伸。而且，上述第4佈線部224亦與第1佈線部221同樣，係跨及從半導體晶片搭載區域103至半導體晶片搭載區域103外之區域而形成者。且上述第4佈線部224之一端連接在第2佈線部222之另一端。另一方面，上述第4佈線部224之另一端接線於內引線206之頂端。該內引線206之線寬與第4佈線部224之線寬大致相同，且比內引線106之線寬為寬。

上述第5佈線部225沿半導體晶片搭載區域103之長邊、相對於第1佈線部221成平行延伸。而且，上述第5佈線部225亦與第1佈線部221同樣，係跨及半導體晶片搭載區域103及半導體晶片搭載區域103外之區域而形成者。且上述第5佈線部225之一端連接在第3佈線部223之另一端。另一方面，上述第5佈線部225之另一端接線於內引線206之頂端。該內引線206之線寬與第5佈線部225之線寬大致相同，且比內引線106之線寬為寬。

又，上述第1佈線部221、第2佈線部222、第3佈線部223、第4佈線部224及第5佈線部225之線寬，均為大致相同。

此外，連接於上述第4、第5佈線部224、225另一端之內引線206，形成為比其他內引線106長。

而且，上述第1佈線部221與第4佈線部224間之距離，與第1佈線部221與第5佈線部225間之距離大致相同。

此外，就上述跨接線211之半導體晶片搭載區域103外之部分中，有一部分未被抗銲層112覆蓋因而露出。更詳細而言，在上述半導體晶片搭載區域103外，其中第1佈線部221之一部分、第4佈線部224之一部分、及第5佈線部225之一部分未被抗銲層112覆蓋因而露出。此外，上述第1佈線部221之兩端部，第2、第3佈線部222、223之全部，及第4、第5佈線部224、225之一端部由抗銲層112所覆蓋。藉此，可提高上述跨接線211之可靠性。而上述抗銲層112係圖案保護膜之一例。

此外，在上述第1佈線部221及內引線206連接凸起電極205。

圖5係從圖4之V-V線觀看之概略剖面圖。

在上述半導體晶片204之下面(可撓性基板201側之表面)形成有凸起電極105、205。且，上述半導體晶片204之下面呈長方形狀。

在上述第1佈線部221連接之凸起電極205，其形成在半導體晶片104下面稍微偏離其長邊之處。

在上述內引線206連接之凸起電極205，其形成在半導體晶片104下面之長邊附近。

上述半導體晶片204係向未圖示之列印頭供給電壓之列 印驅動器，在向上述列印頭供給電壓時產生之電流會流通於內引線206及跨接線211。因此，上述內引線206及跨接線211為避免因上述電流而燒損，故必須設計為充分降低電阻之佈線尺寸。具體而言，上述內引線206及跨接線211用厚度為8 μm且線寬為40 μm之銅箔形成。由於該內引線206及跨接線211之截面積為320 μm² ，故可充分防止內引線206及跨接線211因電流而燒損。

本發明者藉由實驗發現：在對於半導體晶片204實際處理電流為0.2A之具有邊限之設計上，考慮使用10倍之電流2A之佈線線寬時，佈線之截面積需要300 μm² 。

因此，若現狀之可撓性基板之佈線形成限度即厚度為1 μm，則佈線線寬需要300 μm。反之，若將佈線加厚則可減小佈線線寬，作為使用於先前之TCP(捲帶式晶片載體封裝：Tape Carrier Package)等之佈線，若採用厚度為50 μm之銅箔則可將佈線線寬減小為6 μm。

此外，在上述可撓性基板201中，亦與可撓性基板101同樣，可將可撓性基板201與半導體晶片204之間之氣泡從半導體晶片204下面之短邊附近排出至半導體晶片搭載區域103之外。

因此，上述可撓性基板201從半導體晶片搭載區域103內向半導體晶片搭載區域103外之氣泡排出效果高。

在上述第2實施形態中，第2佈線部222形成為位於抗銲層112之開口113外之位置，但亦可形成為位於抗銲層112之開口113內之位置。即，上述第2佈線部222亦可不用以 抗銲層112覆蓋。

在上述第2實施形態中，第3佈線部223形成為位於抗銲層112之開口113外之位置，但亦可形成為位於抗銲層112之開口113內之位置。即，上述第3佈線部223亦可不用以抗銲層112覆蓋。

在上述第2實施形態中，半導體裝置亦可具備覆蓋抗銲層112之開口113之樹脂。

(第3實施形態)

圖6係從上方觀看本發明第3實施形態之半導體裝置之要部概略圖。又，在圖6中，與圖1所示第1實施形態之構成部相同之構成部，均附上與圖1之構成部相同之參照號碼而省略其說明。又，在圖6中省略上述半導體裝置具備之半導體晶片之圖示。

上述半導體裝置係在跨接線111之第1佈線部121連接凸起電極305，此點與第1實施形態不同。

上述半導體晶片係液晶驅動器。而且，在上述半導體晶片之下面(可撓性基板101側之表面)形成有凸起電極105、305。且，上述半導體晶片之下面呈長方形狀。

上述凸起電極305，其形成在半導體晶片104下面稍微偏離長邊之處。再者，上述凸起電極305之電位為接地電位。

對於近年來由於輸入信號串列化而使動作頻率增高之液晶驅動晶片而言，高頻電路的設計要素為不可或缺，為使接地電位穩定化，應將接地電位之電極配置於所需之位置。因此，將上述凸起電極305形成於半導體晶片之下 面，並將其連接在跨接線111之第1佈線部121。

如此，藉由將上述凸起電極305形成於半導體晶片之下面，並將其連接在跨接線111之第1佈線部121，可提高半導體裝置之電性功能。

100‧‧‧基材

101、201‧‧‧可撓性基板

102‧‧‧佈線

103‧‧‧半導體晶片搭載區域

105、205、305‧‧‧凸起電極

106、206‧‧‧內引線

111、211‧‧‧跨接線

112‧‧‧抗銲層

121、221‧‧‧第1佈線部

122、222‧‧‧第2佈線部

123、223‧‧‧第3佈線部

124、224‧‧‧第4佈線部

125、225‧‧‧第5佈線部

圖1係本發明第1實施形態之可撓性基板之要部概略平面圖。

圖2係本發明第1實施形態之半導體裝置之概略立體圖。

圖3係圖2之半導體晶片搭載區域之放大圖。

圖4係本發明第2實施形態之半導體裝置之要部概略平面圖。

圖5係圖4之V-V線之向視剖面圖。

圖6係本發明第3實施形態之半導體裝置之要部概略平面圖。

圖7係先前之COF型半導體裝置之概略立體圖。

圖8係先前之可撓性基板之要部概略平面圖。

圖9係其他的先前之可撓性基板之要部概略平面圖。

100‧‧‧基材

101‧‧‧可撓性基板

103‧‧‧半導體晶片搭載區域

106‧‧‧內引線

111‧‧‧跨接線

112‧‧‧抗銲層

113‧‧‧抗銲層之開口

121‧‧‧第1佈線部

122‧‧‧第2佈線部

123‧‧‧第3佈線部

124‧‧‧第4佈線部

125‧‧‧第5佈線部

G‧‧‧內引線之線寬

P‧‧‧內引線之間距

W‧‧‧內引線之間隙

Claims (3)

1. 一種半導體裝置，其特徵在於包含：可撓性基板，其包括在一表面具有半導體晶片搭載區域之基材、形成於上述基材之上述一表面上之複數之內引線、及連接於上述內引線且在上述半導體晶片搭載區域沿著該半導體搭載區域之長邊延伸之跨接線；及半導體晶片，其係搭載於上述可撓性基板之上述半導體晶片搭載區域，且上述可撓性基板側之表面係長方形狀；且上述半導體晶片係包含：第1突起電極群，其係包含沿著上述半導體晶片之上述可撓性基板側之表面之一長邊形成之複數之第1突起電極；第2突起電極群，其係包含沿著上述半導體晶片之上述可撓性基板側之表面之另一長邊形成之複數之第2突起電極；第3突起電極，其係形成於上述第1突起電極群與上述第2突起電極群之間，並電性連接於上述跨接線。
2. 如請求項1之半導體裝置，其中連接於上述跨接線之上述內引線之寬度，比未連接於上述跨接線之上述內引線之寬度大。
3. 如請求項1之半導體裝置，其中上述跨接線係厚度為1~50 μm範圍內且寬度為6~300 μm範圍內之金屬箔。