JP2000315843A - プリント基板及び半導体装置 - Google Patents
プリント基板及び半導体装置Info
- Publication number
- JP2000315843A JP2000315843A JP11125015A JP12501599A JP2000315843A JP 2000315843 A JP2000315843 A JP 2000315843A JP 11125015 A JP11125015 A JP 11125015A JP 12501599 A JP12501599 A JP 12501599A JP 2000315843 A JP2000315843 A JP 2000315843A
- Authority
- JP
- Japan
- Prior art keywords
- foot
- pattern
- circuit board
- printed circuit
- signal pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
リント回路基板及びBGA部品に応力がかかってもフッ
トパターンから延びる信号パターンの断線が発生しない
ようにしたことを目的とする。 【解決手段】 複数の絶縁層と、複数の導体層とを含
み、最外層の導体層はBGA部品を取り付けるための1
群の複数のフットパターンと、信号パターンとを有し、
外側の列のフットパターン24aから延びる信号パター
ン30aの少なくとも一部分の幅は、内側の列のフット
パターン24bから延びる信号パターン30bの幅より
も大きく、さらに該最外層の導体層の信号パターンを覆
う保護層29を備え、該保護層29は該フットパターン
を露出させる開口部32を有する備えた構成とする。
Description
として、BGA部品)を取り付けるのに適したプリント
基板及びそのような部品及びプリント基板を含む半導体
装置に関する。
れている。多層構造のプリント回路基板は、複数の絶縁
層と複数の導体層(例えば6〜8層の信号パターン層)
とからなる。最外層の導体層は電気/電子部品を取り付
けるための複数のフットパターンと、これらのフットパ
ターンから延びる信号パターンとを有する。BGA部品
のフットパターンから引き出される信号パターンは、電
源及びグランド線を除いてある一様なパターン幅で引き
出され、配線される。
ll Grid Array)の略称であり、チップの
裏面に小さな球状ハンダの端子を並べた(格子上に並べ
るものが多い)ものである。このBGAチップ(又はB
GA部品)を基板上に載せて、赤外線を当てるなどして
温めると、球状ハンダが溶けて、基板の端子と接合す
る。即ち、表面実装される。BGAは、チップや部品の
裏面の全体に端子を配置できるので、チップや部品の端
子間隔も広くとれる。又、BGAは、チップや部品の端
子数が多くても、チップや部品のパッケージがコンパク
トで済むというメリットがある。
等の絶縁材料で形成され、最外層の導体層はソルダーレ
ジストで保護される。ソルダーレジストは最外層の導体
層の信号パターンを覆い、且つフットパターンを露出さ
せる開口部を有する。プリント回路基板に取り付けられ
る電気/電子部品であるBGA部品はハンダボールを有
し、これらのハンダボールがソルダーレジストの開口部
を通ってプリント回路基板のフットパターンに接続され
る。
リント回路基板は耐久性及び信頼性が高い。多くの絶縁
層はガラスクロス材で作るが、フットパターンを含む導
体層の直下に位置する絶縁層はガラスクロス材を使用せ
ずに、樹脂材で作ったプリント回路基板は、ビルドアッ
プ基板と呼ばれて公知である。ビルドアップ基板は全て
の絶縁層をガラスクロス材で作ったプリント回路基板と
比べて軽量になり、携帯情報機器等の半導体装置で使用
されるのに適している。
がプリント回路基板に搭載される。特に、BGA部品は
はんだバンプ又ははんだボールを有し、はんだのリフロ
ーによってプリント回路基板に取り付けられる。プリン
ト回路基板は、リフロー時の熱膨張による応力や、部品
搭載後の電気試験時又は機器への組み込みの際の機械的
応力(外部応力)を受ける。応力がBGA部品の位置す
るプリント回路基板の部分に集中的にかかることがあ
る。BGA部品は部品外形が比較的に大きく、プリント
回路基板に比べて剛性があり、またBGA部品とプリン
ト回路基板を接合するフットパターンは小さい。
ント回路基板がBGA部品に対して変形し、あるいはB
GA部品がプリント回路基板に対して変形する。プリン
ト回路基板及びBGA部品が相対的に変形すると、プリ
ント回路基板とBGA部品とを接合するフットパター
ン、特に外側の列のフットパターン及びそのフットパタ
ーンから延びる信号パターンに応力が集中しやすい。
ラスクロス材を使用した絶縁層と比べて、機械的強度が
低いので、変形しやすい。外側の列のフットパターン及
び信号パターンに応力がかかると、その下に位置する絶
縁層も局部的に応力を受け、変形しやすい。そのため、
外側の列のフットパターンから延びる信号パターンは変
形しやすく、断線が発生しやすい。また、樹脂材で構成
される絶縁層が損傷しやすくなる。
の電子部品を使用する場合もおこる。例えば、PGA
(Pin Grid Array、半導体パッケージの
裏面に、ピン型端子を2次元的に配置したもの)など
を、プリント基板に実装する場合にもおこる。又、多層
プリント基板にもならず、単層の基板でも、起こり得
る。又、PGA等のピン型端子を挿入実装する場合にも
おこる。又、前記PGA等の端子(典型的には、ピン状
のものを)をフットパターン表面実装する場合を仮定す
ると、その場合にも起こる得る。
応力がかかってもフットパターンから延びる信号パター
ンの断線が発生しにくくしたプリント基板及び半導体装
置を提供することである。
板は、部品の端子と接続するための複数の接続部と、該
接続部から延びる信号パターンとを有し、該複数の接続
部は外側の接続部と内側の接続部とを含み、該外側の接
続部から延びる信号パターンの少なくとも一部分の幅
は、内側の接続部から延びる信号パターンの幅よりも大
きいことを特徴とするものである。
ーンと、該フットパターンから延びる信号パターンとを
有し、該複数のフットパターンは外側のフットパターン
と内側のフットパターンとを含み、該外側のフットパタ
ーンから延びる信号パターンの少なくとも一部分の幅
は、内側のフットパターンから延びる信号パターンの幅
よりも大きいことを特徴とする。
ターンの幅は長さ方向に沿って一定であることを特徴と
する。該外側のフットパターンから延びる信号パターン
は、該フットパターンと該信号パターンとの接続位置か
ら所定の距離にある位置までの第1部分と、該第1部分
に接続された第2部分とを有し、該信号パターンの第1
部分の幅は、該信号パターンの第2部分の幅よりも大き
いことを特徴とする。
と、複数の導体層を含み、前記複数の導体層のうちの最
外層の導体層は、前記部品を取り付けるためのフットパ
ターンを含むことを特徴とする。該複数の絶縁層は、該
最外層の導体層の直下に位置する第1の絶縁層と、該第
1の絶縁層の内側に位置する第2の絶縁層とを含み、該
第1の絶縁層は樹脂材を使用して形成され、該第2の絶
縁層はガラスクロス材を使用して形成されていることを
特徴とする。
ト基板と、該プリント基板に搭載された部品とを含む半
導体装置であって、該プリント基板は、部品を取り付け
るための複数のフットパターンと、該フットパターンか
ら延びる信号パターンとを有し、該複数のフットパター
ンは外側のフットパターンと内側のフットパターンとを
含み、該外側のフットパターンから延びる信号パターン
の少なくとも一部分の幅は、内側のフットパターンから
延びる信号パターンの幅よりも大きいことを特徴とす
る。
やすい位置にある外側の列のフットパターンから延びる
信号パターンの幅を応力がかかっても変形しにくい位置
にある内側の列のフットパターンから延びる信号パター
ンの幅よりも大きくし、変形しやすい位置にある信号パ
ターンが変形しないようにした。
を参照して説明する。本発明の典型的な例として、BG
Aチップ(又はBGA部品)を、プリント基板に表面実
装する場合を挙げる。図1は本発明による半導体装置の
実施例を示す斜視図である。半導体装置10はプリント
回路基板12を有し、多数の電気/電子部品がプリント
回路基板12に搭載されている。1つのBGA部品14
がプリント回路基板12の一方の表面に搭載され、もう
1つのBGA部品14がプリント回路基板12の他方の
表面に搭載されている。
いるプリント回路基板12の一部を示す部分側面図であ
る。BGA部品14は例えば基板16に半導体素子18
を搭載し、半導体素子18を封止樹脂20で封止してな
る。半導体素子18は基板16の一方の側に搭載され、
はんだボール22が基板16の他方の側に設けられてい
る。半導体素子18は基板16に設けられた電極パッド
に接続され、はんだボール22も基板16に設けられた
電極パッドに接続されている。半導体素子18ははんだ
ボール22と電気的に接続される。
対して、電気的な端子として機能する。図3はBGA部
品14が搭載されるプリント回路基板12の一部を示す
平面図である。プリント回路基板12は取り付けるべき
BGA部品14のはんだボール22と対応する配列で設
けられた1群の複数のフットパターン24を有する。フ
ットパターン24は、格子状の配列で設けられ、4列の
フットパターン24a〜24dが四角の環状に設けられ
ている。より詳細には、外側の列のフットパターン24
a、その内側の列のフットパターン24b、さらにその
内側の列のフットパターン24c、及び、さらにその内
側の列のフットパターン24dがある。さらに、BGA
部品14の搭載領域の中心部にもフットパターン24p
がある。
を示す平面図である。この例でも、フットパターン24
は、外側の列のフットパターン24a、その内側の列の
フットパターン24b、さらにその内側の列のフットパ
ターン24c、さらにその内側の列のフットパターン2
4d、さらにその内側の列のフットパターン24e、及
び、中心部のフットパターン24eを含む。
を示す平面図である。この例では、フットパターン24
はBGA部品14の搭載領域の全面に設けられている。
フットパターン24は、外側の列のフットパターン24
a、その内側の列のフットパターン24b、さらにその
内側の列のフットパターン24c、さらにその内側の列
のフットパターン24d、さらにその内側の列のフット
パターン24e、及び、さらにその内側の列のフットパ
ターン等を含む。
である。図7はプリント回路基板12の一部を示す平面
図である。プリント回路基板12は多層構造のプリント
回路基板であって、複数の絶縁層26a〜26cと、複
数の導体層28a〜28dと、最外層の導体層28a、
28dを覆う保護層であるソルダーレジスト29とを含
む。図6においては、簡略化のために3層の絶縁層26
a〜26c及び4層の信号パターン層28a〜28dが
示されているが、絶縁層及び信号パターン層の層数は変
えることができる。例えば、最近では、6〜8層の導体
層が多く用いられている。
層28d)はBGA部品14を搭載するためのフットパ
ターン24と、フットパターン24から延びる信号パタ
ーン30を有する。フットパターン24は図3から図5
及び図7に示されるように丸いドットとして形成され、
信号パターン30は細い線として形成される。ソルダー
レジスト29は最外層の導体層28a(28d)の信号
パターン30を覆い、フットパターン24を露出させる
開口部32を有する。従って、プリント回路基板12の
はんだボール22が開口部32を通してフットパターン
24に接続されることができる。ソルダーレジスト29
は信号パターン30を保護するとともに、はんだのリフ
ロー時に隣接するはんだボール22が互いに接触するの
を防止している。開口部32はフットパターン24より
もわずかに大きいので、信号パターン30の一部も開口
部32から露出する。
位置する第1の絶縁層26a(26c)は、プリント回
路基板12の軽量化のために、ガラスクロス材を使用せ
ずに樹脂材を使用して形成されている。さらに、第1の
絶縁層26a(26c)の内側に位置する第2の絶縁層
26bがあり、この第2の絶縁層26bはガラスクロス
材を使用して形成されている。なお、図6では第2の絶
縁層26bは1層だけであるが、多層構造のプリント回
路基板12では複数の第2の絶縁層がある。
24の1つは図3から図5に示した外側の列のフットパ
ターン24aであり、他の1つはその内側の列のフット
パターン24b(又はさらにその内側の列のフットパタ
ーン24c)である。外側の列のフットパターン24a
から延びる信号パターン30aの幅は、内側の列のフッ
トパターン24bから延びる信号パターン30b(又は
さらにその内側の列のフットパターン24c)の幅より
も大きくなっている。例えば、外側の列のフットパター
ン24aから延びる信号パターン30aの幅は0.4m
m程度であり、内側の列のフットパターン24bから延
びる信号パターン30bの幅よりも0.1mm程度であ
る。フットパターン24の幅の差は0.3mm程度であ
る。
らの応力や熱膨張による応力がかかると、プリント回路
基板12及びBGA部品14が変形する問題がある。例
えば、図2において、プリント回路基板12に応力がか
かるとプリント回路基板12が矢印Aで示されるように
反り、また、BGA部品14が熱膨張するとBGA部品
14が矢印Bで示されるように反る。プリント回路基板
12及びBGA部品14の一方が平坦な状態で他方が湾
曲するように、プリント回路基板12及びBGA部品1
4が相対的に変形すると、外側の列のはんだボール22
a及び外側の列のフットパターン24aに応力が集中し
やすい。
ーン24aから延びる信号パターン30aの幅が拡大さ
れ、強化されているので、この信号パターン30aに力
がかかっても断線しにくくなっている。そして、この信
号パターン30aが強化されているので、その直下に位
置するガラスクロス材を使用しない第1の絶縁層26a
(26c)も強化されていることになり、亀裂が発生し
なくなり、プリント回路基板12が故障せず、情報機器
の信頼性が維持される。
ン30の配列の他の例を示す図である。この例では、外
側の列のフットパターン24aから延びる信号パターン
30aの幅は、内側の列のフットパターン24cから延
びる信号パターン30cの幅よりも大きくなっている。
この例では、内側の列のフットパターン24cは外側の
列のフットパターン24aから2つ目にある。信号パタ
ーン30aと信号パターン30cとは平行に延び、信号
パターン30a、30cのピッチは制限されるので、全
ての信号パターン30a、30cの幅を拡大することは
できない。すなわち、断線しやすい信号パターン30a
のみが幅を広げられ、全ての信号パターン30a、30
cが制限されたピッチ内で配置されるようになってい
る。この例の作用も前の例の作用と同様である。
例を示すプリント回路基板12の断面図である。図10
は図9のプリント回路基板12の平面図である。図7及
び図8の例では、外側の列のフットパターン24aから
延びる信号パターン30aの幅は、全体的に拡大されて
いたが、図9及び図10に示されるように、外側の列の
フットパターン24aから延びる信号パターン30aの
幅は、部分的に拡大されるようにすることもできる。こ
の場合、信号パターン30aの幅を拡大される部分は、
断線しやすい部分であることが好ましい。
ターン24aと信号パターン30aとの接続位置、点Y
は信号パターン30aがソルダーレジスト29で覆われ
ており且つ開口部32の側壁から所定の距離にある位置
を示す。信号パターン30aの点Xから点Yまでの部分
を第1の部分30pとし、信号パターン30aの点Yか
ら左の部分を第2の部分30qとする。第2の部分30
qは信号パターン30aの最終結線点(回路上での接続
先)まで延びる。
幅は、第2の部分30qの幅よりも大きくなっている。
第2の部分30qの幅は、内側の列のフットパターン2
4から延びる信号パターン(幅が拡大されない信号パタ
ーン)30b、30cの幅と同じにすることができる。
こうすれば、平行に延びる信号パターン30a、30
b、30cのピッチが小さくても、信号パターン30a
の断線しやすい部分を強化することができる。
0pのうちでも、断線しやすい部分はフットパターン2
4aの近くのソルダーレジスト29で覆われていない部
分(開口部32の側壁から点Xまでの部分)であり、そ
の部分を強化すればよい。そして、ソルダーレジスト2
9で抑えられていて且つ拡大された第1の部分30pの
一部(開口部32の側壁から点Yまでの部分)が、ソル
ダーレジスト29で抑えられていない第1の部分30p
の一部(開口部32の側壁から点Xまでの部分)をさら
に拘束することになる。従って、ソルダーレジスト29
で抑えられていて且つ拡大された第1の部分30pの一
部(開口部32の側壁から点Yまでの部分)の長さは短
くてよい。
〜0.6mm、フットパターン24の直径は0.7m
m、開口部32の直径は0.8mm、信号パターン30
aの第1の部分30pの幅は0.4mm、信号パターン
30aの第2の部分30qの幅は0.1mmであった。
点Yと開口部32の側壁との間の距離は0.3mm程度
又はそれ以上あればよい。
縁層と、複数の導体層とを含むプリント基板に、BGA
部品を表面実装する場合を説明した。本発明では、フッ
トパターンを格子上に配列する例を示したが、格子上の
ものに、本発明は制限されない。例えば、千鳥状やジグ
ザグ状に配置しても良い。又、実施の形態では、複数の
絶縁層と、複数の導体層とを含むプリント基板を例に説
明したが、上記の層が単層のものでも良い。
品に使用することもできる。例えば、PGA(Pin
Grid Array、半導体パッケージの裏面に、ピ
ン型端子を2次元的に配置したもの)などを、プリント
基板に実装する場合に、プリント基板のフットパターン
に前記ピンを実装する構造をとる場合にも本発明は、適
用可能であり、本発明は、それを除くものではない。
又、PGAと一般的に称されるものに限らず、何らかの
複数の端子が電子部品にあるものを実装する場合にも適
用でき、本発明はそれを除くものではない。
合であるが(部品を基板の表面でハンダ等で付ける)、
挿入実装する場合も本発明は除くものではない。例え
ば、ピン状の端子が電子部品に多数つけられている場合
に、プリント基板にあけられた穴に挿入して(典型例で
は、裏側で)ハンダ付けするが、その場合でも本発明は
適用できる。例えば、上述したPGAパッケージを挿入
実装する場合である。この場合の構成も本発明は、それ
を除くものではない。
ットパターンで例示したが、それに限られるものではな
く、何らかの電極や接続部、リング状電極やヴィアホー
ルの周りのリング状の電極でも良い。又、フットパター
ンは、丸いものを例示したが、はんだボールやパッケー
ジの端子と電気的に接続できればよく、その形状は丸に
限られず、どのようなものでも良い。
Grid Array Package)を例として説
明したが、例えば、BGAに似た構造であるCSP(パ
ッケージ名)などは、BGAの場合と同様の効果が望め
る。BGAのみならず、CSPなどの熱応力が大きい半
田ボール(又ははんだ)を有する半導体全般にも、本発
明は適用でき、特に効果を有する。尚、CSP(chi
p size package,chip scale
package)とは、LSIのチップ寸法に近いパ
ッケージであり、例えば160ピンのASICの場合、
一般的なパッケージのQFP(quad flat p
ackage)に比べてパッケージ面積は1/10に小
さくなり、実装密度を高められるものである。外部端子
の形態は、BGA(ball grid array)
の形態をとるものや、LGA(land grid a
rray)の形態をとるものがある。更に、SON(S
mall Outline Non−Leaded P
ackage;スモールアウトライン ノン リーデッ
ド パッケージ)にも、本発明は使用できる。尚、SO
Nは、CSPの一種である。
するものである。実施の形態は、発明1として、「複数
の絶縁層と、複数の導体層とを含み、該複数の導体層の
うちの最外層の導体層は部品を取り付けるための1群の
複数のフットパターンと、該フットパターンから延びる
信号パターンとを有し、該1群の複数のフットパターン
は外側の列のフットパターンと内側の列のフットパター
ンとを含み、該外側の列のフットパターンから延びる信
号パターンの少なくとも一部分の幅は、内側の列のフッ
トパターンから延びる信号パターンの幅よりも大きく、
さらに該最外層の導体層の信号パターンを覆う保護層を
備え、該保護層は該フットパターンを露出させる開口部
を有することを特徴とするプリント基板。」を開示して
いる。
絶縁層は、該最外層の導体層の直下に位置する第1の絶
縁層と、該第1の絶縁層の内側に位置する第2の絶縁層
とを含み、該第1の絶縁層はガラスクロス材を使用せず
に樹脂材を使用して形成され、該第2の絶縁層はガラス
クロス材を使用して形成されていることを特徴とする発
明1に記載のプリント基板。」を開示している。
列のフットパターンから延びる信号パターンの幅は長さ
方向に沿って一定であることを特徴とする発明1に記載
のプリント基板。」を開示している。実施の形態は、発
明4として、「該外側の列のフットパターンから延びる
信号パターンは、該フットパターンと該信号パターンと
の接続位置から該保護層で覆われ且つ該開口部の側壁か
ら所定の距離にある位置までの第1部分と、該第1部分
に接続された第2部分とを有し、該信号パターンの第1
部分の幅は、該信号パターンの第2部分の幅よりも大き
いことを特徴とする発明1に記載のプリント基板。」を
開示している。
は、BGA部品であることを特徴とする発明1乃至4の
いずれかに記載のプリント基板。」を開示している。実
施の形態は、発明6として、「複数の絶縁層と、複数の
導体層とを含むプリント回路基板と、該プリント回路基
板に搭載された部品とを含む半導体装置であって、該プ
リント回路基板は、該複数の導体層のうちの最外層の導
体層はBGA部品を取り付けるための1群の複数のフッ
トパターンと、該フットパターンから延びる信号パター
ンとを有し、該1群の複数のフットパターンは外側の列
のフットパターンと内側の列のフットパターンとを含
み、該外側の列のフットパターンから延びる信号パター
ンの少なくとも一部分の幅は、内側の列のフットパター
ンから延びる信号パターンの幅よりも大きく、さらに該
最外層の導体層の信号パターンを覆う保護層を備え、該
保護層は該フットパターンを露出させる開口部を有する
ことを特徴とする半導体装置。」を開示している。
子と接続するための複数の接続部と、該接続部から延び
る信号パターンとを有し、該複数の接続部は外側の接続
部と内側の接続部とを含み、該外側の接続部から延びる
信号パターンの少なくとも一部分の幅は、内側の接続部
から延びる信号パターンの幅よりも大きく、該外側のフ
ットパターンから延びる信号パターンの幅は長さ方向に
沿って一定であることを特徴とするプリント基板。」を
開示している。
子と接続するための複数の接続部と、該接続部から延び
る信号パターンとを有し、該複数の接続部は外側の接続
部と内側の接続部とを含み、該外側のフットパターンか
ら延びる信号パターンは、該フットパターンと該信号パ
ターンとの接続位置から所定の距離にある位置までの第
1部分と、該第1部分に接続された第2部分とを有し、
該信号パターンの第1部分の幅は、該信号パターンの第
2部分の幅よりも大きいことを特徴とするプリント基
板。」を開示している。
ント回路基板は、複数の絶縁層と、複数の導体層を含
み、前記複数の導体層のうちの最外層の導体層は、前記
部品を取り付けるためのフットパターンを含むことを特
徴とする発明7又は8に記載のプリント基板。」を開示
している。実施の形態は、発明10として、「該複数の
絶縁層は、該最外層の導体層の直下に位置する第1の絶
縁層と、該第1の絶縁層の内側に位置する第2の絶縁層
とを含み、該第1の絶縁層は樹脂材を使用して形成さ
れ、該第2の絶縁層はガラスクロス材を使用して形成さ
れていることを特徴とする発明9に記載のプリント基
板。」を開示している。
し11で記載されている事項である。図11は信号パタ
ーン30の幅の拡大の他の例を示すプリント回路基板1
2の断面図である。この場合にも、外側の列のフットパ
ターン24aから延びる信号パターン30aの幅は、部
分的に拡大される。図10の場合と同様に、信号パター
ン30aは、第1の部分30pと、第2の部分30qと
を有し、第1の部分30pの幅は、第2の部分30qの
幅よりも大きくなっている。この例では、第1の部分3
0pは円の一部として形成されている。このように、信
号パターン30aの拡大される部分の形状は特に限定さ
れない。
プリント回路基板及びBGA部品に応力がかかってもフ
ットパターンから延びる信号パターンの断線が発生しに
くくすることができる。更には、ガラスクロス材を使用
しない絶縁層を採用して軽量化されたプリント回路基板
及び半導体装置を得ることができる。
を実装した際に、プリント回路基板及びBGA部品に応
力がかかってもフットパターンから延びる信号パターン
の断線が発生しにくくすることができ、ガラスクロス材
を使用しない絶縁層を採用してた軽量化されたプリント
基板及び半導体装置を得ることができる。
である。
路基板の一部を示す側面図である。
部を示す平面図である。
ある。
ある。
例を示す図である。
ト回路基板の断面図である。
ント回路基板の平面図である。
Claims (8)
- 【請求項1】 部品の端子と接続するための複数の接続
部と、該接続部から延びる信号パターンとを有し、該複
数の接続部は外側の接続部と内側の接続部とを含み、 該外側の接続部から延びる信号パターンの少なくとも一
部分の幅は、内側の接続部から延びる信号パターンの幅
よりも大きいことを特徴とするプリント基板。 - 【請求項2】 部品を取り付けるための複数のフットパ
ターンと、該フットパターンから延びる信号パターンと
を有し、該複数のフットパターンは外側のフットパター
ンと内側のフットパターンとを含み、 該外側のフットパターンから延びる信号パターンの少な
くとも一部分の幅は、内側のフットパターンから延びる
信号パターンの幅よりも大きいことを特徴とするプリン
ト基板。 - 【請求項3】 該外側のフットパターンから延びる信号
パターンの幅は長さ方向に沿って一定であることを特徴
とする請求項2に記載のプリント基板。 - 【請求項4】 該外側のフットパターンから延びる信号
パターンは、該フットパターンと該信号パターンとの接
続位置から所定の距離にある位置までの第1部分と、該
第1部分に接続された第2部分とを有し、該信号パター
ンの第1部分の幅は、該信号パターンの第2部分の幅よ
りも大きいことを特徴とする請求項2に記載のプリント
基板。 - 【請求項5】 前記プリント回路基板は、複数の絶縁層
と、複数の導体層を含み、 前記複数の導体層のうちの最外層の導体層は、前記部品
を取り付けるためのフットパターンを含むことを特徴と
する請求項2に記載のプリント基板。 - 【請求項6】 該複数の絶縁層は、該最外層の導体層の
直下に位置する第1の絶縁層と、該第1の絶縁層の内側
に位置する第2の絶縁層とを含み、該第1の絶縁層は樹
脂材を使用して形成され、該第2の絶縁層はガラスクロ
ス材を使用して形成されていることを特徴とする請求項
5に記載のプリント基板。 - 【請求項7】 プリント基板と、 該プリント基板に搭載された部品とを含む半導体装置で
あって、 該プリント基板は、 部品を取り付けるための複数のフットパターンと、該フ
ットパターンから延びる信号パターンとを有し、該複数
のフットパターンは外側のフットパターンと内側のフッ
トパターンとを含み、該外側のフットパターンから延び
る信号パターンの少なくとも一部分の幅は、内側のフッ
トパターンから延びる信号パターンの幅よりも大きいこ
とを特徴とする半導体装置。 - 【請求項8】 前記部品はBGA部品であることを特徴
とする請求項1乃至6のいずれか1項に記載のプリント
基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11125015A JP2000315843A (ja) | 1999-04-30 | 1999-04-30 | プリント基板及び半導体装置 |
DE69939157T DE69939157D1 (de) | 1999-04-30 | 1999-12-20 | Gedruckte Leiterplatte |
EP99310274A EP1049363B1 (en) | 1999-04-30 | 1999-12-20 | Printed circuit board |
US09/468,295 US6340797B1 (en) | 1999-04-30 | 1999-12-21 | Printed circuit board having signal patterns of varying widths |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11125015A JP2000315843A (ja) | 1999-04-30 | 1999-04-30 | プリント基板及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000315843A true JP2000315843A (ja) | 2000-11-14 |
Family
ID=14899760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11125015A Pending JP2000315843A (ja) | 1999-04-30 | 1999-04-30 | プリント基板及び半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6340797B1 (ja) |
EP (1) | EP1049363B1 (ja) |
JP (1) | JP2000315843A (ja) |
DE (1) | DE69939157D1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007305753A (ja) * | 2006-05-10 | 2007-11-22 | Denso Corp | 半導体装置及びその実装構造 |
JP2010074032A (ja) * | 2008-09-22 | 2010-04-02 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP2010093259A (ja) * | 2008-10-09 | 2010-04-22 | Taiwan Semiconductor Manufacturing Co Ltd | テーパ型形状の再配線に接続される接着パッド |
US8319115B2 (en) | 2008-09-22 | 2012-11-27 | Kyocera Slc Technologies Corporation | Wiring board and manufacturing method thereof |
JP2015015428A (ja) * | 2013-07-08 | 2015-01-22 | 大日本印刷株式会社 | プリント基板及びプリント基板のパターニング方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008016630A (ja) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
CN101916753A (zh) * | 2010-08-04 | 2010-12-15 | 联发软体设计(深圳)有限公司 | 用于多列四方扁平无引脚封装芯片的印刷电路板 |
KR20130071046A (ko) * | 2011-12-20 | 2013-06-28 | 삼성전기주식회사 | Bga 패키지 및 그 제조 방법 |
TW201422073A (zh) * | 2012-11-22 | 2014-06-01 | Hon Hai Prec Ind Co Ltd | 電路板 |
JP6276635B2 (ja) * | 2014-04-14 | 2018-02-07 | 日本電産サンキョー株式会社 | プリント基板およびカードリーダ |
TWI567911B (zh) * | 2015-12-31 | 2017-01-21 | 力成科技股份有限公司 | 具改良佈線結構之球柵陣列封裝結構及其基板 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0268571A (ja) * | 1988-09-02 | 1990-03-08 | Konica Corp | 画像形成装置に於けるプリント基板 |
JP2790310B2 (ja) * | 1989-04-11 | 1998-08-27 | 株式会社日立製作所 | 配線パターンのコンピュータ作画方法 |
JPH0242737A (ja) * | 1989-06-08 | 1990-02-13 | Toshiba Corp | ワイヤボンディングパッド装置 |
JP3067385B2 (ja) * | 1992-05-06 | 2000-07-17 | 富士通株式会社 | 多層印刷配線基板の配線構造 |
JP2525996B2 (ja) * | 1992-05-20 | 1996-08-21 | 日東電工株式会社 | フレキシブルプリント回路板 |
GB2283863A (en) * | 1993-11-16 | 1995-05-17 | Ibm | Direct chip attach module |
WO1998011605A1 (fr) * | 1995-06-19 | 1998-03-19 | Ibiden Co., Ltd. | Carte de circuit permettant le montage de pieces electroniques |
KR100192766B1 (ko) | 1995-07-05 | 1999-06-15 | 황인길 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
JPH09107165A (ja) | 1995-10-13 | 1997-04-22 | Japan Aviation Electron Ind Ltd | Bga部品実装用基板 |
JPH10126029A (ja) * | 1996-10-18 | 1998-05-15 | Toshiba Corp | Bga型部品の実装用配線板および実装回路装置 |
US6064116A (en) * | 1997-06-06 | 2000-05-16 | Micron Technology, Inc. | Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications |
JPH1126919A (ja) * | 1997-06-30 | 1999-01-29 | Fuji Photo Film Co Ltd | プリント配線板 |
-
1999
- 1999-04-30 JP JP11125015A patent/JP2000315843A/ja active Pending
- 1999-12-20 EP EP99310274A patent/EP1049363B1/en not_active Expired - Lifetime
- 1999-12-20 DE DE69939157T patent/DE69939157D1/de not_active Expired - Fee Related
- 1999-12-21 US US09/468,295 patent/US6340797B1/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007305753A (ja) * | 2006-05-10 | 2007-11-22 | Denso Corp | 半導体装置及びその実装構造 |
JP4665827B2 (ja) * | 2006-05-10 | 2011-04-06 | 株式会社デンソー | 半導体装置及びその実装構造 |
JP2010074032A (ja) * | 2008-09-22 | 2010-04-02 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
US8319115B2 (en) | 2008-09-22 | 2012-11-27 | Kyocera Slc Technologies Corporation | Wiring board and manufacturing method thereof |
JP2010093259A (ja) * | 2008-10-09 | 2010-04-22 | Taiwan Semiconductor Manufacturing Co Ltd | テーパ型形状の再配線に接続される接着パッド |
KR101109559B1 (ko) | 2008-10-09 | 2012-01-31 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 경사 프로파일을 갖는 리디스트리뷰션 라인으로의 본드 패드의 연결 |
JP2015015428A (ja) * | 2013-07-08 | 2015-01-22 | 大日本印刷株式会社 | プリント基板及びプリント基板のパターニング方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1049363A2 (en) | 2000-11-02 |
DE69939157D1 (de) | 2008-09-04 |
EP1049363B1 (en) | 2008-07-23 |
US6340797B1 (en) | 2002-01-22 |
EP1049363A3 (en) | 2002-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6448504B1 (en) | Printed circuit board and semiconductor package using the same | |
US5864470A (en) | Flexible circuit board for ball grid array semiconductor package | |
US6562662B2 (en) | Electronic package with bonded structure and method of making | |
US6396707B1 (en) | Ball grid array package | |
US7064435B2 (en) | Semiconductor package with improved ball land structure | |
KR100258263B1 (ko) | 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages) | |
US5835355A (en) | Tape ball grid array package with perforated metal stiffener | |
US6268568B1 (en) | Printed circuit board with oval solder ball lands for BGA semiconductor packages | |
JP4317471B2 (ja) | 最適回路化パターンを有するチップ・キャリヤ | |
US7906835B2 (en) | Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package | |
US20030173666A1 (en) | Semiconductor device | |
US6392291B1 (en) | Semiconductor component having selected terminal contacts with multiple electrical paths | |
JP2000315843A (ja) | プリント基板及び半導体装置 | |
US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
US20020111054A1 (en) | Ball grid array package and its fabricating process | |
US6998715B1 (en) | Grid array electronic component, wire reinforcing method for the same, and method of manufacturing the same | |
JP2001177226A (ja) | プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置 | |
JPH11220055A (ja) | Bga型半導体装置及び該装置に用いるスティフナー | |
JPH09270477A (ja) | セラミック基板 | |
WO2015033509A1 (ja) | プリント配線板およびそれを備えた半導体装置 | |
JP2001127202A (ja) | Bga型半導体装置 | |
JP2000228459A (ja) | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 | |
JPH11102990A (ja) | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 | |
JP2000228584A (ja) | 多層プリント配線基板 | |
JP2000022024A (ja) | 半導体表面実装部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040630 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040723 |