JP6276635B2 - プリント基板およびカードリーダ - Google Patents

プリント基板およびカードリーダ Download PDF

Info

Publication number
JP6276635B2
JP6276635B2 JP2014082869A JP2014082869A JP6276635B2 JP 6276635 B2 JP6276635 B2 JP 6276635B2 JP 2014082869 A JP2014082869 A JP 2014082869A JP 2014082869 A JP2014082869 A JP 2014082869A JP 6276635 B2 JP6276635 B2 JP 6276635B2
Authority
JP
Japan
Prior art keywords
pattern
circuit board
printed circuit
pattern layer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014082869A
Other languages
English (en)
Other versions
JP2015203964A (ja
Inventor
和広 五味
和広 五味
郁郎 栗林
郁郎 栗林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Sankyo Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Priority to JP2014082869A priority Critical patent/JP6276635B2/ja
Priority to PCT/JP2015/061046 priority patent/WO2015159783A1/ja
Priority to CN201580019645.2A priority patent/CN106171050B/zh
Priority to EP15779477.7A priority patent/EP3133906A4/en
Priority to US15/304,232 priority patent/US10360413B2/en
Publication of JP2015203964A publication Critical patent/JP2015203964A/ja
Application granted granted Critical
Publication of JP6276635B2 publication Critical patent/JP6276635B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86Secure or tamper-resistant housings
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/08Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes
    • G06K7/082Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes using inductive or magnetic sensors
    • G06K7/087Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes using inductive or magnetic sensors flux-sensitive, e.g. magnetic, detectors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0275Security details, e.g. tampering prevention or detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09345Power and ground in the same plane; Power planes for two voltages in one plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Storage Device Security (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、板状またはフィルム状に形成されるプリント基板に関する。また、本発明は、このプリント基板を備えるカードリーダに関する。
従来、セキュリティ性が要求される電子部品を収容する安全ケースとして、安全ケースへの不法なアクセスを検知して、電子部品が保持するデータの漏洩を防止することが可能な安全ケースが知られている(たとえば、特許文献1参照)。特許文献1に記載の安全ケースは、平板状の上壁部と、筒状の側壁部と、平板状の下壁部とによって構成されている。上壁部および下壁部は、安全ケースの外側から順番に配置される外壁層と破壊検知層と基板層とによって構成されている。外壁部は、安全ケースの外側に露出する層であり、セキュリティ性が要求されない電子部品が実装される回路基板である。基板層は、セキュリティ性が要求される電子部品が実装される回路基板である。
また、特許文献1に記載の安全ケースでは、上壁部や下壁部を構成する破壊検知層は、絶縁性の基材と、基材の両面に形成される配線パターンとを備えている。配線パターンは、1本線の検知ラインとこの検知ラインを両側から挟むグランドラインとが渦巻き状に巻回された渦巻き状の複数の基本単位によって構成されており、基材の両面の全域を覆っている。この安全ケースでは、上壁部や下壁部が破壊されると、破壊検知層の配線パターンが断線して、配線パターンの断線が検知される。また、この安全ケースでは、配線パターンの断線が検知されたときに所定の処理を実行することで、電子部品が保持するデータの漏洩を防止している。
特開2010−287060号公報
上述のように、特許文献1に記載の安全ケースでは、破壊検知層に形成される配線パターンが、1本線の検知ラインとこの検知ラインを両側から挟むグランドラインとが渦巻き状に巻回された渦巻き状の複数の基本単位によって構成されている。そのため、この安全ケースでは、検知ラインの長さが長くなり、配線パターンのインピーダンスが高くなる。したがって、この安全ケースでは、配線パターンが外部からのノイズの影響を受けやすくなり、外部からのノイズの影響によって、配線パターンの断線が誤検知されるおそれがある。
そこで、本発明の課題は、セキュリティ性が要求されるデータが不正に取得されるのを防止するための破壊検知パターンが形成されたプリント基板において、破壊検知パターンの断線や短絡の誤検知を防止することが可能なプリント基板を提供することにある。また、本発明の課題は、かかるプリント基板を備えるカードリーダを提供することにある。
上記の課題を解決するため、本発明のプリント基板は、板状またはフィルム状に形成されるプリント基板において、プリント基板の厚さ方向の一方を第1方向とし、プリント基板の厚さ方向の他方を第2方向とすると、自身が断線したことおよび/または短絡したことを検知するための破壊検知パターンが形成される破壊検知パターン層と、破壊検知パターン層よりも第1方向側に配置される第1パターン層と、破壊検知パターン層よりも第2方向側に配置される第2パターン層と、第2パターン層よりも第2方向側に配置される信号パターン層とを備え、第1パターン層には、第1方向側から破壊検知パターンを覆うグランドパターンが形成されるか、または、第1方向側から破壊検知パターンを覆うグランドパターンおよび電源パターンが形成され、第2パターン層には、第2方向側から破壊検知パターンを覆うグランドパターンが形成されるか、または、第2方向側から破壊検知パターンを覆うグランドパターンおよび電源パターンが形成されていることを特徴する。
本発明のプリント基板では、信号パターン層よりも第1方向側に破壊検知パターン層が形成されている。そのため、本発明では、セキュリティ性が要求されるデータ信号が信号パターン層で伝達されるとともに、プリント基板の第1方向側の表面が外側に配置されるようにプリント基板が所定の機器に取り付けられていれば、セキュリティ性が要求されるデータ信号を不正に取得するために信号パターン層にアクセスしようとすると、破壊検知パターンが破壊される。また、本発明では、破壊検知パターンの破壊が検知されたときに所定の処理を実行することで、セキュリティ性が要求されるデータが不正に取得されるのを防止することが可能になる。
また、本発明のプリント基板では、第1パターン層に、第1方向側から破壊検知パターンを覆うグランドパターンが形成されるか、または、第1方向側から破壊検知パターンを覆うグランドパターンおよび電源パターンが形成されるとともに、第2パターン層に、第2方向側から破壊検知パターンを覆うグランドパターンが形成されるか、または、第2方向側から破壊検知パターンを覆うグランドパターンおよび電源パターンが形成されている。すなわち、本発明では、破壊検知パターンは、プリント基板の厚さ方向の両側からグランドパターンや電源パターンによってシールドされている。そのため、本発明では、破壊検知パターンのインピーダンスが高くても、破壊検知パターンは、外部からのノイズの影響を受けにくくなる。したがって、本発明では、破壊検知パターンの断線や短絡の誤検知を防止することが可能になる。
また、本発明では、破壊検知パターン層よりも第1方向側に配置される第1パターン層に、第1方向側から破壊検知パターンを覆うグランドパターンが形成されるか、または、第1方向側から破壊検知パターンを覆うグランドパターンおよび電源パターンが形成されている。そのため、本発明では、プリント基板の第1方向側から(すなわち、プリント基板の外側)から破壊検知パターンを見えなくすることが可能になる。したがって、本発明では、プリント基板に破壊検知パターンが形成されていることに犯罪者は気付きにくくなる。
本発明において、プリント基板には、少なくとも信号パターン層を貫通するビアが形成され、第1パターン層は、プリント基板の第1方向側の表面を構成し、全てのビアの第1方向端は、第1パターン層よりも第2方向側に配置されていることが好ましい。このように構成すると、信号パターン層を貫通するビアがプリント基板に形成されていても、犯罪者は、プリント基板の第1方向側からビアに直接アクセスすることができない。したがって、プリント基板の第1方向側の表面が外側に配置されるようにプリント基板が所定の機器に取り付けられていれば、セキュリティ性が要求されるデータが不正に取得されるのを効果的に防止することが可能になる。
本発明において、プリント基板には、プリント基板の第2方向側の表面に実装される電子部品の一部が配置される配置孔が少なくとも信号パターン層を貫通するように形成され、第1パターン層は、プリント基板の前記第1方向側の表面を構成し、全ての配置孔の第1方向端は、第1パターン層よりも第2方向側に配置されていることが好ましい。このように構成すると、電子部品の一部が配置される配置孔がプリント基板に形成されていても、犯罪者は、プリント基板の第1方向側から配置孔に直接アクセスすることができない。したがって、プリント基板の第1方向側の表面が外側に配置されるようにプリント基板が所定の機器に取り付けられていれば、セキュリティ性が要求されるデータが不正に取得されるのを効果的に防止することが可能になる。
本発明において、信号パターン層は、プリント基板の第2方向側の表面を構成し、信号パターン層には、第1の信号パターンと第2の信号パターンと第3の信号パターンとが形成され、第3の信号パターンは、第1の信号パターンと第2の信号パターンとの間を通過するように形成されるとともに、第1の信号パターンおよび第2の信号パターンに対して絶縁されており、第1の信号パターンと第2の信号パターンとは、プリント基板の第2方向側の表面に実装される抵抗器によって電気的に接続されていることが好ましい。このように構成すると、プリント基板に形成されるビアの数を低減することが可能になる。したがって、セキュリティ性が要求されるデータが不正に取得されるのを効果的に防止することが可能になる。
本発明のプリント基板は、プリント基板が取り付けられるカードリーダ本体と、プリント基板を覆うカバー部材とを備えるカードリーダに用いることができる。このカードリーダでは、信号パターン層には、カードリーダ本体がカードから読み取ったデータ信号および/またはカードリーダ本体がカードに記録するデータ信号を伝えるための信号パターンが形成され、プリント基板は、プリント基板の第1方向側の表面がカバー部材側を向き、プリント基板の第2方向側の表面がカードリーダ本体側を向くようにカードリーダ本体に取り付けられている。
このカードリーダでは、カードリーダ本体にプリント基板が取り付けられた状態において、カードリーダ本体がカードから読み取ったデータ信号および/またはカードリーダ本体がカードに記録するデータ信号を不正に取得するために信号パターン層にアクセスしようとすると破壊検知パターンが破壊されるため、破壊検知パターンの破壊が検知されたときに所定の処理を実行することで、セキュリティ性が要求されるデータが不正に取得されるのを防止することが可能になる。また、このカードリーダでは、破壊検知パターンのインピーダンスが高くても、破壊検知パターンは、外部からのノイズの影響を受けにくくなるため、破壊検知パターンの断線や短絡の誤検知を防止することが可能になる。
以上のように、本発明では、破壊検知パターンを用いて、セキュリティ性が要求されるデータが不正に取得されるのを防止することが可能になる。また、本発明では、破壊検知パターンの断線や短絡の誤検知を防止することが可能になる。
本発明の実施の形態にかかるカードリーダの斜視図である。 図1に示すカードリーダからケース体を取り外した状態の分解斜視図である。 図2に示すプリント基板の断面の一部を説明するための断面図である。 図3のE−E方向からプリント基板の側面の一部分を説明するための拡大図である。
以下、図面を参照しながら、本発明の実施の形態を説明する。
(カードリーダの全体構成)
図1は、本発明の実施の形態にかかるカードリーダ1の斜視図である。図2は、図1に示すカードリーダ1からケース体4を取り外した状態の分解斜視図である。なお、図2では、ケース本体12の図示を省略している。
本形態のカードリーダ1は、ユーザが手動でカード2を操作して、カード2に記録されたデータの読取やカード2へのデータの記録を行う装置である。具体的には、カードリーダ1は、カードリーダ1へのカード2の挿入とカードリーダ1からのカード2の抜取りとを手動で行ってデータの読取や記録を行ういわゆるディップ式のカードリーダである。このカードリーダ1は、たとえば、無人またはセルフサービス方式のガソリンスタンドの給油装置等の上位装置に搭載されて使用される。
カードリーダ1は、カードリーダ本体3と、ケース体4とから構成されている。カードリーダ本体3は、カード2に記録された磁気データの読取やカード2への磁気データの記録を行う磁気ヘッド6と、カード2に内蔵されるICチップとデータの通信を行うための複数のIC接点を有するIC接点ブロック(図示省略)とを備えている。カードリーダ本体3には、磁気ヘッド6から引き出されるリード線(図示省略)が接続されるプリント基板7と、IC接点ブロックから引き出されるケーブル(具体的には、フレキシブルプリント基板)が接続されるプリント基板8とが取り付けられている。
ケース体4は、カード2の挿入口10が形成される前面カバー11と、ケース本体12とから構成されている。また、カードリーダ1は、前面カバー11に固定されるとともにケース本体12に収容される本体フレーム13と、前面カバー11と本体フレーム13との間に配置されるシール部材14とを備えている。シール部材14は、ゴム等によって形成されるとともに、環状に形成されている。
本形態では、手動で操作されるカード2は、図1等に示すX方向に移動する。具体的には、X1方向にカード2が挿入され、X2方向にカード2が抜き取られる。また、X方向に直交する図1等のY方向は、カードリーダ1内に挿入されたカード2の厚さ方向であり、X方向とY方向とに直交する図1等のZ方向は、カードリーダ1内に挿入されたカード2の幅方向(短手幅方向)である。以下の説明では、X方向を前後方向、Y方向を左右方向、Z方向を上下方向とする。また、X1方向側を「後(後ろ)」側、X2方向側を「前」側、Y1方向側を「右」側、Y2方向側を「左」側とする。
カード2は、たとえば、厚さが0.7〜0.8mm程度の矩形状の塩化ビニール製のカードである。カード2の一方の面には、磁気データが記録される磁気ストライプが形成されている。また、カード2には、ICチップが内蔵されている。カード2の他方の面には、ICチップの外部接続端子が形成されている。なお、カード2は、厚さが0.18〜0.36mm程度のPET(ポリエチレンテレフタレート)カードや、所定の厚さの紙カード等であっても良い。
本体フレーム13は、磁気ヘッド6が配置されるヘッド配置部16と、挿入口10から挿入されたカード2の後端側が収容される袋状のカード収容部17と、ヘッド配置部16とカード収容部17との間に形成される隔壁部18と、ヘッド配置部16と隔壁部18との間に形成されシール部材14が配置されるシール配置部19と、挿入口10から挿入されたカード2を案内するためのカード案内部20とを備えている。
ヘッド配置部16およびカード案内部20の後端は、シール配置部19の前端に繋がり、シール配置部19の後端は、隔壁部18の前端に繋がり、隔壁部18の後端は、カード収容部17の前端に繋がっている。ヘッド配置部16およびカード案内部20は、シール配置部19から前側に突出するように形成されている。また、ヘッド配置部16とカード案内部20とは、上下方向に間隔をあけた状態で形成されている。カード収容部17には、IC接点ブロックが取り付けられている。カード収容部17の右側面には、プリント基板7が固定され、カード収容部17の左側面には、プリント基板8が固定されている。
前面カバー11は、本体フレーム13の、隔壁部18よりも前側の部分を覆っている。
前面カバー11の後面側には、鍔状に形成される鍔部11aが形成されている。鍔部11aは、上下方向に長い略長方形の枠状に形成されている。ケース本体12は、その前端が開口する略直方体の箱状に形成されている。ケース本体12は、その前端が鍔部11aの後面に当接した状態で前面カバー11に固定されている。ケース本体12の内部には、本体フレーム13の、隔壁部18よりも後ろ側の部分が配置されており、本体フレーム13の、隔壁部18よりも後ろ側の部分を覆っている。
また、ケース本体12は、左右方向に二分割される第1ケース体23と第2ケース体24とから構成されている。第1ケース体23は、ケース本体12の右側部分を構成し、第2ケース体24は、ケース本体12の左側部分を構成している。また、第1ケース体23は、ケース本体12の右側面を構成する右側面部23aと、ケース本体12の上下の側面の一部を構成する上下側面部と、ケース本体12の後面の一部を構成する後側面部とから構成され、第2ケース体24は、ケース本体12の左側面を構成する左側面部と、ケース本体12の上下の側面の一部を構成する上下側面部と、ケース本体12の後面の一部を構成する後側面部とから構成されている。本形態では、左右方向における第1ケース体23の幅は、左右方向における第2ケース体24の幅よりも狭くなっている。
第1ケース体23は、カードリーダ本体3の一部(具体的には、カードリーダ本体3の隔壁部18よりも後ろ側の部分)とプリント基板7とを右側から覆っている。第2ケース体24は、カードリーダ本体3の一部(具体的には、カードリーダ本体3の隔壁部18よりも後ろ側の部分)とプリント基板8とを左側から覆っている。本形態では、第1ケース体23の右側面部23aは、プリント基板7を覆うカバー部材となっている。
プリント基板7、8は、リジッド基板であり、略長方形の平板状に形成されている。プリント基板7、8は、その厚さ方向が左右方向と一致するように、カードリーダ本体3に固定されている。すなわち、本形態では、左右方向(Y方向)は、プリント基板7の厚さ方向である。また、本形態では、右方向(Y1方向)は、プリント基板7の厚さ方向の一方である第1方向であり、左方向(Y2方向)は、プリント基板7の厚さ方向の他方である第2方向である。
プリント基板7は、磁気ヘッド6によってカード2の磁気ストライプから読み取った磁気データの信号(データ信号)や磁気ヘッド6によってカード2の磁気ストライプに記録するデータ信号を伝えるための信号パターン等が形成される信号パターン層34〜36(図3参照)を備えている。プリント基板8は、IC接点によってカード2のICチップから読み取ったデータの信号(データ信号)やIC接点によってカード2のICチップに記録するデータ信号を伝えるための信号パターン等が形成される信号パターン層を備えている。
本形態では、第2ケース体24の内側面に、図示を省略するフレキシブルプリント基板が貼り付けられている。具体的には、第2ケース体24の内側面に沿って、かつ、第2ケース体24の内側面の全体にフレキシブルプリント基板が貼り付けられている。このフレキシブルプリント基板は、自身が断線したことや短絡したことを検知するための破壊検知パターンが形成される破壊検知パターン層を備えている。また、上述のように、第2ケース体24は、プリント基板8を左側から覆っている。
したがって、犯罪者がデータを不正に取得するためにプリント基板8の信号パターン層にアクセスしようとすると、第2ケース体24の内側面に貼り付けられるフレキシブルプリント基板の破壊検知パターンが破壊される。そのため、本形態では、フレキシブルプリント基板の破壊検知パターンの破壊が検知されたときに、プリント基板8に記憶されているデータを消去したりプリント基板8を使用不可な状態にしたりする等の所定の処理を実行することで、プリント基板8からデータが不正に取得されるのを防止することが可能になる。
一方、第1ケース体23の内周面には、フレキシブルプリント基板は貼り付けられていない。本形態では、プリント基板7からデータが不正に取得されるのを防止するために、プリント基板7は、以下で説明するように、自身が断線したことおよび短絡したことを検知するための破壊検知パターンが形成される破壊検知パターン層32を備えている(図3参照)。以下、プリント基板7の具体的な構成を説明する。
(プリント基板の構成)
図3は、図2に示すプリント基板7の断面の一部を説明するための断面図である。図4は、図3のE−E方向からプリント基板7の左側面の一部分を説明するための拡大図である。
プリント基板7は、たとえば、6層基板であり、グランドパターンおよび電源パターンが形成される第1パターン層31と、自身が断線したことや短絡したことを検知するための破壊検知パターンが形成される破壊検知パターン層32と、グランドパターンおよび電源パターンが形成される第2パターン層33と、3個の信号パターン層34〜36とを備えている。第1パターン層31と破壊検知パターン層32と第2パターン層33と信号パターン層34〜36とは、右側から左側に向かってこの順番に配置されている。すなわち、第1パターン層31は、破壊検知パターン層32よりも右側(第1方向側)に配置され、第2パターン層33は、破壊検知パターン層32よりも左側(第2方向側)に配置され、信号パターン層34〜36は、第2パターン層33よりも左側に配置されている。また、第1パターン層31は、プリント基板7の右側面(第1方向の表面)を構成し、信号パターン層36は、プリント基板7の左側面(第2方向の表面)を構成している。
上述のように、プリント基板7は、右側から第1ケース体23に覆われるようにカード収容部17の右側面に固定されており、プリント基板7の右側面が第1ケース体23の右側面部23a側を向き(具体的には、右側面部23aに対向し)、プリント基板7の左側面がカードリーダ本体3側を向いている(具体的には、カード収容部17の右側面に対向している)。プリント基板7では、各層の間に、ガラスエポキシ等の絶縁性材料で形成される基材37が配置されている。また、第1パターン層31の表面(右面)および信号パターン層36の表面(左面)は、絶縁性の被膜によって覆われている。
破壊検知パターン層32に形成される破壊検知パターンは、たとえば、線状に形成される2本の導体パターンが、プリント基板7の外周側から内周側に向かって渦巻き状に巻回されることによって構成されている。破壊検知パターン層32は、破壊検知パターンのみによって構成されている。また、破壊検知パターンは、信号パターン層34〜36のセキュリティ性が要求される回路部分の全体に対応する位置に形成されている。すなわち、破壊検知パターンは、信号パターン層34〜36のセキュリティ性が要求される回路部分を右側から覆うように形成されている。また、本形態では、第2ケース体24の内側面に貼り付けられるフレキシブルプリント基板の破壊検知パターンと、プリント基板7の破壊検知パターンとによって、セキュリティ性が確保された空間が形成されている。なお、破壊検知パターンは、前後左右方向における破壊検知パターン層32の全域に形成されても良い。
この破壊検知パターンは、破壊検知パターンの断線や破壊検知パターンの短絡を検知するための検知回路に接続されている。また、破壊検知パターンは、検知回路を介してバックアップ用の電池に接続されており、カードリーダ1の電源がオフの状態になっているときには、バックアップ用の電池から破壊検知パターンに電力が供給される。カードリーダ1の電源オフ時において、バックアップ用の電池の消費電力を抑制するために、破壊検知パターンのインピーダンスは高くなっている。なお、本形態では、検知回路での検知結果に基づいて、破壊検知パターンの断線と破壊検知パターンの短絡とが検知されるが、検知回路での検知結果に基づいて、破壊検知パターンの断線または破壊検知パターンの短絡のいずれか一方のみが検知されても良い。
第1パターン層31のほぼ全体は、グランドパターンおよび電源パターンのみによって構成されている。すなわち、第1パターン層31では、グランドパターンおよび電源パターンが、前後左右方向における第1パターン層31の略全域に形成されている。本形態では、第1パターン層31において、グランドパターンの面積は、電源パターンの面積よりも大幅に広くなっている。第1パターン層31に形成されるグランドパターンおよび電源パターンは、破壊検知パターン層32に形成される破壊検知パターンを右側から覆っている。具体的には、第1パターン層31に形成されるグランドパターンおよび電源パターンは、破壊検知パターンのほぼ全体を右側から覆っている。また、第1パターン層31には(すなわち、プリント基板7の右側面には)、電源用の電子部品が実装されている。たとえば、第1パターン層31には、破壊検知パターンが接続されるバックアップ用の電池が実装されている。
第2パターン層33のほぼ全体は、グランドパターンおよび電源パターンのみによって構成されている。すなわち、第2パターン層33では、グランドパターンおよび電源パターンが、前後左右方向における第2パターン層33の略全域に形成されている。本形態では、第2パターン層33において、グランドパターンの面積は、電源パターンの面積よりも大幅に広くなっている。第2パターン層33に形成されるグランドパターンおよび電源パターンは、破壊検知パターン層32に形成される破壊検知パターンを左側から覆っている。具体的には、第2パターン層33に形成されるグランドパターンおよび電源パターンは、破壊検知パターンのほぼ全体を左側から覆っている。
プリント基板7には、信号パターン層34〜36の間で信号パターン同士を電気的に接続したり、信号パターン層34〜36の信号パターンと、第2パターン層33のグランドパターンまたは電源パターンとを電気的に接続したりするためのいくつかのビア38が形成されている。ビア38は、たとえば、図3に示すように、信号パターン層34〜36および第2パターン層33を貫通するように、プリント基板7の左側面から右側に向かって形成されている。また、ビア38は、たとえば、信号パターン層35、36を貫通するように形成されたり、信号パターン層34、35を貫通するように形成されたり、信号パターン層34および第2パターン層33を貫通するように形成されている。また、ビア38は、たとえば、信号パターン層34〜36を貫通するように形成されたり、信号パターン層34、35および第2パターン層33を貫通するように形成されている。
プリント基板7に形成される全てのビア38の右端は、第1パターン層31よりも左側に配置されている。本形態では、プリント基板7に形成される全てのビア38の右端は、破壊検知パターン層32よりも左側に配置されている。すなわち、プリント基板7に形成される全てのビア38は、プリント基板7の右側面まで通じていない。なお、本形態では、プリント基板7に形成されるビア38であって、プリント基板7の左側面で開口するビア38は、プリント基板7の左側面に実装される電子部品(図示省略)によって塞がれている。
また、プリント基板7には、プリント基板7の左側面に実装される電子部品40の一部が配置される配置孔41が形成されている。電子部品40は、カード収容部17の右側面にプリント基板7が固定されていることを検知するための接点式のスイッチであり、配置孔41には、スイッチのボスが挿入されている。配置孔41は、たとえば、図3に示すように、信号パターン層36を貫通するように、プリント基板7の左側面から右側に向かって形成されている。すなわち、配置孔41の右端は、第1パターン層31よりも左側に配置されている。すなわち、配置孔41は、プリント基板7の右側面まで通じていない。
なお、本形態では、プリント基板7に複数の電子部品40が実装されている。カードリーダ1において、いくつかの電子部品40は、第2ケース体24に接触して、たとえば、オンの状態となっており、いくつかの電子部品40は、隔壁部18に接触して、たとえば、オンの状態となっている。また、第2ケース体24が取り外されたり、カード収容部17の右側面からプリント基板7が取り外されたりすると、電子部品40は、第2ケース体24や隔壁部18から離れて、たとえば、オフの状態になる。また、第2ケース体24が取り外されたことが検知されると、あるいは、カード収容部17の右側面からプリント基板7が取り外されたことが検知されると、プリント基板7に記憶されているデータを消去したりプリント基板7を使用不可な状態にしたりする等の所定の処理が実行される。
また、信号パターン層36には、たとえば、図4に示すように、信号パターンとして、第1の信号パターン43と、第2の信号パターン44と、第3の信号パターン45とが形成されている。第3の信号パターン45は、第1の信号パターン43と第2の信号パターン44との間を通過するように形成されるとともに、第1の信号パターン43および第2の信号パターン44に対して絶縁されている。第1の信号パターン43と第2の信号パターン44とは、プリント基板7の左側面に実装される抵抗器46によって電気的に接続されている。
(本形態の主な効果)
以上説明したように、本形態のプリント基板7では、第1パターン層31と破壊検知パターン層32と第2パターン層33と信号パターン層34〜36とが右側から左側に向かってこの順番に配置されている。また、本形態では、プリント基板7の右側面が第1ケース体23の右側面部23a側を向き、プリント基板7の左側面がカードリーダ本体3側を向くように、プリント基板7がカードリーダ本体3に取り付けられている。そのため、本形態では、プリント基板7がカードリーダ本体3に取り付けられた状態において、カード2から読み取ったデータ(磁気データ)やカード2に記録するデータを不正に取得すべく信号パターン層34〜36にアクセスしようとすると、破壊検知パターン層32の破壊検知パターンが破壊される。また、本形態では、破壊検知パターンが検知回路に接続されているため、破壊検知パターンが破壊されて、破壊検知パターンが断線したり短絡したりすると、検知回路によって破壊検知パターンが破壊されたことが検知される。したがって、本形態では、破壊検知パターンの破壊が検知されたときに、プリント基板7に記憶されているデータを消去したりプリント基板7を使用不可な状態にしたりする等の所定の処理を実行することで、セキュリティ性が要求されるデータがプリント基板7から不正に取得されるのを防止することが可能になる。
本形態では、破壊検知パターン層32に形成される破壊検知パターンのほぼ全体が、第1パターン層31に形成されるグランドパターンおよび電源パターンによって右側から覆われるとともに、第2パターン層33に形成されるグランドパターンおよび電源パターンによって左側から覆われている。そのため、本形態では、破壊検知パターンのインピーダンスが高くても、破壊検知パターンは、外部からのノイズの影響を受けにくくなる。したがって、本形態では、破壊検知パターンの断線や短絡の誤検知を防止することが可能になる。
本形態では、プリント基板7に形成される全てのビア38および配置孔41は、プリント基板7の右側面まで通じていない。そのため、本形態では、信号パターン層34〜36を貫通するビア38や配置孔41がプリント基板7に形成されていても、プリント基板7がカードリーダ本体3に取り付けられた状態において、ビア38や配置孔41に直接アクセスすることができない。したがって、本形態では、セキュリティ性が要求されるデータがプリント基板7から不正に取得されるのを効果的に防止することが可能になる。
本形態では、第1の信号パターン43と第2の信号パターン44との間を第3の信号パターン45が通過するように形成されていても、第1の信号パターン43と第2の信号パターン44とが、プリント基板7の左側面に実装される抵抗器46によって電気的に接続されている。そのため、本形態では、プリント基板7に形成されるビア38の数を低減することが可能になる。したがって、本形態では、セキュリティ性が要求されるデータがプリント基板7から不正に取得されるのを効果的に防止することが可能になる。
(他の実施の形態)
上述した形態は、本発明の好適な形態の一例ではあるが、これに限定されるものではなく本発明の要旨を変更しない範囲において種々変形実施が可能である。
上述した形態では、第1パターン層31のほぼ全体がグランドパターンおよび電源パターンのみによって構成されている。この他にもたとえば、第1パターン層31のほぼ全体がグランドパターンのみによって構成されても良い。すなわち、第1パターン層31は、グランドパターンのみからなるグランドベタ層であっても良い。この場合には、プリント基板7は、たとえば、第1パターン層31と破壊検知パターン層32との間に配置される電源パターン層を備えていても良い。
同様に、上述した形態では、第2パターン層33のほぼ全体がグランドパターンおよび電源パターンのみによって構成されているが、第2パターン層33のほぼ全体がグランドパターンのみによって構成されても良い。すなわち、第2パターン層33は、グランドパターンのみからなるグランドベタ層であっても良い。この場合には、プリント基板7は、たとえば、電源パターンが形成される電源パターン層を、破壊検知パターン層32よりも左側に備えている。
上述した形態では、プリント基板7は、3個の信号パターン層34〜36を備えている。この他にもたとえば、プリント基板7が備える信号パターン層は、1個または2個であっても良いし、4個以上であっても良い。また、上述した形態では、プリント基板7に1個の配置孔41が形成されているが、プリント基板7に形成される配置孔41は2個以上であっても良い。また、上述した形態では、プリント基板7は、板状に形成されるリジッド基板であるが、プリント基板7は、フィルム状に形成されるフレキシブルプリント基板であっても良い。
上述した形態では、プリント基板7に形成される全てのビア38がプリント基板7の右側面まで通じていないが、プリント基板7の右側面まで通じるビア38がプリント基板7に形成されても良い。また、上述した形態では、配置孔41は、プリント基板7の右側面まで通じていないが、配置孔41は、プリント基板7の右側面まで通じるように形成されても良い。また、上述した形態では、第1の信号パターン43と第2の信号パターン44とが抵抗器46によって電気的に接続されているが、第1の信号パターン43と第2の信号パターン44とがビアによって電気的に接続されても良い。
上述した形態では、カードリーダ1は、手動式のカードリーダであるが、カードリーダ1は、カード2を自動で搬送するカード搬送機構を有するカード搬送式のカードリーダであっても良い。また、上述した形態では、プリント基板7は、カードリーダ1のカードリーダ本体3に取り付けられているが、プリント基板7は、カードリーダ本体3以外の機器に取り付けられても良い。
1 カードリーダ
2 カード
3 カードリーダ本体
7 プリント基板
23a 右側面部(カバー部材)
31 第1パターン層
32 破壊検知パターン層
33 第2パターン層
34〜36 信号パターン層
38 ビア
40 電子部品
41 配置孔
43 第1の信号パターン
44 第2の信号パターン
45 第3の信号パターン
46 抵抗器
Y カードの厚さ方向
Y1 第1方向
Y2 第2方向

Claims (5)

  1. 板状またはフィルム状に形成されるプリント基板において、
    前記プリント基板の厚さ方向の一方を第1方向とし、前記プリント基板の厚さ方向の他方を第2方向とすると、
    自身が断線したことおよび/または短絡したことを検知するための破壊検知パターンが形成される破壊検知パターン層と、前記破壊検知パターン層よりも前記第1方向側に配置される第1パターン層と、前記破壊検知パターン層よりも前記第2方向側に配置される第2パターン層と、前記第2パターン層よりも前記第2方向側に配置される信号パターン層とを備え、
    前記第1パターン層には、前記第1方向側から前記破壊検知パターンを覆うグランドパターンが形成されるか、または、前記第1方向側から前記破壊検知パターンを覆うグランドパターンおよび電源パターンが形成され、
    前記第2パターン層には、前記第2方向側から前記破壊検知パターンを覆うグランドパターンが形成されるか、または、前記第2方向側から前記破壊検知パターンを覆うグランドパターンおよび電源パターンが形成されていることを特徴するプリント基板。
  2. 前記プリント基板には、少なくとも前記信号パターン層を貫通するビアが形成され、
    前記第1パターン層は、前記プリント基板の前記第1方向側の表面を構成し、
    全ての前記ビアの前記第1方向端は、前記第1パターン層よりも前記第2方向側に配置されていることを特徴とする請求項1記載のプリント基板。
  3. 前記プリント基板には、前記プリント基板の前記第2方向側の表面に実装される電子部品の一部が配置される配置孔が少なくとも前記信号パターン層を貫通するように形成され、
    前記第1パターン層は、前記プリント基板の前記第1方向側の表面を構成し、
    全ての前記配置孔の前記第1方向端は、前記第1パターン層よりも前記第2方向側に配置されていることを特徴とする請求項1または2記載のプリント基板。
  4. 前記信号パターン層は、前記プリント基板の前記第2方向側の表面を構成し、
    前記信号パターン層には、第1の信号パターンと第2の信号パターンと第3の信号パターンとが形成され、
    前記第3の信号パターンは、前記第1の信号パターンと前記第2の信号パターンとの間を通過するように形成されるとともに、前記第1の信号パターンおよび前記第2の信号パターンに対して絶縁されており、
    前記第1の信号パターンと前記第2の信号パターンとは、前記プリント基板の前記第2方向側の表面に実装される抵抗器によって電気的に接続されていることを特徴とする請求項1から3のいずれかに記載のプリント基板。
  5. 請求項1から4のいずれかに記載のプリント基板と、前記プリント基板が取り付けられるカードリーダ本体と、前記プリント基板を覆うカバー部材とを備え、
    前記信号パターン層には、前記カードリーダ本体がカードから読み取ったデータ信号および/または前記カードリーダ本体が前記カードに記録するデータ信号を伝えるための信号パターンが形成され、
    前記プリント基板は、前記プリント基板の前記第1方向側の表面が前記カバー部材側を向き、前記プリント基板の前記第2方向側の表面が前記カードリーダ本体側を向くように前記カードリーダ本体に取り付けられていることを特徴とするカードリーダ。
JP2014082869A 2014-04-14 2014-04-14 プリント基板およびカードリーダ Active JP6276635B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014082869A JP6276635B2 (ja) 2014-04-14 2014-04-14 プリント基板およびカードリーダ
PCT/JP2015/061046 WO2015159783A1 (ja) 2014-04-14 2015-04-09 プリント基板およびカードリーダ
CN201580019645.2A CN106171050B (zh) 2014-04-14 2015-04-09 印刷基板以及读卡器
EP15779477.7A EP3133906A4 (en) 2014-04-14 2015-04-09 Printed circuit board and card reader
US15/304,232 US10360413B2 (en) 2014-04-14 2015-04-09 Printed circuit board and card reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014082869A JP6276635B2 (ja) 2014-04-14 2014-04-14 プリント基板およびカードリーダ

Publications (2)

Publication Number Publication Date
JP2015203964A JP2015203964A (ja) 2015-11-16
JP6276635B2 true JP6276635B2 (ja) 2018-02-07

Family

ID=54323993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014082869A Active JP6276635B2 (ja) 2014-04-14 2014-04-14 プリント基板およびカードリーダ

Country Status (5)

Country Link
US (1) US10360413B2 (ja)
EP (1) EP3133906A4 (ja)
JP (1) JP6276635B2 (ja)
CN (1) CN106171050B (ja)
WO (1) WO2015159783A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6295190B2 (ja) * 2014-12-08 2018-03-14 日本電産サンキョー株式会社 カードリーダ
JP6913494B2 (ja) * 2017-03-30 2021-08-04 日本電産サンキョー株式会社 フレキシブルプリント基板およびカードリーダ
JP2023060660A (ja) * 2021-10-18 2023-04-28 ニデックインスツルメンツ株式会社 カード処理装置及び被覆部材

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
JP2000315843A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd プリント基板及び半導体装置
JP2001244414A (ja) * 2000-02-29 2001-09-07 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
US6515222B2 (en) * 2001-02-05 2003-02-04 Motorola, Inc. Printed circuit board arrangement
US6853093B2 (en) * 2002-12-20 2005-02-08 Lipman Electronic Engineering Ltd. Anti-tampering enclosure for electronic circuitry
JP4528593B2 (ja) * 2003-10-09 2010-08-18 パナソニック株式会社 回路基板
GB0404922D0 (en) * 2004-03-04 2004-04-07 Dione Plc Secure card reader
JP2005267031A (ja) * 2004-03-17 2005-09-29 Matsushita Electric Ind Co Ltd カードリーダおよび決済端末および決済処理システム
US8074082B2 (en) * 2004-10-08 2011-12-06 Aprolase Development Co., Llc Anti-tamper module
US20090109024A1 (en) * 2005-06-30 2009-04-30 Karl Weidner Hardware Protection System For Deep-Drawn Printed Circuit Boards, As Half-Shells
DE102006039136A1 (de) * 2005-09-13 2007-03-15 Amphenol-Tuchel Electronics Gmbh Manipulations- und Durchbohrschutz für Smart Card Reader
US7784691B2 (en) * 2006-12-08 2010-08-31 Verifone Inc. Security functionality for magnetic card readers and point of sales devices
US7497378B2 (en) * 2006-12-08 2009-03-03 Verifone, Inc. Anti-tampering protection for magnetic stripe reader
DE202007001626U1 (de) * 2007-02-06 2007-04-19 Ddm Hopt + Schuler Gmbh & Co. Kg Kartenleser mit Manipulationserkennung
GB2452732A (en) * 2007-09-12 2009-03-18 Seiko Epson Corp Smart-card chip with organic conductive surface layer for detecting invasive attack
FR2923979B1 (fr) * 2007-11-15 2009-12-04 Sagem Monetel Dispositif de protection des broches d'un composant electronique
US20100123469A1 (en) * 2008-11-19 2010-05-20 Edward Craig Hyatt System and method for protecting circuit boards
JP5378076B2 (ja) 2009-06-11 2013-12-25 東プレ株式会社 データの安全ケース
WO2011046769A1 (en) * 2009-10-14 2011-04-21 Lockheed Martin Corporation Protective circuit board cover
JP2011086034A (ja) * 2009-10-14 2011-04-28 Toshiba Tec Corp 電子回路基板の製造方法および情報入力装置
FR2964772A1 (fr) * 2010-09-15 2012-03-16 Ingenico Sa Dispositif de protection d'un circuit imprime electronique.
JP5801073B2 (ja) * 2011-03-24 2015-10-28 日本電産サンキョー株式会社 フレキシブルケーブルおよび媒体処理装置
FR2973982B1 (fr) * 2011-04-08 2014-05-02 Compagnie Ind Et Financiere Dingenierie Ingenico Circuit imprime flexrigide securise.
GB2504480A (en) * 2012-07-27 2014-02-05 Johnson Electric Sa Multilayer Security Wrap Film for Protecting Electronic Device.
GB2504478A (en) * 2012-07-27 2014-02-05 Johnson Electric Sa Security Wrap Film for Protecting Electronic Device
GB2504479A (en) * 2012-07-27 2014-02-05 Johnson Electric Sa Security wrap comprising conductor pattern to protect electronic device.
WO2014055064A1 (en) * 2012-10-02 2014-04-10 Hewlett-Packard Development Company, L.P. Security shield assembly

Also Published As

Publication number Publication date
EP3133906A4 (en) 2017-12-06
JP2015203964A (ja) 2015-11-16
US10360413B2 (en) 2019-07-23
EP3133906A1 (en) 2017-02-22
CN106171050A (zh) 2016-11-30
US20170132436A1 (en) 2017-05-11
CN106171050B (zh) 2019-11-01
WO2015159783A1 (ja) 2015-10-22

Similar Documents

Publication Publication Date Title
US8593824B2 (en) Tamper secure circuitry especially for point of sale terminal
WO2013162843A1 (en) Tamper respondent covering
JP5801073B2 (ja) フレキシブルケーブルおよび媒体処理装置
JP6276635B2 (ja) プリント基板およびカードリーダ
JP6274970B2 (ja) プリント基板およびカードリーダ
US10489618B2 (en) Card reader
US10201078B2 (en) Flexible printed circuit board and card reader
JP2011040140A (ja) 磁気ヘッドおよびこの磁気ヘッドを備えるカードリーダ
JP5690226B2 (ja) カードリーダ
WO2016093107A1 (ja) カードリーダ
JP6902978B2 (ja) カードリーダ
JP6840010B2 (ja) カードリーダ
JP6446338B2 (ja) カードリーダ
JP6873783B2 (ja) カードリーダ
JP7137423B2 (ja) カードリーダ
JP2019149214A (ja) 磁気ヘッドユニットおよびカードリーダ
US11950359B2 (en) Card reader
JP2016122377A (ja) カードリーダ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180112

R150 Certificate of patent or registration of utility model

Ref document number: 6276635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150