JP2011086034A - 電子回路基板の製造方法および情報入力装置 - Google Patents
電子回路基板の製造方法および情報入力装置 Download PDFInfo
- Publication number
- JP2011086034A JP2011086034A JP2009237056A JP2009237056A JP2011086034A JP 2011086034 A JP2011086034 A JP 2011086034A JP 2009237056 A JP2009237056 A JP 2009237056A JP 2009237056 A JP2009237056 A JP 2009237056A JP 2011086034 A JP2011086034 A JP 2011086034A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit board
- manufacturing
- wiring pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】情報入力装置の不正工作防止機能を向上することができる電子回路基板の製造方法および情報入力装置を提供する。
【解決手段】情報入力装置に対する不正工作を検出するためのタンパメッシュT1、T2を備えた電子回路を製造する際に、複数の異なる配線パターンを有するタンパメッシュT1、T2を製造し、電子回路基板ごとにタンパメッシュT1、T2の配線パターンを変えて組み込むことにより、1台の情報入力装置について配線パターンが解析されても、その他の情報入力装置では異なる配線パターンのタンパメッシュT1、T2を用いているため、情報入力装置に対する不正工作を困難にすることができる。
【選択図】図3
【解決手段】情報入力装置に対する不正工作を検出するためのタンパメッシュT1、T2を備えた電子回路を製造する際に、複数の異なる配線パターンを有するタンパメッシュT1、T2を製造し、電子回路基板ごとにタンパメッシュT1、T2の配線パターンを変えて組み込むことにより、1台の情報入力装置について配線パターンが解析されても、その他の情報入力装置では異なる配線パターンのタンパメッシュT1、T2を用いているため、情報入力装置に対する不正工作を困難にすることができる。
【選択図】図3
Description
本発明は、電子回路基板の製造方法および情報入力装置に関する。
従来、クレジットカードやキャッシュカード等を用いた決済では、クレジットカード取扱店のCAT端末(Credit Authorization Terminal:加盟店信用照会端末)やピンパッド等の情報入力装置に細工をすること(タンパ)で、暗証番号や暗号鍵等の機密情報を不正に読み出して悪用する犯罪行為が問題となっている。
そこで、例えば、特許文献1では、決済端末の本体ケースに配線を張り巡らすことで、情報入力装置にドリルなどで穴が開けられた場合に配線が断線して不正工作(タンパ)を検出する技術が開示されている。
しかしながら、特許文献1で開示されている技術では、全ての情報入力装置で同様の配線パターンが用いられるため、ハッカーが同じ型の情報入力装置を検証して配線パターンを調べてしまえば、配線を断線せずに本体に工作することが可能となってしまい、不正工作を検出できない場合が生じるという問題がある。
本発明は、上記に鑑みてなされたものであって、電子回路基板の不正工作防止機能(耐タンパ性)を向上することができる電子回路基板の製造方法および情報入力装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明の電子回路基板の製造方法は、セキュリティの必要な情報を記憶する基板の上下両側に配置された配線パターンと、前記配線パターンの配線が断線または短絡したことを検出する監視回路と、を備える電子回路基板の製造方法であって、複数の異なる前記配線パターンを製造する配線パターン製造工程と、前記電子回路基板ごとに前記異なる配線パターンを組み込む配線パターン配置工程と、を含むことを特徴とする。
また、本発明の情報入力装置は、請求項1ないし5のいずれか1つに記載の製造方法によって製造した電子回路基板を備えたことを特徴とする。
本発明によれば、電子回路基板ごとに異なる配線パターンを組み込むため、配線パターンが解析されにくくなり、その電子回路基板の不正工作防止機能(耐タンパ性)を向上することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる電子回路基板の製造方法および情報処理装置の最良な実施の形態を詳細に説明する。本発明にかかる情報入力装置は、クレジットカードやキャッシュカード決済用のCAT端末やピンパッド等の情報入力装置として用いられるものである。また、本発明にかかる電子回路基板は、本発明にかかる情報入力装置に組み込まれて用いられるものである。
(第1の実施の形態)
図1は、第1の実施の形態にかかる電子回路基板の概略断面図である。本実施の形態の電子回路基板は、図1に示すように多層構造からなり、セキュリティの必要な機密情報を伝送する信号ラインL1+(電源側)、L1−(グラウンド側)や機密情報を記憶するメモリ等を配置した基板L1が多層構造の中心層として配置され、この基板L1の上側と下側にはそれぞれ、電子回路基板に対する不正工作(タンパ)を検出するための配線(配線パターン)を張り巡らせた一対のタンパメッシュT1、T2(図3参照)が基板L1を挟むように備えられている。そして、各タンパメッシュT1、T2の外側には、その配線パターンが外部から分からないようにするためのシールドグラウンドSG1、SG2を備えており、これらが本体ケース2内に収納されている。また、各タンパメッシュT1、T2はそれぞれ、プラス側の配線T1(+)、T2(+)と、シールドグラウンドSG1、SG2と接続されたマイナス側の配線T1(−)、T2(−)からなっている。
図1は、第1の実施の形態にかかる電子回路基板の概略断面図である。本実施の形態の電子回路基板は、図1に示すように多層構造からなり、セキュリティの必要な機密情報を伝送する信号ラインL1+(電源側)、L1−(グラウンド側)や機密情報を記憶するメモリ等を配置した基板L1が多層構造の中心層として配置され、この基板L1の上側と下側にはそれぞれ、電子回路基板に対する不正工作(タンパ)を検出するための配線(配線パターン)を張り巡らせた一対のタンパメッシュT1、T2(図3参照)が基板L1を挟むように備えられている。そして、各タンパメッシュT1、T2の外側には、その配線パターンが外部から分からないようにするためのシールドグラウンドSG1、SG2を備えており、これらが本体ケース2内に収納されている。また、各タンパメッシュT1、T2はそれぞれ、プラス側の配線T1(+)、T2(+)と、シールドグラウンドSG1、SG2と接続されたマイナス側の配線T1(−)、T2(−)からなっている。
図2は、タンパ検出回路の電子回路図である。図2に示すように、配線T1(+)、T2(+)は互いに接続され、さらに、不正工作を検出するセキュア監視回路3に接続されている。また、配線T1(−)、T2(−)も互いに接続され、さらに、セキュア監視回路3に接続されている。
そして、外部からドリル等で穴を開ける等の不正工作があった場合には、タンパメッシュT1またはT2の配線の一部が断線或いは短絡して、セキュア監視回路3がこれを検出することにより、メモリ内の機密情報や信号ラインL1(+)の配線を破壊するなどして、機密情報の漏洩を防止する。
次に、タンパメッシュT1、T2の配線パターンについて説明する。図3は、タンパメッシュT1またはT2の配線パターンの例を示す平面図である。本実施の形態において、上下のタンパメッシュT1およびT2の配線パターンは同一の配線パターンであるので、以下ではタンパメッシュT1について説明する。図示するように、タンパメッシュT1は、電子回路基板の面積全体を覆うように2本の配線T1(+)、T1(−)を略等間隔に引き回してあり、T1(+)には任意の電圧が印加され、T1(−)にはグラウンドが接続される。そして、ドリルなどにより不正工作された場合には、タンパメッシュT1の配線パターンの一部が断線または短絡して、上述したセキュア監視回路3により不正工作があったことが検出される。
従来、この配線パターンは1種類の電子回路基板に対して1種類のみ製造されて情報入力装置に組み込まれるため、一度ハッカーによって配線パターンが解析されてしまうと、この配線に接触しないように不正工作をされてしまうという危険性があった。これに対して、本実施の形態にかかる電子回路基板の製造方法では、このタンパメッシュT1(T2)の配線パターン(配線の引き回し)を電子回路基板ごとに変えることを特徴とする。即ち、配線パターン製造工程において、複数の異なる配線パターンを製造して、配線パターン組込工程において、電子回路基板ごとに異なる配線パターンのタンパメッシュT1(T2)を組み込む。これにより、ハッカーが1台の情報入力装置について内部構造を解析して、仮に1つのパターンを知り得たとしても、電子回路基板ごと即ち装置ごとに配線パターンが異なるため、配線パターンの解析が難しくなり、耐タンパ性を向上させることができる。
尚、タンパメッシュT1(T2)において配線パターンを変えた場合でも、図3に示すように、各配線T1(+)、T1(−)の先端と後端の配置は全てのタンパメッシュT1(T2)で同じ位置とする。これにより、各配線T1(+)、T1(−)をそれぞれ電源およびグラウンドに接続する場合に、その他の層の回路における端子の位置を変更しなくても済み、異なる配線パターンのタンパメッシュであっても、簡単に電子回路基板に組み込むことが可能となる。
上述のように、第1の実施の形態によれば、電子回路基板ごとに異なる配線パターンのタンパメッシュT1、T2を組み込むため、配線パターンが解析されにくくなり、電子回路基板および電子回路基板を組み込んだ情報入力装置の不正工作防止機能を向上することができるという効果を奏する。
(第2の実施の形態)
第1の実施の形態では、配線パターン組込工程において電子回路基板ごとに異なる配線パターンを組み込んだが、第2の実施の形態では、さらに、上下のメッシュタンパT1、T2に対して、基板L1の両側でそれぞれ異なる配線パターンを組み込んで電子回路基板を製造する。
第1の実施の形態では、配線パターン組込工程において電子回路基板ごとに異なる配線パターンを組み込んだが、第2の実施の形態では、さらに、上下のメッシュタンパT1、T2に対して、基板L1の両側でそれぞれ異なる配線パターンを組み込んで電子回路基板を製造する。
即ち、図3を参照すると、例えば上側のメッシュタンパT1にはパターンAを配置し、一方で、下側のメッシュタンパT2にはパターンBを配置する。そして、別の電子回路基板に対しては、上側のメッシュタンパT1にはパターンCを配置し、下側のメッシュタンパT2にはパターンDを配置する。
即ち、配線パターンをm種類製造する場合、上下のメッシュタンパT1、T2にそれぞれm種類の配線パターンを配置することができるので、配線パターンの組み合わせ数はmの二乗となる。従って、電子回路基板ごと、かつ上下のメッシュタンパT1、T2で異なる配線パターンを組み込んで電子回路基板を製造すると配線パターンの解析をさらに難しくすることができ、耐タンパ性をさらに向上することができる。
尚、上述のように異なる配線パターンのメッシュタンパT1、T2を製造する場合には、配線パターン製造工程において、1枚のパターニング用基板上に異なる複数の配線パターンを配置してパターニングする方法が挙げられる。
即ち、配線パターン製造工程において、例えば4枚のメッシュタンパを1枚のパターニング用基板4上で作製する場合、図4に示すように、異なる種類の配線パターン(パターンA、B、C、D)を4つの領域にランダムに配置してパターニングするようにすれば、1枚の基板上に4種類の配線パターンを作製することができる。従って、このパターニング用基板4を各領域ごとに切断して4枚のメッシュタンパとし、配線パターン組込工程において、そのうちの2枚を1つの電子回路基板に組み込むようにすれば、複数種類の配線パターンを簡単に、かつ各電子回路基板に対してランダムに組み込むことができるという効果を奏する。
T1、T2 タンパメッシュ
T1(+)、T1(−)、T2(+)、T2(−) 配線
L1(+)、L1(−) 信号ライン
L1 基板
SG1、SG2 シールドグラウンド
2 本体ケース
3 セキュア監視回路
4 パターニング用基板
T1(+)、T1(−)、T2(+)、T2(−) 配線
L1(+)、L1(−) 信号ライン
L1 基板
SG1、SG2 シールドグラウンド
2 本体ケース
3 セキュア監視回路
4 パターニング用基板
Claims (6)
- セキュリティの必要な機密情報を伝送または記憶する基板を挟んで配置された一対の配線パターンと、
前記配線パターンの配線が断線または短絡したことを検出する監視回路と、
を備える電子回路基板の製造方法であって、
複数の異なる前記配線パターンを製造する配線パターン製造工程と、
前記電子回路基板ごとに前記異なる配線パターンを組み込む配線パターン組込工程と、
を含むことを特徴とする電子回路基板の製造方法。 - 前記配線パターン組込工程は、さらに、前記基板を挟んで配置する一対の配線パターンをそれぞれ異ならせることを特徴とする請求項1に記載の電子回路基板の製造方法。
- 前記配線パターン製造工程は、1枚のパターニング用基板上の複数の領域に、前記異なる配線パターンを無作為に組み合わせてパターニングした後、前記領域ごとに切断し、
前記配線パターン組込工程は、切断された前記領域を前記電子回路基板に組み込む、
ことを特徴とする請求項1または2に記載の電子回路基板の製造方法。 - 前記配線パターン製造工程において前記領域は4つ設けられ、4種類の前記異なる配線パターンが各領域にパターニングされた後、前記基板は領域ごとに4枚に切断されることを特徴とする請求項3に記載の電子回路基板の製造方法。
- 前記配線パターン製造工程は、前記配線パターンの前記配線の先端および後端の配置を前記全ての前記配線パターンで同じ位置とすることを特徴とする、請求項1ないし4のいずれか1つに記載の電子回路基板の製造方法。
- 請求項1ないし5のいずれか1つに記載の製造方法によって製造した電子回路基板を備えたことを特徴とする情報入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009237056A JP2011086034A (ja) | 2009-10-14 | 2009-10-14 | 電子回路基板の製造方法および情報入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009237056A JP2011086034A (ja) | 2009-10-14 | 2009-10-14 | 電子回路基板の製造方法および情報入力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011086034A true JP2011086034A (ja) | 2011-04-28 |
Family
ID=44078943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009237056A Pending JP2011086034A (ja) | 2009-10-14 | 2009-10-14 | 電子回路基板の製造方法および情報入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011086034A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012532391A (ja) * | 2009-07-07 | 2012-12-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 暗号化キー及びコードを保護するための多層セキュリティ保護構造体及びその方法 |
GB2504479A (en) * | 2012-07-27 | 2014-02-05 | Johnson Electric Sa | Security wrap comprising conductor pattern to protect electronic device. |
JP2015203964A (ja) * | 2014-04-14 | 2015-11-16 | 日本電産サンキョー株式会社 | プリント基板およびカードリーダ |
JP6462923B1 (ja) * | 2018-02-27 | 2019-01-30 | Necプラットフォームズ株式会社 | 情報保護装置及び電子機器 |
-
2009
- 2009-10-14 JP JP2009237056A patent/JP2011086034A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012532391A (ja) * | 2009-07-07 | 2012-12-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 暗号化キー及びコードを保護するための多層セキュリティ保護構造体及びその方法 |
US8938627B2 (en) | 2009-07-07 | 2015-01-20 | International Business Machines Corporation | Multilayer securing structure and method thereof for the protection of cryptographic keys and code |
GB2504479A (en) * | 2012-07-27 | 2014-02-05 | Johnson Electric Sa | Security wrap comprising conductor pattern to protect electronic device. |
US9224280B2 (en) | 2012-07-27 | 2015-12-29 | Johnson Electric S.A. | Security wrap |
JP2015203964A (ja) * | 2014-04-14 | 2015-11-16 | 日本電産サンキョー株式会社 | プリント基板およびカードリーダ |
JP6462923B1 (ja) * | 2018-02-27 | 2019-01-30 | Necプラットフォームズ株式会社 | 情報保護装置及び電子機器 |
JP2019149679A (ja) * | 2018-02-27 | 2019-09-05 | Necプラットフォームズ株式会社 | 情報保護装置及び電子機器 |
US11423188B2 (en) | 2018-02-27 | 2022-08-23 | Nec Platforms, Ltd. | Information protection device and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7898413B2 (en) | Anti-tamper protected enclosure | |
JP5647681B2 (ja) | 多層のセキュリティ保護された構造体 | |
TWI595382B (zh) | 安全保護裝置、以及形成和安裝該裝置的方法 | |
KR101185371B1 (ko) | 메쉬 그리드 보호 시스템 및 방법 | |
RU2232420C2 (ru) | Схема защиты для интегральной схемы | |
US7547973B2 (en) | Tamper-resistant semiconductor device | |
TW201319859A (zh) | 安全罩 | |
JP2011086034A (ja) | 電子回路基板の製造方法および情報入力装置 | |
JP4740327B2 (ja) | 外部からの不正操作に対するセンシティブな電子装置データモジュールのハードウェア保護装置のためのセンサ | |
US20130298252A1 (en) | System for mechanical and electronic protection of safe equipment | |
WO2011155114A1 (ja) | 保護回路と半導体装置及び電子機器 | |
JP5455250B2 (ja) | 情報処理装置 | |
JP5062705B1 (ja) | フレキシブルプリントケーブルおよび情報処理装置 | |
CN107787499A (zh) | 以防物理更改和/或电更改的集成电路芯片保护 | |
KR101402827B1 (ko) | 핀패드 및 그 보안방법 | |
EP2780938B1 (en) | Active shield with electrically configurable interconnections | |
CN104883809B (zh) | 一种pcb板安全线路的保护方法 | |
US9892966B1 (en) | Metal only post-mask ECO for integrated circuit | |
JP2007035729A (ja) | 半導体集積回路装置 | |
KR20080033418A (ko) | 데이터 보호를 위한 보안 방법 | |
Iyengar et al. | Hardware trojans and piracy of PCBs | |
TWI598766B (zh) | 防竄改系統及其防竄改電路 | |
EP3166139B1 (en) | Integrated circuit and method of making an integrated circuit | |
JP2005136391A (ja) | 回路基板、回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体 | |
US20100026337A1 (en) | Interdependent Microchip Functionality for Defeating Exploitation Attempts |