JP5455250B2

JP5455250B2 - 情報処理装置

Info

Publication number: JP5455250B2
Application number: JP2011136647A
Authority: JP
Inventors: 和則村上
Original assignee: Toshiba TEC Corp
Current assignee: Toshiba TEC Corp
Priority date: 2011-06-20
Filing date: 2011-06-20
Publication date: 2014-03-26
Anticipated expiration: 2031-06-20
Also published as: JP2013003979A

Description

本発明の実施形態は、例えば、決済機器、決済用PIN−PADとして適用される情報処理装置に関する。

この種の情報処理装置は、例えば、クレジットカードやキッシュカードなどから情報を読み取って決済処理を行うものである。

この情報処理装置は、装置本体を分解等することにより不正にカード情報等を取得する不正行為を行うハッカーからのアタック（以下、タンパという）を検出するためのタンパ検出機構を備えている。

このタンパ検出機構としては、情報処理装置の装置本体の開閉を検知するメカニカルなタンパスイッチ（タンパSW）が知られている。ハッカーが装置本体を開けることで、タンパSW部の導通が遮断され、タンパの検出が行われる。

通常、装置本体側に突起部が設けられ、この突起部によりプリント回路基板（以下、PCBという）上の導通パターン部を押圧して接触させている。ハッカーが装置本体を開放すると、導通パターン部と突起部との接触が解除され、導通パターン部が非導通状態となってタンパが検出される。

しかしながら、従来においては、装置本体が開放されると、装置本体内のPCBが露出され、PCB上の電子部品にプローブ等があてがわれて信号が解析されてしまう虞があった。

特開２００３−３３７７５３号公報

解決しようとする課題は、装置本体が開放されて内部のPCBが露出されても、PCB上の電子部品の信号が解析されないようにした情報処理装置を提供することにある。

上記課題を解決するため、実施形態は、装置本体と、この装置本体内に離間対向する状態で配置された第１及び第２の回路基板と、これら第１及び第２の回路基板の対向面にそれぞれ配設された電子部品と、前記第１及び第２の回路基板の外周部を囲む遮蔽部材と、この遮蔽部材の内面側に設けられた検知用ラインと、この検知用ラインが損傷されるのに基づいてタンパを検出するタンパ検出手段とを具備し、前記装置本体は開閉可能に構成され、この装置本体にその開閉を検知する検知部を備え、前記検知用ラインは、前記検知部の信号ラインを流用する。

第１の実施形態である決済端末装置を示す側断面図。図１の決済端末装置内に設けられるメイン基板とサブ基板を示す斜視図。図１の決済端末装置の制御回路を示すブロック図。図２のメイン基板とサブ基板の外周部を囲む遮蔽板を示す斜視図。図４の遮蔽板を示す平面図。図４の遮蔽板の内面側に配置される信号ラインを示す正面図。図４の遮蔽板の内面側に配置される信号ラインを示す正面図。図２のメイン基板とサブ基板と遮蔽板を分解して示す斜視図。第２の実施の形態である信号ラインの配置構造を示す斜視図。図９の信号ラインの配置構造を示す正面図。

以下、実施の形態について、図面を参照して説明する。

（第１の実施形態）
図１は、第１の実施の形態である情報処理装置としての決済端末装置を示す側断面図である。

図１中１は装置本体で、この装置本体１は底板１ａと、この底板１ａ上に開閉可能に設けられるケーシング１ｂとによって構成されている。装置本体１内には、図２にも示すように、第１の回路基板としてのメイン基板２と、第２の回路基板としてのサブ基板３とが離間対向する状態で配設されている。

図３は、上記決済端末装置の制御回路を示すブロック図である。

メイン基板２の下面側にはＣＰＵ４が設けられ、このＣＰＵ４にはバスラインと各種制御回路を介してキーボード５、ディスプレイ６が接続されている。また、前記ＣＰＵ４にはバスラインを介してＲＯＭ８、ＲＡＭ９、ドライバ１０が接続されている。また、前記ＣＰＵ４にはＩＣカードコントローラ１２を介してＩＣカードコネクタ１３が接続されている。さらに、前記ＣＰＵ４にはケーシング１ｂの開放を検出するオープン検出回路１４が接続されている。

一方、サブ基板３の上面側には、コネクタ１６、バッテリ１７及び後述する検知用ライン２５の切断を検出するタンパ検出手段としての検出回路１９が配設されている。前記コネクタ１６は上記したドライバ１０、また、前記バッテリ１７は上記したオープン検出回路１４、さらに前記検出回路１９は上記したＣＰＵ４にそれぞれコネクタ２１を介して接続されている。

上記したメイン基板２は、その下面側に図２に示すように、少なくともセキュリティエリア２２を有し、このセキュリティエリア２２に上記したＣＰＵ４、ＲＯＭ８、Ｓ−ＲＡＭ９、ＩＣカードコントローラ１２、オープン検出回路１４（図３で破線で囲まれる部品群）からなる電子ユニットが搭載されている。

ところで、上記したメイン基板２とサブ基板３の外周４面には、図４及び図５に示すように、遮蔽部材としての４枚の遮蔽板２４ａ，２４ｂが配置され、これら４枚の遮蔽板２４ａ，２４ｂとメイン基板２とサブ基板３とによって構成される内部空間は、外部から遮蔽された構造となっている。

従って、上記したメイン基板２の下面側に配設されるＣＰＵ４やメモリ（Ｓ−ＲＡＭ）９などの電子部品、及びその信号ラインは、外部から遮蔽された内部空間内に配置されることになる。

これにより、装置本体１のケーシング１ｂが開放されても、信号ラインが外側に露出することがないとともに、ハッカーがメイン基板２とサブ基板３との間の隙間から電子部品に接触して暗号鍵やユーザの暗証番号などを盗もうとしても、遮蔽板２４ａ，２４ｂによって遮断され、電子部品間に伝送される信号の解析は確実に防止される。

また、上記した４枚の遮蔽板２４ａ，２４ｂの内面側には図６及び図７に示すように、例えば、その上部側から下方に向かって蛇行する状態でタンパを検知するための検知用ライン２５が配置されている。なお、検知用ライン２５は、左右方向に蛇行する状態で配置、すなわち左方側から右方側に向かって蛇行する状態で配置される形態であってもよい。

一方、メイン基板２とサブ基板３の内層部分には、暗号鍵情報等の通る信号線が配置され、外層側にはタンパから守る為に、それぞれメッシュ状のタンパ検出信号ライン（図示しない）が配置されている。タンパ検出信号ラインには検出回路１９を介してＣＰＵ４が接続されている。そして、メイン基板２とサブ基板３のタンパ検出信号ラインは、図８に示すように、上記検知用ライン２５を介して接続されている。

上記検知用ライン２５は、例えば、メイン基板２のタンパ検出信号ラインの一部をメイン基板２から外部に導出させ、この導出されるタンパ検出信号ラインを遮蔽板２４a,２４ｂの内面に沿って配線することにより構成される。このメイン基板２から外部に導出されるタンパ検出信号ラインの一部はサブ基板３のタンパ検出信号ラインに接続される。

なお、検知用ライン２５は、サブ基板３のタンパ検出信号ラインの一部をサブ基板３から外部に導出させ、この導出されるタンパ検出信号ラインを遮蔽板２４a,２４ｂの内面に沿って配線することにより構成するようにしてもよい。このサブ基板３から外部に導出されるタンパ検出信号ラインの一部はメイン基板２のタンパ検出信号ラインに接続される。

ハッカーにより上記した遮蔽板２４ａ，２４ｂにドリルなどで穴が開けられた場合には、検知用ライン２５がショート或いは断線して、検出回路１９によってタンパが検出される。この検出があると、ＣＰＵ４は、バッテリ１７からの電源供給を停止させ、メモリ（Ｓ−ＲＡＭ）９の記憶データを消去し、不正行為の防止を図る。

なお、検知用ライン２５としては、タンパ検出信号ラインを流用するものではなく、装置本体１の開放を検出するオープン検出回路１４の信号ラインを流用してもよく、また、電源ラインの一部、例えば、タンパ検出系ラインへの供給電源ラインを流用してもよく、さらに、装置への電源ラインそのものを流用してもよく、或いはメモリ９へのリーダライタ信号の応答（ＡＣＫ）信号ラインを流用するものであってもよい。

（第２の実施形態）
図９は第２の実施の形態である検知用ライン３１の配置構成を示すものである。

上記した第１の実施の形態では、遮蔽板２４ａ，２４ｂの検知用ライン２５の一端部側をメイン基板２、他端部側をサブ基板３にそれぞれ一箇所ずつ接続したが、この第２の実施の形態では、遮蔽板２４ａ，２４ｂの検知用ライン３１を図１０にも示すように、メイン基板２とサブ基板３の内部を経由してメイン基板２とサブ基板３の間を繰り返し行き来するように配置している。

即ち、第２の実施の形態では、遮蔽板２４ａ，２４ｂの検知用ライン３１をメイン基板２とサブ基板３に対し、それぞれ複数箇所ずつ接続している。

従って、この第２の実施の形態によれば、ハッカーが遮蔽板２４ａ，２４ｂを外したり、破壊したりすることが困難となり、タンパをより一層検出し易くなるという利点がある。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…装置本体、２…第１の回路基板、３…第２の回路基板、４…ＣＰＵ（電子部
品）、１４…オープン検出回路（検知部）、１９…検出回路（タンパ検出手段）２４
ａ…遮蔽板（遮蔽部材）、２４ｂ…遮蔽板（遮蔽部材）、２５，３１…検知用ライン
。

Claims

装置本体と、
この装置本体内に離間対向する状態で配置された第１及び第２の回路基板と、
これら第１及び第２の回路基板の対向面にそれぞれ配設された電子部品と、
前記第１及び第２の回路基板の外周部を囲む遮蔽部材と、
この遮蔽部材の内面側に設けられた検知用ラインと、
この検知用ラインが損傷されるのに基づいてタンパを検出するタンパ検出手段と
を具備し、
前記装置本体は開閉可能に構成され、この装置本体にその開閉を検知する検知部を備え、
前記検知用ラインは、前記検知部の信号ラインを流用したことを特徴とする情報処理装置。
前記検知用ラインは、前記第１及び第２の回路基板間を複数回往復して複数箇所で接続することを特徴とする請求項１記載の情報処理装置。