JP6803551B1 - 耐タンパ壁、及び、情報処理装置 - Google Patents

耐タンパ壁、及び、情報処理装置 Download PDF

Info

Publication number
JP6803551B1
JP6803551B1 JP2020022595A JP2020022595A JP6803551B1 JP 6803551 B1 JP6803551 B1 JP 6803551B1 JP 2020022595 A JP2020022595 A JP 2020022595A JP 2020022595 A JP2020022595 A JP 2020022595A JP 6803551 B1 JP6803551 B1 JP 6803551B1
Authority
JP
Japan
Prior art keywords
wall
tamper
face
main body
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020022595A
Other languages
English (en)
Other versions
JP2021128526A (ja
Inventor
健之 佐々木
健之 佐々木
恭平 木田
恭平 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2020022595A priority Critical patent/JP6803551B1/ja
Priority to US17/116,716 priority patent/US11432399B2/en
Application granted granted Critical
Publication of JP6803551B1 publication Critical patent/JP6803551B1/ja
Publication of JP2021128526A publication Critical patent/JP2021128526A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/02Details
    • H05K5/0208Interlock mechanisms; Means for avoiding unauthorised use or function, e.g. tamperproof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0275Security details, e.g. tampering prevention or detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/02Details
    • H05K5/0247Electrical details of casings, e.g. terminals, passages for cables or wiring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/042Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018Presence of a frame in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】耐タンパ性を有する情報処理装置の効率的な製造を可能とする耐タンパ壁、及び、当該耐タンパ壁を備える情報処理装置を提供する。【解決手段】回路基板に取り付けられる耐タンパ壁は、積層基板にて構成される本体と、前記本体内に設けられた、タンパ検知用のパターン配線であるタンパ検知配線と、前記本体における、前記回路基板の保護領域から遠い側の側面である外壁面に、前記外壁面の長手方向に対して垂直に形成された端面スルーホールである外壁端面スルーホールと、前記本体における、前記保護領域に近い側の側面である内壁面に、前記内壁面の長手方向に対して垂直に形成された端面スルーホールである内壁端面スルーホールと、を備える。【選択図】図2

Description

本開示は、耐タンパ壁、及び、情報処理装置に関する。
近年、店舗及び商業施設において、利用者に対して電子決済を提供する決済端末の導入が進められている。決済端末は、内部処理において、クレジットカードの番号、ICカードの識別情報、利用者の個人情報、及び、情報の暗号化等に用いられる秘密鍵といった秘密情報を取り扱う。よって、決済端末の内部処理を実行する情報処理装置は、秘密情報の解析又は改ざんを目的とする外部からの物理的な攻撃(タンパ)に対抗するための耐タンパ機構を備える。
特許文献1には、装置本体内に離間対向する状態で配置された第1及び第2の回路基板と、第1及び第2の回路基板の対向面にそれぞれ配置された電子部品と、第1及び第2の回路基板の外周部を囲み、内面に検知用ラインを含む遮蔽部材と、タンパ検知手段とを具備する情報処理装置が開示される。タンパ検知手段は、検知用ラインの損傷に基づいてタンパを検出した場合、メモリ内のデータを消去する。これにより、メモリ内の秘密情報の解析が防止される。
特許文献2には、十分に狭い間隔で筐体のほぼ全面を覆うように配線された十分に細い電線と、電線の断線を検知するタンパ検知手段と、筐体内に設けられたメモリとを具備するデータ記憶装置が開示される。タンパ検知手段は、電線の断線が検知された場合、メモリ内のデータを消去する。これにより、メモリ内の秘密情報の解析が防止される。
特開2013−3979号公報 特開2008−33593号公報
上述の通り、秘密情報を取り扱う情報処理装置には、物理的な耐タンパ性が求められる。一方で、耐タンパ性を有する情報処理装置(又はその情報処理装置を備える決済端末)には、製造の効率化も求められる。
本開示は、耐タンパ性を有する情報処理装置の効率的な製造を可能とする耐タンパ壁、及び、当該耐タンパ壁を備える情報処理装置の提供を目的とする。
本開示に係る耐タンパ壁は、回路基板に取り付けられる耐タンパ壁であって、積層基板にて構成される本体と、前記本体内に設けられた、タンパ検知用のパターン配線であるタンパ検知配線と、前記本体における、前記回路基板の保護領域から遠い側の側面である外壁面に、前記外壁面の長手方向及び前記回路基板に対して垂直に形成された端面スルーホールである外壁端面スルーホールと、前記本体における、前記保護領域に近い側の側面である内壁面に、前記内壁面の長手方向及び前記回路基板に対して垂直に形成された端面スルーホールである内壁端面スルーホールと、を備え、前記内壁面に、前記外壁面に近づく方向に凹んでいる面である内壁凹面が形成され、前記内壁端面スルーホールは、前記内壁凹面に形成され、前記タンパ検知配線の一部を構成する。
本開示に係る情報処理装置は、上記の耐タンパ壁と、回路基板とを少なくとも備え、前記耐タンパ壁の前記外壁端面スルーホール及び前記内壁端面スルーホールが、前記回路基板とハンダ接合される。
本開示によれば、耐タンパ性を有する情報処理装置の効率的な製造を可能とする耐タンパ壁、及び、当該耐タンパ壁を備える情報処理装置を提供できる。
本実施の形態に係る決済端末の構成例を示す図であり、(a)上面図、(b)側面図、(c)正面図 本実施の形態に係る耐タンパ壁を備える情報処理装置の構成例を示す図 本実施の形態に係る耐タンパ壁を備える情報処理装置の正面図 本実施の形態に係る、外壁面を手前にして斜め上から見た耐タンパ壁の斜視図 本実施の形態に係る、内壁面を手前にして斜め上から見た耐タンパ壁の斜視図 本実施の形態に係る耐タンパ壁の上面図
以下、図面を適宜参照して、本開示の実施の形態について、詳細に説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、すでによく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、添付図面及び以下の説明は、当業者が本開示を十分に理解するために提供されるのであって、これらにより特許請求の記載の主題を限定することは意図されていない。
(本実施の形態)
<決済端末>
図1は、本実施の形態に係る決済端末の構成例を示す図であり、(a)上面図、(b)側面図、(c)正面図である。
決済端末1は、少なくとも電子決済に対応する端末であり、例えば、店舗のカウンター等の載置面αに載置されて使用される。決済端末1は、図1に示すように、略箱型の筐体10を有する。
決済端末1は、電子決済を行う利用者が複数の決済方式を選択可能な複合タイプであってよい。決済端末1は、利用者が決済方式を選択して決済を行うための決済機構を有する。例えば、図1に示すように、決済端末1は、決済機構として、筐体10の一端側に、底面15から上方に向かって順に、磁気カード決済用のスロット11、接触型ICカード決済用のスロット12、及び、非接触型決済用のタッチ面13を有する。加えて、決済端末1は、店舗の従業員等が決済承認等を行うための操作機構を有する。例えば、図1に示すように、決済端末1は、操作機構として、筐体10の他端側(つまり決済機構の反対側)に、操作画面14を有する。
例えば、利用者は、磁気カードを、磁気カード決済用のスロット11に差し込んでスライドさせる。利用者は、接触型のICカード16を、接触型ICカード決済用のスロット12に挿入する。利用者は、非接触型のICカードを、非接触型決済用のタッチ面13にかざす。店舗の従業員は、決済端末1の操作画面14を操作して、利用者のカード決済を確定する。
決済端末1は、筐体10の内部に、決済処理を行うための情報処理装置20を備える。決済処理のような秘密情報を取り扱う情報処理装置20には、外部からの物理的な攻撃に対抗する高いセキュリティが求められる。すなわち、当該情報処理装置20には、高い耐タンパ性が求められる。一方で、決済端末1の店舗への導入コスト等を鑑みると、情報処理装置20には、製造の効率化も求められる。以下、高い耐タンパ性と製造の効率化を両立する情報処理装置20について説明する。
なお、説明の便宜上、図1に示すように、筐体10の底面15に対して垂直な軸をZ軸とする。Z軸に直交し(つまり筐体10の底面15に平行)、筐体10の操作機構側から決済機構側に向かう軸をX軸とする。X軸及びZ軸に直交する軸をY軸とする。また、説明の便宜上、X軸の正方向を「前」、X軸の負方向を「後」、Y軸の正方向を「右」、Y軸の負方向を「左」、Z軸の正方向を「上」、Z軸の負方向を「下」と称する場合がある。なお、これらの方向に係る表現は、説明の便宜上用いられるものであって、当該構造の実使用時における姿勢を限定する意図ではない。
<情報処理装置>
図2は、本実施の形態に係る耐タンパ壁を備える情報処理装置20の構成例を示す図である。図3は、本実施の形態に係る耐タンパ壁を備える情報処理装置20の正面図である。
情報処理装置20は、例えば、決済処理を行う装置である。ただし、本実施の形態は、決済処理を行う情報処理装置に限られず、秘密情報を取り扱う種々の情報処理装置に適用できる。
情報処理装置20は、第1基板30、第2基板40、及び、1又は複数の耐タンパ壁100を備える。
第1基板30は、プリント回路基板(PCB:Printed Circuit Board)であり、主面(例えば上面)にプリント配線(図示しない)及び1又は複数の電子部品31を有する。電子部品31の1つは、ICチップであってよい。ICチップは、プロセッサ、メモリ、及び、通信I/F(Interface)、あるいは、それらの組み合わせであってよい。
第1基板30は、内部に、当該第1基板30に対する攻撃(タンパ)を検知するためのパターン配線であるタンパ検知配線(図示しない)を有する。タンパ検知配線のパターンは、第1基板30の面全体を一筆書きでスネーク状に覆うパターンであってよい。なお、タンパとは、秘密情報の解析又は改ざんを目的とする外部からの物理的な攻撃を意味する。タンパの一例は、外部から細長いプローブを差し込んで信号を解析又は改ざんするプロービング攻撃等である。
耐タンパ壁100は、第1基板30の主面に対して垂直に延びる壁を構築するための部材である。耐タンパ壁100の本体101は、積層基板にて構成される。耐タンパ壁100は、本体101内に、当該耐タンパ壁100に対するタンパを検知するためのパターン配線であるタンパ検知配線102を有する。耐タンパ壁100は、第1基板30の電子部品31等を囲むように、第1基板30の主面に配置される。例えば、図2に示すように、第1基板30の電子部品31等を囲むように、4つの耐タンパ壁100を第1基板30の上面に配置する。なお、耐タンパ壁100の詳細については後述する。
図3に示すように、第2基板40は、耐タンパ壁100を挟み込んで、第1基板30と対向配置される。第2基板40は、内部に、当該第2基板40に対するタンパを検知するためのパターン配線であるタンパ検知配線(図示しない)を有する。タンパ検知配線のパターンは、第1基板30と同様、第2基板40の面全体を一筆書きでスネーク状に覆うパターンであってよい。なお、第2基板40は、プリント回路基板であってよい。あるいは、第2基板40は、タンパに対する保護を目的とする保護基板であってもよい。
上述した構成によれば、秘密情報を取り扱う電子部品31等は、第1基板30、第2基板40及び耐タンパ壁100によって囲まれて遮蔽される。以下、第1基板30、第2基板40及び耐タンパ壁100によって遮蔽された保護対象の領域を、保護領域Sという。
第1基板30又は第2基板40は、保護領域S内に、タンパを検知するための回路であるタンパ検知回路200を有する。タンパ検知回路200は、第1基板30又は第2基板40が有するICチップによって実現されてよい。
第1基板30のタンパ検知配線は、タンパ検知回路200に電気的に接続される。タンパ検知回路200は、第1基板30のタンパ検知配線を流れる信号を監視し、タンパ検知配線の切断及び短絡を検知する。タンパ検知回路200は、耐タンパ壁100のタンパ検知配線102、及び、第2基板40のタンパ検知配線についても、同様に信号を監視し、切断及び短絡を検知する。
タンパ検知回路200は、タンパ検知配線の切断又は短絡を検知した場合、秘密情報の解析及び改ざんを阻止するための処理を行う。例えば、タンパ検知回路200は、ICチップの動作を停止し、メモリ内の情報を消去する。
これにより、攻撃者による、保護領域Sに対するタンパを阻止できる。例えば、攻撃者が、第1基板30、耐タンパ壁100、又は、第2基板40に対してプローブを差し込んだ場合、タンパ検知配線が切断又は短絡され、上述の通り、タンパ検知回路200によって、ICチップの動作は停止し、メモリ内の情報は消去される。よって、攻撃者は、保護領域S内に配置されたICチップ及びプリント配線の信号を解析及び改ざんしたり、メモリ内の秘密情報を解析及び改ざんしたりすることができない。
<耐タンパ壁>
図4、図5及び図6は、本実施の形態に係る耐タンパ壁100の構成例を示す図である。図4は、外壁面を手前にして見た耐タンパ壁100の斜視図である。図5は、内壁面を手前にして見た耐タンパ壁100の斜視図である。図6は、耐タンパ壁100の上面図である。
次に、図4〜図6を参照して、耐タンパ壁100について詳細に説明する。耐タンパ壁100は、横長の略直方体の形状を呈する。なお、耐タンパ壁100の説明では、耐タンパ壁100の長手方向の2つの側面のうち、保護領域Sから遠い方の側面を外壁面103A、保護領域Sに近い方の側面を内壁面103Bと称する。加えて、耐タンパ壁100の第1基板30に当接する面を下面103C、耐タンパ壁100の第2基板40に当接する面を上面103Dと称する。
また、図4〜図6を参照する説明では、図面に示すように、耐タンパ壁100の下面103C(及び上面103D)に対して垂直な軸をZ軸とする。Z軸に直交し、かつ、外壁面103A(及び内壁面103B)に平行な軸をX軸とする。X軸及びZ軸に直交する軸をY軸とする。X軸の正方向を「右」、X軸の負方向を「左」、Z軸の正方向を「上」、Z軸の負方向を「下」と称する場合がある。なお、これらの方向に係る表現は説明の便宜上用いられるものであって、当該構造の実使用時における姿勢を限定する意図ではない。
耐タンパ壁100の本体101は、高さ方向(Z軸方向)に積層された積層基板にて構成される。すなわち、耐タンパ壁100は、公知の積層基板の製造方法によって製造可能である。これにより、耐タンパ壁100を効率的に製造できる。耐タンパ壁100の積層基板の積層数は、所望する耐タンパ壁100の高さ(Z軸方向の長さ)に応じて調整可能である。
また、電子部品をプリント基板に配置する装置(例えばチップマウンター)は、他の電子部品31と同様に、耐タンパ壁100を第1基板30の主面に実装できる。よって、耐タンパ壁100を備えた情報処理装置20を効率的に製造できる。
耐タンパ壁100の外壁面103Aには、当該外壁面103Aの長手方向(X軸方向)に対して垂直(Z軸方向)に、端面スルーホールが形成される。端面スルーホールは、図4〜図6に示すように、円形のスルーホールを軸方向に半分に切断した形状を呈する。以下、外壁面103Aに形成された端面スルーホールを、外壁端面スルーホール104という。
外壁端面スルーホール104Aは、外壁面103Aの長手方向(X軸方向)の一端(左端)から、本体101の中心Cに向かう一部の面(以下、外壁部分面105Aという)に形成されてよい。外壁端面スルーホール104Bは、外壁面103Aの長手方向(X軸方向)の他端(右端)から、本体101の中心Cに向かう一部の面(以下、外壁部分面105Bという)に形成されてよい。外壁部分面105A、105Bには、それぞれ、1又は2以上の外壁端面スルーホール104A、104Bが形成されてよい。
耐タンパ壁100の内壁面103Bには、当該内壁面103Bの長手方向(X軸方向)に対して垂直(Z軸方向)に、端面スルーホールが形成される。以下、内壁面103Bに形成された端面スルーホールを、内壁端面スルーホール106という。
外壁端面スルーホール104A、104Bのランド及び内壁端面スルーホール106のランドは、第1基板30とハンダ接合される。これにより、耐タンパ壁100を、外壁面103A及び内壁面103Bにおける複数の箇所にて第1基板30にハンダ接合できるので、耐タンパ壁100を第1基板30にしっかり固定できる。
内壁端面スルーホール106のランドは、第1基板30と第2基板40を電気的に接続する配線として用いられてもよい。また、内壁端面スルーホール106のランドは、耐タンパ壁100のタンパ検知配線102の一部として用いられてもよい。すなわち、内壁端面スルーホール106のランドには、信号が流れてよい。一方、外壁端面スルーホール104のランドは、配線として用いられなくてよい。すなわち、外壁端面スルーホール104のランドには、信号が流れなくてよい。外壁端面スルーホール104は、外部に露出しているためである。
内壁面103Bの一部に、外壁面103Aに近づく方向に凹んでいる面である内壁凹面107が形成されてよい。内壁凹面107は、内壁面103Bに1つ形成されてもよいし、図4〜図6に示すように、内壁面103Bに2つ以上形成されてもよい。内壁凹面107は、内壁面103Bにおいて、外壁端面スルーホール104よりも、本体101の中心Cに近い位置に形成されてよい。例えば、図4〜図6に示すように、内壁凹面107Aは、外壁端面スルーホール104Aよりも中心Cに近い位置に形成され、内壁凹面107Bは、外壁端面スルーホール104Bよりも中心Cに近い位置に形成されてよい。内壁端面スルーホール106は、内壁凹面107に形成され、内壁端面スルーホール106のランドは、耐タンパ壁100のタンパ検知配線102の一部を構成してもよい。
このように、内壁凹面107に内壁端面スルーホール106を形成することにより、攻撃者にとって、外部から内壁端面スルーホール106のランドにプローブを接触させることが困難になる。例えば、攻撃者は、図2に示す2つの耐タンパ壁100の隙間Qから細長いプローブを差し込んでも、内壁凹面107に形成された内壁端面スルーホール106のランドに、プローブを接触させることができない。すなわち、攻撃者は、内壁端面スルーホール106のランドを流れる信号を、解析又は改ざんできない。
耐タンパ壁100の本体101には、上面103Dから下面103Cに貫通する空間108が形成されてよい。この空間108には、第1基板30又は第2基板40の取り外しの検知に用いられるスイッチ(図示しない)が挿入される。以下、このスイッチが挿入される空間108を、「スイッチ空間」と称する。スイッチは、導電性の弾性部材(ゴム又はクッション)にて構成されてよい。例えば、スイッチは、第1基板30及び第2基板40が取り付けられた状態では、弾性力により、第1基板30及び第2基板40の端子に密着し、通電状態となる。一方、第1基板30又は第2基板40が取り外された場合、スイッチの通電は切断される。したがって、タンパ検知回路200は、スイッチの通電状態を監視することにより、第1基板30又は第2基板40が取り外されたことを検知できる。
耐タンパ壁100は、上述した通り、本体101内に、タンパ検知配線102を有する。タンパ検知配線102のパターンは、一筆書きで上下方向にスネーク状に往復して、長手方向の側面全体を覆うパターンであってよい。これにより、上述した通り、タンパ検知回路200は、耐タンパ壁100に対するプローブの差し込み等を検知できる。なお、タンパ検知配線102のパターンは、上述に限られず、例えば、一筆書きで左右方向にスネーク状に往復して、長手方向の側面全体を覆うパターンであってもよい。
耐タンパ壁100のタンパ検知配線102は、図4〜図6に示すように、スイッチ空間108と外壁面103Aとの間に設けられてよい。これにより、タンパ検知回路200は、スイッチ空間108に挿入されたスイッチ又は当該スイッチの接点に向けたプロービング攻撃等を検知できる。
(本開示のまとめ)
本開示に係る、回路基板(30)に取り付けられる耐タンパ壁(100)は、積層基板にて構成される本体(101)と、前記本体内に設けられた、タンパ検知用のパターン配線であるタンパ検知配線(102)と、前記本体における、前記回路基板の保護領域(S)から遠い側の側面である外壁面(103A)に、前記外壁面の長手方向及び前記回路基板に対して垂直に形成された端面スルーホールである外壁端面スルーホール(104)と、前記本体における、前記保護領域に近い側の側面である内壁面(103B)に、前記内壁面の長手方向及び前記回路基板に対して垂直に形成された端面スルーホールである内壁端面スルーホール(106)と、を備え、前記内壁面に、前記外壁面に近づく方向に凹んでいる面である内壁凹面が形成され、前記内壁端面スルーホールは、前記内壁凹面に形成され、前記タンパ検知配線の一部を構成する。この構成によれば、耐タンパ壁自体の製造、及び、耐タンパ壁の回路基板への実装が容易であるため、耐タンパ性を有する情報処理装置を効率的に製造できる。
前記内壁面(103B)に、前記外壁面(103A)に近づく方向に凹んでいる面である内壁凹面(107)が形成され、前記内壁端面スルーホール(106)は、前記内壁凹面に形成され、前記タンパ検知配線の一部を構成する。この構成によれば、内壁端面スルーホールに対するプロービング攻撃が困難になる。
前記外壁端面スルーホール(104)は、前記外壁面(103A)における、前記外壁面の長手方向の一端(例えば左端)から前記本体(101)の中心(C)に向かう一部の面(105A)、及び、前記外壁面の長手方向の他端(例え右端)から前記本体の中心(C)に向かう一部の面(105B)にそれぞれ形成される。この構成によれば、外壁面の長手方向の両端付近に外壁端面スルーホールが形成されるので、外壁端面スルーホールと回路基板を接合して、耐タンパ壁をしっかり回路基板に固定できる。
前記本体(101)に、前記回路基板(30)又は前記回路基板に対向配置された基板(40)の取り外しの検出に用いられるスイッチを挿入するための、前記本体の上面(103D)から下面(103C)に貫通する空間であるスイッチ空間(108)が形成される。この構成によれば、上記スイッチを配置する空間を確保できる。
前記タンパ検知配線(102)の一部は、前記スイッチ空間(108)と前記外壁面(103A)との間に設けられる。この構成によれば、スイッチ空間におけるスイッチ及び接点に対するプロービング攻撃を検知できる。
本開示に係る情報処理装置(20)は、上記の耐タンパ壁(100)と、回路基板(30)とを少なくとも備え、前記耐タンパ壁の前記外壁端面スルーホール(104)及び前記内壁端面スルーホール(106)が、前記回路基板とハンダ接合される。この構成によれば、外壁端面スルーホール(104)及び前記内壁端面スルーホールを回路基板とハンダ接合して、耐タンパ壁がしっかり固定された情報処理装置(20)を実現できる。
以上、添付図面を参照しながら実施の形態について説明したが、本開示はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例、修正例、置換例、付加例、削除例、均等例に想到し得ることは明らかであり、それらについても本開示の技術的範囲に属すると了解される。また、発明の趣旨を逸脱しない範囲において、上述した実施の形態における各構成要素を任意に組み合わせてもよい。
本開示の技術は、耐タンパ性が求められる装置に有用である。
1 決済端末
10 筐体
11 磁気カード決済用のスロット
12 接触型ICカード決済用のスロット
13 非接触型決済用のタッチ面
14 操作画面
20 情報処理装置
30 第1基板
31 電子部品
40 第2基板
100 耐タンパ壁
101 本体
102 タンパ検知配線
103A 外壁面
103B 内壁面
103C 下面
103D 上面
104、104A、104B 外壁端面スルーホール
105A、105B 外壁部分面
106 内壁端面スルーホール
107、107A、107B 内壁凹面
108 スイッチ空間
200 タンパ検知回路
C 中心
Q 隙間
S 保護領域
α 載置面

Claims (5)

  1. 回路基板に取り付けられる耐タンパ壁であって、
    積層基板にて構成される本体と、
    前記本体内に設けられた、タンパ検知用のパターン配線であるタンパ検知配線と、
    前記本体における、前記回路基板の保護領域から遠い側の側面である外壁面に、前記外壁面の長手方向及び前記回路基板に対して垂直に形成された端面スルーホールである外壁端面スルーホールと、
    前記本体における、前記保護領域に近い側の側面である内壁面に、前記内壁面の長手方向及び前記回路基板に対して垂直に形成された端面スルーホールである内壁端面スルーホールと、
    を備え
    前記内壁面に、前記外壁面に近づく方向に凹んでいる面である内壁凹面が形成され、
    前記内壁端面スルーホールは、前記内壁凹面に形成され、前記タンパ検知配線の一部を構成する、
    耐タンパ壁。
  2. 前記外壁端面スルーホールは、前記外壁面における、前記外壁面の長手方向の一端から前記本体の中心に向かう一部の面、及び、前記外壁面の長手方向の他端から前記本体の中心に向かう一部の面にそれぞれ形成される、
    請求項に記載の耐タンパ壁。
  3. 前記本体に、前記回路基板又は前記回路基板に対向配置された基板の取り外しの検出に用いられるスイッチを挿入するための、前記本体の上面から下面に貫通する空間であるスイッチ空間が形成される、
    請求項1又は2に記載の耐タンパ壁。
  4. 前記タンパ検知配線の一部は、前記スイッチ空間と前記外壁面との間に設けられる、
    請求項に記載の耐タンパ壁。
  5. 請求項1からの何れか1項に記載の耐タンパ壁と、回路基板とを少なくとも備え、
    前記耐タンパ壁の前記外壁端面スルーホール及び前記内壁端面スルーホールが、前記回路基板とハンダ接合される、
    情報処理装置。
JP2020022595A 2020-02-13 2020-02-13 耐タンパ壁、及び、情報処理装置 Active JP6803551B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020022595A JP6803551B1 (ja) 2020-02-13 2020-02-13 耐タンパ壁、及び、情報処理装置
US17/116,716 US11432399B2 (en) 2020-02-13 2020-12-09 Tamper resistance wall structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020022595A JP6803551B1 (ja) 2020-02-13 2020-02-13 耐タンパ壁、及び、情報処理装置

Publications (2)

Publication Number Publication Date
JP6803551B1 true JP6803551B1 (ja) 2020-12-23
JP2021128526A JP2021128526A (ja) 2021-09-02

Family

ID=73836128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020022595A Active JP6803551B1 (ja) 2020-02-13 2020-02-13 耐タンパ壁、及び、情報処理装置

Country Status (2)

Country Link
US (1) US11432399B2 (ja)
JP (1) JP6803551B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6712793B1 (ja) * 2020-02-13 2020-06-24 パナソニックIpマネジメント株式会社 情報処理装置、及び、情報処理装置の製造方法
JP1695668S (ja) * 2020-10-21 2021-09-27 決済端末機
JP1704204S (ja) * 2021-04-02 2022-01-12 決済端末機
USD1024181S1 (en) * 2021-04-14 2024-04-23 Pax Computer Technology (Shenzhen) Co., Ltd. Payment POS machine
CN117836332A (zh) 2021-08-04 2024-04-05 株式会社引能仕材料 改性共轭二烯系聚合物及其制造方法、聚合物组合物、交联体及轮胎

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675319A (en) * 1996-04-26 1997-10-07 David Sarnoff Research Center, Inc. Tamper detection device
US6853093B2 (en) * 2002-12-20 2005-02-08 Lipman Electronic Engineering Ltd. Anti-tampering enclosure for electronic circuitry
JP4349389B2 (ja) 2006-07-28 2009-10-21 ソニー株式会社 データ記憶装置、および、通信装置
JP4957163B2 (ja) 2006-10-10 2012-06-20 株式会社村田製作所 複合部品
US20080129501A1 (en) * 2006-11-30 2008-06-05 Honeywell International Inc. Secure chassis with integrated tamper detection sensor
JP5455250B2 (ja) 2011-06-20 2014-03-26 東芝テック株式会社 情報処理装置
JP5656303B1 (ja) 2014-03-28 2015-01-21 パナソニック株式会社 情報処理装置
JP6737116B2 (ja) 2016-10-06 2020-08-05 沖電気工業株式会社 ピンパッド

Also Published As

Publication number Publication date
US20210259100A1 (en) 2021-08-19
JP2021128526A (ja) 2021-09-02
US11432399B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
JP6803551B1 (ja) 耐タンパ壁、及び、情報処理装置
US8589703B2 (en) Tamper respondent covering
JP6731662B1 (ja) 情報処理装置
US20090146267A1 (en) Secure connector grid array package
JP5082737B2 (ja) 情報処理装置および情報盗用防止方法
CN102473418B (zh) 磁头及包括该磁头的读卡器
US11886626B2 (en) Physical barrier to inhibit a penetration attack
US20140146485A1 (en) Technique for intrusion detection
EP2661158A1 (en) System for mechanical and electronic protection of safe equipment
JP6712793B1 (ja) 情報処理装置、及び、情報処理装置の製造方法
RU2382404C2 (ru) Система защиты аппаратных средств в форме печатных плат, сформированных глубокой вытяжкой в получаши
JP5455250B2 (ja) 情報処理装置
KR101402827B1 (ko) 핀패드 및 그 보안방법
KR20080033418A (ko) 데이터 보호를 위한 보안 방법
US10719633B2 (en) Inhibiting a penetration attack
KR101541276B1 (ko) 보안 회로 키트 및 이를 구비하는 단말기
CN207571745U (zh) 数据保护结构及装置
CN105844818A (zh) 电路装置以及包括其的电子设备
JP7437664B1 (ja) 決済端末
WO2001099042A1 (en) Device for biometric applications
CN213522539U (zh) 一种加密性高的pcb板
US11765816B2 (en) Tamper-respondent assemblies with pressure connector assemblies
JP2018185588A (ja) 情報処理装置及びデータ保護方法
CN213303189U (zh) 防拆结构及金融终端
TWM552616U (zh) 讀卡機及其電子防護模組

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200213

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200213

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201112

R151 Written notification of patent or utility model registration

Ref document number: 6803551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151