JP5082737B2 - 情報処理装置および情報盗用防止方法 - Google Patents

Description

本発明は、不正に情報を取り出すことが困難で、不正があれば直ちに検知して通報することができる情報処理装置および情報盗用防止方法に関する。

近年、社会的な背景から、カードリーダ、タグリーダ、電子取引装置など高いセキュリティが要求される情報処理装置が不可欠になってきている。このような情報処理装置では秘密情報が漏洩しないように少なくともソフトウェア的に対策される必要がある。そして、更にハードウェアそのものが盗まれ、メモリに格納されている情報が漏洩しないようにする対策が求められている。

従来の技術としては、例えば、（特許文献１）の情報処理装置がある。この情報処理装置はハードウェアそのものが盗難されてカバーを開放されると、バックアップメモリに供給する電力を断ち、メモリ内のデータを破壊するようにしたものである。トランジスタとマイクロスイッチを使ったワイヤードロジックの秘密保持回路を使用するものである。

しかし、この（特許文献１）の情報処理装置では、本体ケースを開けると、マイクロスイッチからの入力で直ちにメモリのデータが破壊されるようになっている。このため、本体ケースを開けず、例えばドリルなどで本体ケースに穴を開けて盗聴工作するような場合に、情報処理装置のセキュリティが不十分になるという問題があった。

また、本体ケースを開けたときに直ちにデータを消去してしまうため、セキュリティに関係ない部分のメンテナンスなどを行う場合に本体ケースを開けても、データの再設定をしなければならず、作業が面倒になっていた。

そこで、電子取引情報を盗みにくく、セキュリティに無関係な部分のメンテナンスを行い易くした電子取引装置を提供することが提案された（特許文献２参照）。

図１０は従来のセキュリティケースの説明図であって、セキュリティケース１０１内には電子取引装置本体の外部に露出したテンキーと、情報処理を行うＣＰＵ１０２と、ホストとの通信プログラムなどを記憶したプログラムメモリ１０３と、暗号化キーが予め登録されておりホストからの送られてきた暗号化キーを一時記憶するキーメモリ１０４と、テンキーから入力した暗証番号その他の電子取引情報を一時記憶すると共にホストからの電子取引情報を記憶する情報メモリ１０５と、キーメモリ１０４及び情報メモリ１０５に電力を供給するメモリ用電源１０６と、メモリ用電源１０６からキーメモリ１０４及び情報メモリ１０５への電力供給を遮断するセキュリティスイッチ１０７と、メモリ用電源１０６からキーメモリ１０４及び情報メモリ１０５への電力供給を行うプリントパターン配線フィルム（ＦＰＣ）１０８とが収容されている。このプリントパターン配線フィルム（ＦＰＣ）１０８は１本の長く冗長な蛇行する配線回路である。

（特許文献２）の電子取引装置では、電子部品を本体ケース内のセキュリティケースに収容し、このセキュリティケース内面に上記プリントパターン配線フィルム１０８の配線をはりめぐらせ、この配線の断線によって装置の機能を停止するようにする。これにより、セキュリティの不要な電子部品などのメンテナンスが行い易くなる。また、セキュリティケース内の電子取引に関する情報を盗まれず、安全性が向上する。

なお、この（特許文献２）と同様の技術のセキュリティ保持装置として、蛇行した配線回路からなるフレキシブル回路で覆った集積回路も提案されている（特許文献３参照）。ただ、特許文献３のフレキシブル回路はセキュリティケースに対するものではない。
特開平４−１２８９４８号公報 特開平１１−３５３２３７号公報 米国特許第５７６１０５４号明細書

以上説明したように（特許文献１）の情報処理装置では、本体ケースを開けるとマイクロスイッチからの入力でメモリのデータが破壊されるようになっており、ドリルなどで本体ケースに穴を開けて盗聴工作するような場合にセキュリティが犯されるおそれがあった。また、このときデータを破壊してしまうため、メンテナンスなどの面で作業が面倒になっていた。

そこで、（特許文献２）のように、セキュリティケース内面にＦＰＣの配線をはりめぐらせ、この配線の断線に伴い、メモリ機能を停止するようにすると、確かにセキュリティが向上する。

しかし、情報漏洩を防止しただけにすぎず、悪意のある第三者がＦＰＣを短絡させるなどして不正にセキュリティケースに手を加えた場合には管理者には分からない。塵等がセキュリティケース内に積もってショートしても管理者には分からないものであった。情報処理装置は、リアルタイムに不正を発見することが重要である。また、仮に断線等の異常が生じたときに不必要にデータが消去等されてしまわないようにフェイルセーフの構造が望まれる。

更に、ＦＰＣの屈曲する導線のピッチは、不正を行う人間が偶然に導線と導線の間に穴を開けて未検知のままにならないように、狭いピッチで配線される必要がある。しかし、この間隔があまりに狭いと、逆に塵等でショートする可能性がある。裏腹の関係がある。従って、不正だけでなく、このような異常を検知してユーザに通知できる情報処理装置が望まれる。

そこで本発明はこのような事情に鑑みてなされたもので、不正に情報を取り出すことが困難であり、不正があれば直ちに検知してリアルタイムに通報することができ、高いセキュリティレベルを得ることができる情報処理装置を提供することを目的とする。

このような問題を解決するために本発明の情報処理装置は、電子部品を収容した筐体に設けた一組の並んだ導線と、第１の判定を行なうために前記一組の一方の導線にＨＩ信号を、他方の導線にＬＯＷ信号を入力する検出制御手段と、前記一方の導線を通過した検出出力信号と前記一方の導線に加えたＨＩ信号との一致、および前記他方の導線を通過した検出出力信号と前記他方の導線に加えたＬＯＷ信号との一致を第１の判定として判定する判定手段と、第２の判定を行なうために前記一組の一方の導線にＬＯＷ信号を、他方の導線にＨＩ信号を入力する前記検出制御手段と、前記一方の導線を通過した検出出力信号と前記一方の導線に加えたＬＯＷ信号との一致、および前記他方の導線を通過した検出出力信号と前記他方の導線に加えたＨＩ信号との一致を第２の判定として判定する前記判定手段と、前記第１の判定または前記第２の判定での不一致により前記筐体の変化を検知することを主要な特徴とする。

本発明の情報処理装置によれば、正に情報を取り出すことが困難であり、不正があれば直ちに検知してリアルタイムに通報することができ、高いセキュリティレベルを得ることができる。

上記課題を解決するために本発明の第１の発明は、セキュリティ情報の情報処理を行うための電子部品を収容した筐体と、筐体が物理的な開放作用を受けたときこれを検出できる検出回路とを備え、検出回路が筐体の内部表面に直接形成されたプリントパターン配線から構成される情報処理装置であって、プリントパターン配線に所定の検出信号を出力して検出出力信号を検出することでプリントパターン配線に異常があることを検知する検出制御手段と、検出信号と検出出力信号が一致した場合には筐体は正常と判断し、検出信号と検出出力信号が一致しない場合には筐体は異常と判断する異常判定手段と、異常判定手段により異常と判断された場合、情報処理を行うためのメモリからセキュリティ情報を消去または読み出し不能にするメモリ処理手段と、異常判定手段により異常と判断されたとき、異常である旨を通知する通知手段と、が設けられたことを特徴とする情報処理装置である。この構成によって、不正に情報を取り出すことが困難であり、不正があれば直ちに検知してリアルタイムに通報することができ、高いセキュリティレベルを得ることができる。

本発明の第２の発明は、第１の発明に従属する発明であって、プリントパターン配線が独立した第１の導線回路と第２の導線回路とから構成され、第１の導線回路に対しては第１の検出信号、第２の導線回路に対しては第２の検出信号をそれぞれ出力して各検出出力信号からその第１の組み合わせを検出すると共に、更に第１の導線回路に対しては第２の検出信号、第２の導線回路に対しては第１の検出信号をそれぞれ出力して各検出出力信号からその第２の組み合わせを検出し、第１及び第２の組み合わせが所定の組み合わせの場合には異常判定手段が筐体は正常と判断し、第１及び第２の組み合わせが所定の組み合わせでない場合に筐体は異常と判断することを特徴とする情報処理装置である。この構成によって、フェイルセーフ構造となり、不正をより確実に検出することができる。

本発明の第３の発明は、第２の発明に従属する発明であって、異常判定手段が、各検出出力信号の組み合わせを基に第１及び第２の導線回路が短絡しているとの判断を行うことを特徴とする情報処理装置である。この構成によって、不正をより確実に検知することができる。

本発明の第４の発明は、第１乃至第３の何れかの発明に従属する発明であって、発明であって、筐体が第１のケースと第２のケースから構成され、第１及び第２のケースの嵌合部にプリントパターン配線を１本の配線として完成させるための配線が設けられたことを特徴とする情報処理装置である。この構成によって、筐体の第１のケースと第２のケースを開けたことが容易に分かる。

本発明の第５の発明は、第１乃至第３の何れかの発明に従属する発明であって、筐体が第１のケースと第２のケースから構成され、第１及び第２のケースのそれぞれのプリントパターン配線を１本の配線として完成させるための感圧導通コネクタが設けられたことを特徴とする情報処理装置である。この構成によって、簡単な構成で筐体の第１のケースと第２のケースを開けたことが容易に分かる。

本発明の第６の発明は、第１乃至第５の何れかの発明に従属する発明であって、プリントパターン配線が筐体の内側に直接、熱転写処理によって形成されたことを特徴とする情報処理装置である。この構成によって、プリントパターン配線を容易に形成することができる。

（実施の形態１）
本発明の実施の形態１におけるセキュリティケースを備えた情報処理装置について説明する。図１は本発明の実施の形態１における情報処理装置のプリントパターン配線が１本のときの全体構成図、図２は本発明の実施の形態１における情報処理装置のセキュリティケースに検出信号を加えたときの正常時と異常時の信号の説明図、図３は本発明の実施の形態１における情報処理装置のプリントパターン配線が２本のときの説明図、図４は本発明の実施の形態１における情報処理装置のプリントパターン配線が２本のときの正常時の信号の説明図、図５は本発明の実施の形態１における情報処理装置のプリントパターン配線が２本のときの異常時の信号の説明図である。

また、図６は本発明の実施の形態１における情報処理装置のプリントパターン配線が２本短絡したときの異常時の信号の説明図、図７（ａ）は本発明の実施の形態１における情報処理装置の第１嵌合部を有するセキュリティケースの説明図、図７（ｂ）は本発明の実施の形態１における情報処理装置の第２嵌合部を有するセキュリティケースの説明図、図８は本発明の実施の形態１における情報処理装置のセキュリティケースの嵌合部の拡大説明図、図９は本発明の実施の形態１における情報処理装置のセキュリティケースの感圧導通コネクタを使った屈曲導線の回路の説明図、図１０は従来のセキュリティケースの説明図である。

さて、実施の形態１の情報処理装置は、カードリーダ、タグリーダ、電子取引装置等の高度のセキュリティレベルが要求される装置である。こうした情報処理装置においては、ＩＣカード等を挿入したときあるいはタグ等を通過させたときその情報を読み取る読取部や書き込み部が必須の装置として設けられている。しかし、本発明のセキュリティケースと情報処理装置においては、これらの具体的な構成はあまり重要でないのでこれらを図示はしない。

ただ、これらについて簡単に説明すると、読み取りと書き込みの通信方式には、大きくみて次の２種類の通信方式がある。第１の種類は電磁誘導による通信方式である。この電磁誘導による方式にも２種類（ａ），（ｂ）があり、（ａ）使用周波数が４００ｋＨｚ〜５３０ｋＨｚで、電磁的結合度が高く、ＩＣカード等のコイルと情報処理装置のコイルの相互誘導・電磁誘導により通信するものと、（ｂ）主として２５０ｋＨｚ以下または１３．５６ＭＨｚの電磁波を利用し、比較的電磁的結合度が低く、両コイル間の誘起電圧を使って交信するものがある。

これに対し、第２の種類として電波によるものもある。情報処理装置のアンテナから放射された電波をＩＣカード、タグ等で受信しこの反射波を使ってデータを送信するものである。従って、本来実施の形態１の情報処理装置においては、コイルやアンテナを備えて交信波（電磁誘導、電磁波、電波）にデジタル情報を重畳して読み出しを行ったり書き込みをしたりする読取部と書き込み部が設けられている。

さて、図１において、１は情報処理装置のセキュリティケース（本発明の筐体）であり、１ａはセキュリティケース１の筐体ケース（本発明の第１のケース）、１ｂはセキュリティケース１の筐体カバー（本発明の第２のケース）である。筐体ケース１ａ，筐体カバー１ｂのそれぞれの内部表面には、セキュリティケース１の不正な開放、分解、破壊行為（本発明の物理的な開放作用）を検出するプリントパターン配線が形成されている。図１に示す２は、絶縁性の筐体上に所定ピッチ（幅）で１本の屈曲（蛇行）した導線が入り組んで迷路状に配線された回路、あるいはプリントパターン配線フィルムとして形成されたプリントパターン配線（本発明の検出回路）である。

プリントパターン配線２は、銅等を含む金属粉末やその他の導電性粉末をセキュリティケース１上に直接、あるいはプリントパターン配線フィルムとして、熱転写プリンタ等によって屈曲した検出回路として転写したものである。このほかにも、レジストパターンを形成し、露出した銅箔部分を薬品でエッチングして屈曲導線の回路を残したり、逆にレジストパターンを形成してその屈曲導線の回路部分にのみ銅メッキをしたりすることでも形成することができる。

図１に示す３はセキュリティケース１に内蔵する基板（本発明のセキュリティ情報の情報処理を行うための電子部品）である。基板３には以下の構成が少なくとも搭載されている。４はプログラムに従い演算処理を行って制御を行うＣＰＵであり、４ａは機能実現手段としての検出制御手段である。

この機能実現手段というのはＣＰＵ４がメインメモリ上に読み込んだプログラムに従ってその手順を実行し、所定の機能を実現するものである。

また、筐体ケース１ａに直接形成した、あるいは貼着したプリントパターン配線２の始端と終端はそれぞれリード線５によってコネクタ６ａに接続され、また、筐体カバー１ｂに直接形成した、あるいは貼着したプリントパターン配線２の始端と終端はそれぞれ別のリード線５によってコネクタ６ａに接続される。

このコネクタ６ａを基板３に設けられたコネクタ６ｂに装着し、電気的に接続させることで、ＣＰＵ４から筐体ケース１ａと筐体カバー１ｂの各プリントパターン配線２にそれぞれ検出信号を出力し、この検出信号を送って配線回路をめぐらせた後、終端側で検出出力信号として検出することが可能になる。

さて、７はＣＰＵ４が動作するためのプログラムを格納したＲＯＭや一時記憶のためのＲＡＭ、不揮発性ＲＯＭ等から構成されたメモリである。７ａは検出制御手段４ａがＨＩ信号をプリントパターン配線２に入力したか、ＬＯＷ信号を入力したか、によってセットされる回路状態フラグである。

仮に、ＨＩ信号をＣＰＵ４から出力したときには、メモリ７に設けられた回路状態フラグ７ａがＨＩにセットされる。しかし、このとき終端側で検出される検出信号（本発明の検出出力信号）がＬＯＷであれば、回路状態フラグ７ａは本来の状態がＨＩにもかかわらず、検出出力信号がＬＯＷ信号であるから、異常判定手段４ｂは異常が発生していると判断する。なお、ＨＩ信号を送ってＨＩ信号が検出されたときには、異常判定手段４ｂは正常と判断する。そして、検出制御手段４ａはメモリ７内のセキュリティフラグ７ｂに異常または正常のフラグをセットする。

上記異常判定手段４ｂの判定により、異常ありと判定され、セキュリティフラグ７ｂに異常のフラグがセットされた場合は、メモリ処理手段４ｃがメモリ７内に記憶されているセキュリティが要求されるプログラム、データを初期化し、通知手段４ｄがこの旨をインターフェース８、ネットワークを介して、あるいはインターフェース８、モデム（図示しない）、電話回線を介して管理者に通知する。

このほか、消去の手段として、メモリ処理手段４ｃはメモリ７内に記憶されているプログラムを読出し不能にするのでもよい。すなわち、プログラム、データを読み出すための管理用のファイルを無効にし（読み出すためのパスがなくなる）、プログラム、データに対するＰＣ等からのアクセスを不能にすればよい。なお、図１において、９は基板３全体に電気を供給する電源である。

続いて、図２に基づいて、ドリルなどで本体ケースに穴を開けて不正に情報を取り出そうとしたとき、実際にどのようにしてこれを検知するのか説明する。このような異常がない、すなわち正常時の状態では、ＣＰＵ４の検出制御手段４ａは定期的にパルス状のＨＩ信号をプリントパターン配線２に出力する。あるいは常時ＨＩ信号をプリントパターン配線２に出力する（常時電圧を印加しておく）のでもよい。

このとき、検出制御手段４ａは検出信号を出力する前に回路状態フラグ７ａをＨＩにセットし、この検出出力信号が同じくＨＩである場合、回路状態フラグ７ａを参照し、両者の関係がＨＩ→ＨＩであるから、異常判定手段４ｂは正常と判断する。この場合メモリ７内のセキュリティフラグ７ｂを正常にセットする。

これに対し、プリントパターン配線２の途中に穴１０が開けられ、プリントパターン配線２の導線が断線したときには、検出制御手段４ａが回路状態フラグ７ａをＨＩにセットして、プリントパターン配線２にＨＩ信号を出力すると、検出出力信号はＬＯＷ信号となる。回路状態フラグ７ａと検出出力信号の関係がＨＩ→ＬＯＷで不一致であり、異常判定手段４ｂはこれによって異常が発生したと判断する。セキュリティフラグ７ｂを異常とする。

さて、以上説明したプリントパターン配線２は、筐体ケース１ａと筐体カバー１ｂが何れも、プリントパターン配線２が１本の長い屈曲した屈曲導線の配線回路であった。従って、もし内部の構造が分かっている者が不正に情報を取り出そうとする場合、プリントパターン配線２の始端と終端、すなわちリード線５を短絡させれば、本体ケースに穴を開けて導線が断線するようなことがあってもまったく分からない。

そこで、図３に示す実施の形態１は、筐体ケース１ａと筐体カバー１ｂを共に、プリントパターン配線２を一組の独立した２本の長い屈曲した屈曲導線を入り組ませて迷路状の配線回路としたものである。全体では２本×二組の独立した４本の配線回路となる。この一組のプリントパターン配線２の一方（本発明の第１の導線回路）の始端はリード線５ａに接続され、終端はリード線５ｂに接続される。

同様に、もう一組のプリントパターン配線２の他方（本発明の第２の導線回路）の始端も別のリード線５ａに接続され、終端も別のリード線５ｂに接続される。何れもコネクタ６ａに接続される。情報処理装置の全体回路は図１と同様となる。従って、各配線回路の異常、正常をみるための検出信号を出力し検出出力信号を検出するＣＰＵ４のポートは、出力ポート１，２（検出信号出力用）、入力ポート１，２（検出出力信号出力用）の４ポートとなる。

次に図４に基づいて正常時の動作の説明をする。実施の形態１のＣＰＵ４の検出制御手段４ａは、定期的にパルス状のＨＩ信号をプリントパターン配線２に出力ポート１，２から出力する。まず、ライン１に出力ポート１からＨＩ信号、ライン２に出力ポート２からＬＯＷ信号を出力してからその検出出力信号を入力ポート１，２で検出し、その後、ライン１に出力ポート１からＬＯＷ信号、ライン２に出力ポート２からＨＩ信号を出力してからその検出出力信号を入力ポート１，２で検出する。

すなわち、最初のパルス信号を出力するに当たっては、検出制御手段４ａはライン１，２の回路状態フラグ７ａをＨＩ，ＬＯＷにセットし、図４の右上に示すようにライン１，２にそれぞれＨＩ，ＬＯＷ信号を出力する。これに対してライン１の検出出力信号がＨＩで、ライン２の検出出力信号がＬＯＷである場合、回路状態フラグ７ａを参照すると、ライン１ではＨＩ→ＨＩであり、ライン２ではＬＯＷ→ＬＯＷであるから、異常判定手段４ｂは正常と判断する。

次のパルス信号を出力するに当たって検出制御手段４ａは、ライン１，２の回路状態フラグ７ａを逆にＬＯＷ，ＨＩにセットし、図４の右下に示すようにライン１，２にそれぞれＬＯＷ，ＨＩ信号を出力する。

これに対してライン１の検出出力信号がＬＯＷで、ライン２の検出信号がＨＩである場合、回路状態フラグ７ａを参照すると、ライン１ではＬＯＷ→ＬＯＷであり、ライン２ではＨＩ→ＨＩであるから、異常判定手段４ｂはこれも正常と判断する。これにより、ＣＰＵ４は情報処理装置のセキュリティフラグ７ｂを正常にセットする。このライン１，２のＨＩ→ＨＩ、ＬＯＷ→ＬＯＷの組み合わせが、本発明の実施の形態１における検出出力信号の第１の組み合わせである。

以上は情報処理装置が正常な場合の説明であるが、図５に基づいて異常が発生した場合の検知について説明する。正常な場合と同一の手順で検出動作を行うが、ライン２が断線している場合（異常がある場合）を説明する。

図４と同様、まず、ライン１に出力ポート１からＨＩ信号、ライン２に出力ポート２からＬＯＷ信号を出力してからその検出出力信号を入力ポート１，２で検出し、その後に、ライン１に出力ポート１からＬＯＷ信号、ライン２に出力ポート２からＨＩ信号を出力してからその検出出力信号を入力ポート１，２で検出する。

最初のパルス信号を出力するに当たっては、検出制御手段４ａはライン１，２の回路状態フラグ７ａをＨＩ，ＬＯＷにセットし、図５の右上に示すようにライン１，２にそれぞれＨＩ，ＬＯＷ信号を出力する。

これに対してライン１の検出信号がＨＩ信号で、ライン２の検出信号がＬＯＷとなる。ライン２では穴１０で断線しているが、ＬＯＷ信号であるために回路状態フラグ７ａを参照しても断線は判別できない。ライン１ではＨＩ→ＨＩであり、ライン２ではＬＯＷ→ＬＯＷであり、ここまでは正常と同じ判断になる。

しかし、次のパルス信号を出力するとき、検出制御手段４ａはライン１，２の回路状態フラグ７ａをそれぞれＬＯＷ，ＨＩにセットし、図５の右下に示すようにライン１，２にそれぞれＬＯＷ，ＨＩ信号を出力する。

すると、ライン２が断線しているから、ライン１の検出信号はＬＯＷ信号となる。ライン２の検出信号はＨＩになるはずのところ、ＬＯＷ信号になり、回路状態フラグ７ａを参照すると、ライン１ではＨＩ→ＨＩであるが、ライン２ではＨＩ→ＬＯＷとなり、異常判定手段４ｂは異常と判断する。これにより、ＣＰＵ４は情報処理装置のセキュリティフラグ７ｂを異常にセットする。このライン１，２のＨＩ→ＨＩ、ＨＩ→ＬＯＷの組み合わせが、本発明の実施の形態１における検出出力信号の第２の組み合わせである。ＨＩ→ＬＯＷになった方のラインが断線している。

このように図３〜図５に示した実施の形態１のセキュリティケース１は、不正に情報を取り出そうとして一方のプリントパターン配線２の始端と終端を短絡させた場合にも、残りのプリントパターン配線２によって穴１０等が開けられたり破壊されたりしたことを検出できる。そして、一方が壊れても、もう一方で対処が可能であり、フェイルセーフ構造となる。

続いて、図３〜図５に示したセキュリティケース１の２本の長い屈曲導線の配線回路が塵等でショートして誤動作するようになったとき、この検出制御手段４ａと異常判定手段４ｂがこれを異常と判断できることを説明する。

図６に示すように、この場合ライン１とライン２がプリントパターン配線２の配線回路の途中でショートしている。この状態で、まず、ライン１に出力ポート１からＨＩ信号、ライン２に出力ポート２からＬＯＷ信号を出力してからその信号を入力ポート１，２で検出し、その後に、ライン１に出力ポート１からＬＯＷ信号、ライン２に出力ポート２からＨＩ信号を出力してからその信号を入力ポート１，２で検出する。

最初のパルス信号を出力するとき、検出制御手段４ａはライン１，２の回路状態フラグ７ａをそれぞれＨＩ，ＬＯＷにセットし、図６の右上に示すようにライン１，２にそれぞれＨＩ，ＬＯＷ信号を出力する。これに対してライン１の検出信号がＨＩ信号で、ライン２の検出信号もＨＩとなる。ライン２の出力信号がＨＩ信号であり、回路状態フラグ７ａを参照すると、ライン１ではＨＩ→ＨＩ、ライン２ではＬＯＷ→ＨＩとなり、本来であればライン１ではＨＩ→ＨＩであり、ライン２ではＬＯＷ→ＬＯＷなので、異常判定手段４ｂはここで異常と判断できる。

ここで更に、確証を得るため、次のパルス信号を出力するとき、検出制御手段４ａはライン１，２の回路状態フラグ７ａをそれぞれＬＯＷ，ＨＩにセットし、図５の右下に示すようにライン１，２にそれぞれＬＯＷ，ＨＩ信号を出力する。すると、ライン１，２がショートしているから、ライン１の検出出力信号はＬＯＷ信号、ライン２はＨＩ信号となる。

しかし、回路状態フラグ７ａを参照すると、ライン１ではＬＯＷ→ＬＯＷのはずであるはずのところ、ＬＯＷ→ＨＩとなり、ライン２ではＨＩ→ＨＩなので、異常判定手段４ｂは最初の異常判断と併せて異常と判断する。これにより、ＣＰＵ４はセキュリティフラグ７ｂを異常にセットする。このライン１，２のＬＯＷ→ＨＩ、ＨＩ→ＨＩの組み合わせが、本発明の実施の形態１における短絡を検出する検出出力信号の組み合わせである。

このように実施の形態１においては、不正に情報を取り出そうとして穴を開けた場合にも、また、塵等でプリントパターン配線２がショートした場合にも、セキュリティフラグ７ｂに異常のフラグがセットされた場合は何れも、メモリ処理手段４ｃがメモリ７内に記憶されている重要なプログラムやデータを初期化し、通知手段４ｄがこの旨をインターフェース８、ネットワークを介して、あるいはインターフェース８、モデム（図示しない）、電話回線を介して管理者に通知する。従って、不正を確実に検知することができる。

初期化するのに代えて消去方法として、メモリ７内に記憶されているプログラムを読出し不能にするのでもよい。すなわち、プログラム、データを読み出すための管理用のファイルを無効にし、これらプログラム、データへアクセスできないようにする。

次に、実施の形態１のセキュリティケース１の筐体ケース１ａ，筐体カバー１ｂは、誰かに分解されたときに、プリントパターン配線２を使ってこれを検知することが可能なことを説明する。図７（ａ）は実施の形態１における情報処理装置のセキュリティケースの嵌合部の一例を示しており、図７（ｂ）はセキュリティケースの嵌合部の別の例を示している。

図７（ａ）のセキュリティケース１においては、筐体ケース１ａの係止溝１１ａがプリントパターン配線２の導線の途中近傍に形成されている。そして嵌合爪１１ｂの付近でプリントパターン配線２の一部が切断されている。この係止溝１１ａに対して、筐体カバー１ｂの図示しない嵌合爪（図８参照）が嵌合され、この爪付近に設けた導線が、切断された配線回路に接続されることにより、プリントパターン配線２による１本の屈曲導線の配線回路が完成する。

従って、キュリティケース１の筐体ケース１ａ，筐体カバー１ｂが分解されたときには、この部分で屈曲導線の配線回路が断線され、検出制御手段４ａによる検知動作が行われ、異常判定手段４ｂによる異常判断により、セキュリティフラグ７ｂに異常を示すフラグがセットされ、直ちにメモリ７内に記憶されている重要なプログラムやデータを消去、読み出し不能にされ、この旨がインターフェース８、ネットワークを介して、あるいはインターフェース８、モデム（図示しない）、電話回線を介して管理者に通知される。

同様に、図７（ｂ）のセキュリティケース１では、筐体ケース１ａの嵌合爪１１ｂがプリントパターン配線２の導線の途中近傍に形成されている。嵌合爪１１ｂ付近でプリントパターン配線２の一部が切断されている。この嵌合爪１１ｂに対して、筐体カバー１ｂの図示しない係止溝（図８参照）が嵌合され、この溝付近に設けた導線が接続されることにより、プリントパターン配線２による１本の屈曲導線の配線回路が完成する。その動作は図７（ａ）と同様である。図８はセキュリティケース１の係止溝１１ａと嵌合爪１１ｂを示す。１２ａは係止溝１１ａ近傍に設けた導線であり、１２ｂは嵌合爪１１ｂ近傍に設けた導線である。

なお、実施の形態１においては、筐体ケース１ａ，筐体カバー１ｂが分解されたときに、プリントパターン配線２を使ってこの分解を検知可能であることは、係止溝１１ａと嵌合爪１１ｂを使った場合だけにとどまらない。図９は感圧導通コネクタで筐体ケース１ａ，筐体カバー１ｂの分解を検知する場合を示している。図９において、１３は両側に圧力を受けると間に挟んだ多数の少なくとも一部の導線が導通する感圧導通ゴムコネクタ（本発明の感圧導通コネクタ）である。

筐体ケース１ａ，筐体カバー１ｂを嵌合させるため、両者のプリントパターン配線２間に挟んだ感圧導通ゴムコネクタ１３に圧縮力をかけると、筐体ケース１ａの配線回路と、筐体カバー１ｂの配線回路の間にこの感圧導通ゴムコネクタ１３が配置されていれば、筐体ケース１ａ，筐体カバー１ｂが嵌合された状態で、２つのプリントパターン配線２が１本のプリントパターン配線２を形成することになる。

この状態では、プリントパターン配線２に検出信号を出力すると同一信号からなる検出出力信号が検出され、上述したセキュリティフラグ７ｂは正常とセットされる。しかし、誰かが筐体ケース１ａ，筐体カバー１ｂを分解したときは、感圧導通ゴムコネクタ１３に対する圧縮力がなくなり、電気的に不導通となる。これにより、プリントパターン配線２の途中が断線状態となって、回路状態フラグ７ａと検出出力信号の関係がＨＩ→ＬＯＷとなり、異常判定手段４ｂは異常と判断し、セキュリティフラグ７ｂは異常にセットされる。

このように実施の形態１の情報処理装置によれば、不正に情報を取り出そうとして穴等を開けた場合にも、また、塵等でプリントパターン配線２がショートした場合も、異常と判断され、メモリ７内に記憶されている重要なプログラムやデータを消去することができ、この旨をインターフェース８、ネットワークを介して、あるいはインターフェース８、モデム、電話回線を介してリアルタイムに管理者に通知することができる。従って、不正に情報を取り出すことがきわめて困難となり、塵等で誤作動しても異常検知できる高いセキュリティレベルを得ることができる。

本発明は、セキュリティケースを備えた情報処理装置に適用できる。

本発明の実施の形態１における情報処理装置のプリントパターン配線が１本のときの全体構成図 本発明の実施の形態１における情報処理装置のセキュリティケースに検出信号を加えたときの正常時と異常時の信号の説明図 本発明の実施の形態１における情報処理装置のプリントパターン配線が２本のときの説明図 本発明の実施の形態１における情報処理装置のプリントパターン配線が２本のときの正常時の信号の説明図 本発明の実施の形態１における情報処理装置のプリントパターン配線が２本のときの異常時の信号の説明図 本発明の実施の形態１における情報処理装置のプリントパターン配線が２本短絡したときの異常時の信号の説明図 （ａ）本発明の実施の形態１における情報処理装置の第１嵌合部を有するセキュリティケースの説明図、（ｂ）本発明の実施の形態１における情報処理装置の第２嵌合部を有するセキュリティケースの説明図 本発明の実施の形態１における情報処理装置のセキュリティケースの嵌合部の拡大説明図 本発明の実施の形態１における情報処理装置のセキュリティケースの感圧導通コネクタを使った屈曲導線の回路の説明図 従来のセキュリティケースの説明図

符号の説明

１ セキュリティケース
１ａ 筐体ケース
１ｂ 筐体カバー
２ プリントパターン配線
３ 基板
４ ＣＰＵ
４ａ 検出制御手段
４ｂ 異常判定手段
４ｃ メモリ処理手段
４ｄ 通知手段
５ リード線
５ａ，５ｂ リード線
６ａ，６ｂ コネクタ
７ メモリ
７ａ 回路状態フラグ
７ｂ セキュリティフラグ
８ インターフェース
９ 電源
１０ 穴
１１ａ 係止溝
１１ｂ 嵌合爪
１２ａ，１２ｂ 導線
１３ 感圧導通ゴムコネクタ
１０１ セキュリティケース
１０２ ＣＰＵ
１０３ プログラムメモリ
１０４ キーメモリ
１０５ 情報メモリ
１０６ メモリ用電源
１０７ セキュリティスイッチ
１０８ プリントパターン配線フィルム

Claims (6)

1. 電子部品を収容した筐体に設けた一組の並んだ導線と、
   第１の判定を行なうために前記一組の一方の導線にＨＩ信号を、他方の導線にＬＯＷ信号を入力する検出制御手段と、
   前記一方の導線を通過した検出出力信号と前記一方の導線に加えたＨＩ信号との一致、および前記他方の導線を通過した検出出力信号と前記他方の導線に加えたＬＯＷ信号との一致を第１の判定として判定する判定手段と、
   第２の判定を行なうために前記一組の一方の導線にＬＯＷ信号を、他方の導線にＨＩ信号を入力する前記検出制御手段と、
   前記一方の導線を通過した検出出力信号と前記一方の導線に加えたＬＯＷ信号との一致、および前記他方の導線を通過した検出出力信号と前記他方の導線に加えたＨＩ信号との一致を第２の判定として判定する前記判定手段と、
   前記第１の判定または前記第２の判定での不一致により前記筐体の変化を検知する情報処理装置。
2. 前記判定手段からの出力により、前記情報処理装置内の情報を消去または読み出し不能にする処理手段が設けられたことを特徴とする請求項１に記載の情報処理装置。
3. 前記筐体が第１のケースと第２のケースから構成され、前記第１および第２のケースそれぞれの一組の独立した２本の導線をおのおの接続する導通コネクタが設けられたことを特徴とする請求項１または請求項２のいずれかに記載の情報処理装置。
4. 前記一組の並んだ導線が前記筐体の内側に直接、熱転写処理によって形成されたことを特徴とする請求項１乃至請求項３の何れかに記載の情報処理装置。
5. 電子部品を収容した筐体に一組の並んだ導線を有する情報端末において、
   第１の判定を行なうために前記一組の一方の導線にＨＩ信号を、他方の導線にＬＯＷ信号を入力し、
   前記一方の導線を通過した検出出力信号と前記一方の導線に加えたＨＩ信号との一致を判定し、
   前記他方の導線を通過した検出出力信号と前記他方の導線に加えたＬＯＷ信号との一致を判定し、
   第２の判定を行なうために前記一組の一方の導線にＬＯＷ信号を、他方の導線にＨＩ信号を入力し、
   前記一方の導線を通過した検出出力信号と前記一方の導線に加えたＬＯＷ信号との一致を判定し、
   前記他方の導線を通過した検出出力信号と前記他方の導線に加えたＨＩ信号との一致を判定し、
   前記第１の判定または第２の判定での不一致により前記筐体の変化を検知する情報盗用防止方法。
6. 前記第１の判定または第２の判定での不一致により、前記情報処理装置内の情報を消去または読み出し不能にすることを特徴とする請求項５に記載の情報盗用防止方法。

Images