JP3750430B2 - 筐体の開口検知機能を備えた端末装置及び同端末装置を含むシステム - Google Patents
筐体の開口検知機能を備えた端末装置及び同端末装置を含むシステム Download PDFInfo
- Publication number
- JP3750430B2 JP3750430B2 JP22454699A JP22454699A JP3750430B2 JP 3750430 B2 JP3750430 B2 JP 3750430B2 JP 22454699 A JP22454699 A JP 22454699A JP 22454699 A JP22454699 A JP 22454699A JP 3750430 B2 JP3750430 B2 JP 3750430B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- housing
- terminal device
- timing
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Alarm Systems (AREA)
- Burglar Alarm Systems (AREA)
Description
【発明の属する技術分野】
この発明は、筐体が少なくとも2分割されている端末装置において、筐体の開口検知機能を備えた端末装置および同端末装置を含むシステムに関する。
【0002】
【従来の技術】
筐体の開口検知機能を備えた端末装置としては、従来から、店舗等においてクレジットによる取引を処理する際に使用されるCAT(Credit Authorization Terminal)がある。このCATでは、周知のようにクレジットカードから読み取ったカードデータと入力された取引データ(取引金額など)とを公衆回線網を介してカード会社(ホスト装置)に送信して取引認証を要求し、この要求に対する認証結果に応じて取引を処理する。
【0003】
CATが上記のような構造を備える結果、CATのメモリには秘匿性が要求されるカードデータが記憶されることになり、管理が十分に行き届かないと、CATを使用していない時間帯において他人によって筐体が開口され、基板上の適当な箇所からカードデータを含むメモリ情報を読み取って悪用される可能性がある。
【0004】
そこで、このような端末装置のセキュリティを高めるために、筐体内にマイクロスイッチを設け、筐体が開口した時にマイクロスイッチの接点が作動することによりメモリ情報を強制的に消去させてしまう方式が採用されている。例えば、CATを上側の筐体と下側の筐体に分割した場合、下側の筐体に基板を配置すると共にこの上にマイクロスイッチを固定し、上側の筐体からこのマイクロスイッチのスイッチ接点を押し板で押下するようにして、上側の筐体が取り外された時に押し板によって押下されていたマイクロスイッチの接点が開放されることを検出してメモリ情報を消去する。
【0005】
【発明が解決しようとする課題】
しかし、もし、上記のような構造が予めわかっている場合には、上記マイクロスイッチによる筐体開口検知機能も破られてしまう可能性がある。例えば、上下の筐体を取り外すことなく、筐体の側部からドリルで筐体自体に孔を開け、この孔から上記マイクロスイッチ上部に接着剤を流してマイクロスイッチの接点自体を固定した後、上下筐体を外したり、あるいは、上側の筐体にドリルで孔を開けこの孔から細長い棒を通してマイクロスイッチの接点を押しながら筐体を開くことが可能である。なお、実際には、マイクロスイッチの配置位置が簡単にわからないかもしれないが、事前に同じ機種の装置を入手して分解、解析しておくことによって、マイクロスイッチの正確な位置と共にどのようにしてメモリ情報を入手するかもわかるようになる。
【0006】
そこで、この発明の目的は、上記CATなどのようなセキュリティ情報を記憶する装置において、筐体の開口検知を確実に検知することのできる端末装置およびこの端末装置を含むシステムを提供することにある。
【0007】
【課題を解決するための手段】
この発明は、上記の課題を解決するために次の構成を備えている。
【0008】
(1) 少なくとも2分割された端末装置筐体のそれぞれの筐体部分が内部に外乱光が入らないように閉じられるとともに、それらの筐体部分の各々に発光素子と受光素子を対向して設けるとともに、
前記発光素子を複数段階の明るさで発光させる発光制御手段と、
前記発光制御手段が前記発光素子を発光させる各段階の明るさに対して、それぞれ前記受光素子の受光レベルの正常範囲を設定する受光レベル設定手段と、
所定のタイミングで、この所定のタイミングを複数のサブタイミングに分け、各サブタイミングで前記発光制御手段により前記発光素子の発光する明るさを切り換えるとともに、いずれかのサブタイミングで検出された前記受光素子の受光レベルがその時点における発光素子の明るさに対して前記受光レベル設定手段に設定されている正常範囲でないとき、または前記所定のタイミング以外の任意のタイミングで該受光素子により前記発光素子の光以外の外光を検出したとき、筐体が開けられていると検知する第1の検知手段と、を設けたことを特徴とする。
【0009】
この発明では、発光素子と受光素子からなる一対の光学素子を少なくとも2分割された筐体部分に対向配置し、これらの筐体が開かれた時に受光素子で発光素子からの光を受光できないことを利用してその筐体部分が開かれたことを検知する。また、同じ受光素子を利用して外光を検出するタイミングを設け、筐体部分が開かれた時に外光を検出することを利用して筐体の開口状態を検知する。すなわち、所定のタイミングで受光素子と発光素子による光路が成立しているかどうかをチェックし、その所定のタイミング以外の任意のタイミングで受光素子によって外光を検出しているかどうかをチェックする。この2つのチェックを断続的に行うことによって筐体の開口有無を確実に検出する。
しかも、所定のタイミングを複数のサブタイミングに分割し、各サブタイミングで発光素子の発光する明るさを切り換え、いずれかのサブタイミングで検出された受光素子の受光レベルがその時点における発光素子の明るさに対して設定されている正常範囲でないとき、筐体の開口状態を検知する構成としているので、高いセキュリティを実現できる。例えば、発光素子を外部から用意したものに置き換えた場合、その発光素子の明るさをサブタイミング毎に切り換える必要があるが、このようなことは極めて困難である。さらに、前記所定のタイミングをランダムにすることによってセキュリティはさらに高いものとなる。
なお、外光とは、発光素子からの光以外の光であり、例えば、自然光や他の発光手段からの光等である。また、任意のタイミングとは、断続的に発生する所定のタイミング間においてのタイミングであっても良いし、そのタイミング間の全部の時間帯であっても良い。
【0010】
(2)前記第1の検知手段は、前記所定のタイミングをランダムに発生する。
【0011】
所定のタイミングでは発光素子からの光を受光素子によって検出するが、このタイミングを定期的に発生することにするとそのタイミングを何らかの方法により知られた場合、上記発光素子または受光素子に代えて別途用意した発光素子または受光素子を用いて上記知り得たタイミングによって光路を形成することが考えられる。そこで、この所定のタイミングをランダムに発生する。これにより、外部からはこのタイミングを認識することができず、この発光素子と受光素子によって筐体の開口検知を行うセキュリティを極めて高くすることが出来る。
【0014】
(3) 前記第1の検知手段は、所定のタイミングにおいてだけ発光素子をオンする。
【0015】
一般に、端末装置はAC100Vを電源としているが、これを外した場合には内部の制御部等の電源がバッテリで供給される。しかし、発光素子の駆動は比較的大きな電力を要するために、この発光素子を常時オン状態にすると電池の消耗が大きくなり、長時間放置すると発光素子と受光素子によるセキュリティを保持できなくなってしまう。そこで、この所定のタイミングにおいてだけ発光素子をオンすることで、バッテリ寿命を長くしこのセキュリティの保証できる期間を長くする。
【0016】
(4) 各筐体部分のそれぞれに設けたマイクロスイッチ及び該スイッチの押圧部材と、押圧部材によるマイクロスイッチの押圧状態が解除されたことを検出したとき筐体が開けられていると検知する第2の検知手段と、を備える。
【0017】
上記第2の検知手段は、上記(1)に示す第1の検知手段と共に設けるものであって、この第2の検知手段によって機械的に筐体が開けられた時を検出する。(1)に示す端末装置では電源コードが抜かれてバッテリが完全に消耗すると第1の検知手段が機能しなくなるが、この第2の検知手段ではバッテリの消耗度合いとは無関係に機械的に筐体の開口を検知する。したがって、(1)の第1の検知手段と組み合わせることによってさらにセキュリティを高くすることができる。
【0018】
(5) 前記第1の検知手段または前記第2の検知手段により筐体が開けられていると検知したとき、端末装置本体の動作を禁止する禁止手段を備える。
【0019】
不正な行為により筐体が開けられた場合に、この禁止手段で端末装置が動作しないようにすることで、不正な取引行為等が行われるのを防止できる。
【0020】
(6) 筐体が開けられていると検知されたことを、通信回線を介して接続されている上位装置に通信する通信手段を備える。
上記第1の検知手段または第2の検知手段によって筐体が開けられていると検知した時には、この状態をどこかに報知することが実際上必要になってくる。そこで、端末装置にはホスト装置が通信回線(公衆回線など)によって接続されていることを利用し、この通信回線を用いて上位装置に自動的に通信する。これにより、保守のための別の回線等が不要となる。
【0021】
上記検知手段または第2の検知手段によって筐体が開けられていると検知した時には、この状態をどこかに報知することが実際上必要になってくる。そこで、端末装置にはホスト装置が通信回線(公衆回線など)によって接続されていることを利用し、この通信回線を用いて上位装置に自動的に通信する。これにより、保守のための別の回線等が不要となる。
【0022】
【発明の実施の形態】
図1は、この発明の実施形態であるCATの外観図を示している。
【0023】
このCATは、公衆回線によって図外のホスト装置(クレジットカードのホスト装置および管理用ホスト装置)に接続されている。CAT自体の機能は、従来から使用されているものと同じであって、プリンタ、ディスプレイ、キーボードおよびカードリーダを備えている。CATの電源には、通常、AC100Vの商用電源が利用されており、このAC100Vを利用できない時には、内蔵されているバッテリによって必要な部分に電源供給される。
【0024】
図2は、上記CATの制御部のブロック図である。CPUには、メインCPU2とサブCPU3とが使用され、メインCPU2において通常の取引制御やホスト装置との通信制御等が行われ、サブCPU3において後述のセキュリティ管理が行われる。
【0025】
メインCPU2には、ROM、RAM、キーボード、カードリーダ、ブザー、ディスプレイ、プリンタ、時計、モデムがそれぞれ接続されており、モデムからはカード会社ホストおよび管理ホストに公衆回線を介して接続されるようになっている。
【0026】
図1に示すように、このCATは上下の2つの筐体1a、1bで構成され、この2つの筐体1a、1bを図外のねじ等で固定することによってCAT本体の内部を封印している。図2に示すように、装置内部のプリント基板にはRAMが配置されており、このRAMにカードリーダから読み取られたカードデータが取引毎に順次記憶されるようになっている。また、取引時にはこのRAMに記憶されているカードデータがモデムを介してカード会社ホストに伝送される。このRAMは不揮発性メモリで構成されており、電源コードが抜かれてもカードデータはこのRAM内に保持されているが、後述のように、筐体1a、1bが開けられた時にはこのRAMのメモリ情報が自動的に消去されるようになっている。また、このRAMには一部プログラムも記憶されており、このプログラムも同時に消去されるようになっている。したがって、後述の検知手段によって筐体1a、1bが開けられたことを検知された時にはRAMの内容がすべて消去されることになるから、このメモリ情報を悪用するために別の装置に吸い上げることは不可能である。
【0027】
図3は、上記CATの一部断面図、図4は一部斜視断面図を示している。下側の筐体1bには、メインCPU2が搭載されているメインCPUボード9と、セキュリティ管理のサブCPU3が搭載されているサブCPUボード11が取り付けられており、このサブCPUボード11に、マイクロスイッチ10とその側部に設けられているハイブリッドIC4と受光フォトトランジスタ5が配置されている。また上側の筐体1aには、上記マイクロスイッチ10の接点を押すマイクロスイッチ押さえ部材5と、上記受光フォトトランジスタ5に対向する発光ダイオード7が設けられている。8は、受光フォトトランジスタ5と発光ダイオード7、マイクロスイッチ10、ハイブリッドIC4およびマイクロスイッチ押さえ部材6を被うカバー板金であって、上側の筐体1aに取り付けられている。また下側の筐体1bに取り付けられているメインCPUボード9に、ROMやRAM等のメモリ素子および回路パターンが形成されている。
【0028】
以上の構成で、筐体1aと1bが完全に閉じられている状態では、マイクロスイッチ押さえ部材6がマイクロスイッチ10の接点を確実に押下しており、また発光ダイオード7と受光フォトトランジスタ5は光路が一致しており、サブCPU3においてこの状態が常時監視されている。そして、筐体1aが1bに対して開かれると、マイクロスイッチ押さえ部材6がマイクロスイッチ10から離れるためにマイクロスイッチ10はオフとなり、また発光ダイオード7と受光フォトトランジスタ5の光路が一致しなくなるために受光フォトトランジスタ5が発光ダイオード7からの光を受光しなくなる。サブCPU3は、この2つの状態のいずれかを検出すると筐体が開けられているものと検知し、エラー情報を発生してメインCPU2に対して出力する。また、メインCPU2は、このエラー情報を受けると、直ちにモデムを介してカード会社のホストに対しセキュリティエラー情報を通知する。なお、ハイブリッドIC4は図4に示すようにマイクロスイッチ10の外側に配置されている。この配置関係によって、筐体1bの側部からドリルでマイクロスイッチ10の上部方向に孔を開け、ここから接着剤を流し込んでマイクロスイッチ10の接点のオン状態を固定しようとしても、その際にはハイブリッドIC4を突き破ることになるからサブCPU3によってこのハイブリッドIC4の電気的な状態が変化したことを検出することができる。すなわち、ハイブリッドIC4がドリル等で破壊されると、その電気的な状態が変わることをサブCPU3が検出し、その段階で直ちにエラー情報を作成してメインCPU2に出力する。この例では、ハイブリッドIC4をマイクロスイッチ10の側部の一箇所だけに立設状態で配置しているが、さらに他の側部や四方の側部全体に配置することも可能である。また、ハイブリッドIC4としては全体を抵抗材料で形成したり、あるいは、櫛状または任意の形状の抵抗パターンで形成することができる。その他にも、一部が破壊された時に容量、インピーダンス特性等の電気的特性の変化するいかなる態様のものも構成することが可能である。
【0029】
図5は、サブCPUボード11の回路構成図である。サブCPU3は、発光ダイオード7を駆動する動作と、受光フォトトランジスタ5の受光信号を処理する動作と、マイクロスイッチ10の接点のオンオフ状態およびハイブリッドIC4の電気的な状態を監視する動作と、メインCPU2に対してエラー情報を送信する動作を行う。
【0030】
発光ダイオード7に対しては、抵抗R1およびR2を使用して3段階の出力モードを設定する。抵抗R1のみを使用する場合には出力1、抵抗R2のみを使用する場合は出力2、両方の抵抗R1,R2を使用する場合には出力1、2のオンモードとなる。発光ダイオード7は、この3つの出力モードに応じた明るさの発光をする。また、各出力モードに応じて受光フォトトランジスタ5の受光レベルの正常範囲が予め決められた値に変化する。受光レベルの検出はADコンバータ6によってデジタル量に変換された後、サブCPU3において行われる。ハイブリッドIC4は図に示すような抵抗パターンを持っており、ドリル等によって破壊された時に変化する抵抗値をADコンバータ12でデジタル量に変換しこれをサブCPU3が検出する。
【0031】
サブCPU3は、ハイブリッドIC4の状態およびマイクロスイッチ3の状態を静的に監視し、受光フォトトランジスタ5の受光レベルの監視を動的に行う。以下、このサブCPU3の動作について図6を参照して説明する。
【0032】
ST1は、出力1、出力2、出力1、2の各々の出力モードでの受光レベルの正常範囲の設定を行うと共に、受光フォトトランジスタ5による外光(以下外乱光という)での受光レベルの正常範囲の設定を行う。この値は、サービスマンモード(キーボードから所定のパスワード入力等に基づいて設定されるサービスマンのみが入力できるモード)で設定してもよいし、管理ホスト装置(図示せず)から公衆回線を介して設定することも可能である。さらに、ST2においてハイブリッドIC4のオープン/ショートレベルの設定を行う。このオープン/ショートレベルの設定は、ハイブリッドIC4が破壊した場合の端子レベルの設定であって、破壊によって変化する抵抗パターンに基づく端子のオープンレベルまたはショートレベルを設定する。
【0033】
以上の事前の設定操作を行った後、ST3以下のセキュリティ監視動作を行う。
【0034】
ST3〜ST9では、出力1オン、出力2オン、出力1、2オンの3つの出力モードを順次選択して、各モードでの受光レベルをチェックする。このときの受光レベルは、ST1で各出力モードで設定した受光レベルの正常範囲に基づいて行われる。なお、受光レベルの正常範囲はしきい値によって決められるものである。各出力モードでいずれかの受光レベルが異常である場合にはST10に進んでセキュリティエラーを発生し、このセキュリティエラー情報が直ちにメインCPU2へと送られる。
【0035】
次に、以上の3段階の出力モードのチェックを1回とし、このチェックがN回される度に受光フォトトランジスタ5による外乱光の受光レベルのチェックを行う(ST11)。外乱光がある一定レベルを越えていれば、筐体1aが開かれていることになるためこの状態を異常とみなしてST10に進む。さらに、ST12においてマイクロスイッチ10のオープンチェック(接点が押圧されていない場合にはオープン)が行われ、ST13でハイブリッドIC4のオープン/ショートチェック(ドリル等によって破壊されていればオープン状態またショート状態)がそれぞれ行われ、いずれかのチェックで異常であればST10に進んでセキュリティエラーを発生する。
【0036】
続いて、ST14において乱数発生によるタイマをセットし、このタイマがタイムアップするまで待って(ST15)、再びST3以下のルーチンを実行する。乱数発生によるタイマセットを使うことによって、ST3以下の動作は断続的に且つ不規則に行われることになり、発光ダイオード7や受光フォトトランジスタ5に代えて外部から等価の機能を持つ光学素子を筐体内に挿入し、なりすましにより、本来の発光ダイオード7および受光フォトトランジスタ5に置き換えることは不可能となる。
【0037】
以上の動作において、発光ダイオード7および受光フォトトランジスタ5はST3、ST5、ST7のタイミングにおいてのみオンされ、またST11において受光フォトトランジスタ5のみがオンされる。これ以外の期間においては、発光ダイオード7および受光フォトトランジスタ5共駆動されない。このようにすることで、もし、電源コードが抜かれていても、バッテリの消耗を極力減らすことができる。また、このタイミングにおいてのみチェックされるからそれ以外のタイミングでのチェックを無効とすることができセキュリティ対策上有効である。なお、バッテリ消耗を減らす観点からは、上記タイミングにおいて発光ダイオードのみオンすることでも良い。
【0038】
図7は、上記ST3〜ST11においての受光レベル監視動作を示すタイミングチャートである。出力1、出力2、出力1,2の順に第1のタイミングT1 で受光レベルがチェックされる。この第1のタイミングT1 では、この場合3つのサブタイミングT11、T12、T13が設定され、各サブタイミングでの受光レベルの正常範囲すなわち正常有無を判断するためのしきい値がそれぞれ異なる値に設定されている。また、図の時間t1 およびt2 は乱数発生によりセットされたタイマ時間であって、これらの値は毎回異なっている。発光ダイオード7および受光フォトトランジタ5によるST3〜ST8の第1のタイミングT1 の受光レベルチェックがN回行われる毎に、第2のタイミングT2 において外乱光の検出が行われる。この時の受光フォトトランジタ5の受光レベルの正常範囲すなわちしきい値も予めST1で設定された値に従う。図7に示す例では、3回目の受光レベルチェックにおいて、第1のタイミングT1 の最初のサブタイミングT11でレベルエラーが発生していることを示している。なお、第2のタイミングは第1のタイミング以外の任意のタイミングでよく、このタイミングは第1のタイミング間の時間帯全てであっても良い。
【0039】
このように、この実施形態ではサブCPUボード11において、
▲1▼ 第1のタイミングT1 において発光ダイオード7および受光フォトトランジスタ5による受光レベルのチェックを、発光レベルとしきい値の異なる各サブタイミングで行う。
【0040】
▲2▼ 乱数発生による上記▲1▼のチェック周期を不定期にする
▲3▼ ときどき(▲1▼のN回毎に)外乱光検出を行う
▲4▼ 必要な時にのみ発光ダイオード7および受光フォトトランジスタ5をオンする
ことによって、外部から別の光学素子を何らかの方法によって筐体内に挿入し、なりすましによって本来の発光ダイオード7および受光フォトトランジスタ5に置き換える動作を行わせることはほとんど不可能となる。このように、万一、図6に示す動作内容が予めわかっているとしてもこのセキュリティを破って筐体1aを開くことはほとんど不可能である。また、必要な時にのみ発光ダイオード7および受光フォトトランジスタ5を駆動しているから、電源コードを抜いていたとしてもバッテリィの消耗が少なくて済む。
【0041】
図8は、メインCPU1の概略の動作を示している。
【0042】
メインCPU1は、通常は入力操作待ちの状態にある(ST20)。入力操作があると、以下21での入力処理があってカード会社のホストとの通信があり(ST22)、NGでない場合に取引が成立して印刷処理を行う(ST23、ST24)。入力操作待ちの時にサブCPU2からセキュリティエラー情報を受け取ると(ST26)、直ちに、管理ホストに対してセキュリティエラー情報を送信し(ST27)、ST28で必要なセキュリティ処理を行う。一般には、このセキュリティ処理としては、RAMに記憶されているカードデータ等のセキュリティ情報およびプログラムなどを消去する処理を含んでいる。すなわち、このセキュリティ処理により、装置本体の動作が禁止されることになり、不正な取引行為を防止できる。
【0043】
筐体の開口を検知する他の方法として、さらに図9に示す方法がある。図9では、サブCPUボード11の周囲を配線を密集パターン化したFPC基板で覆っている。この方法では、ドリル等でサブCPU基板のマイクロスイッチ部に向けて筐体に孔が開けられても、そのときにFPC基板も破壊(配線が断線する)することを検知出来るから、筐体が開口する直前の状態を検知出来る。
【0044】
なお、本実施形態は、クレジットカードを扱うCATについて述べたが、その他のセキュリティ情報を扱う端末装置にも適用できるものである。また、筐体が3つ以上に分割されている端末装置にも適用することが出来る。
【0045】
【発明の効果】
この発明によれば、以下の効果を奏することができる。
【0046】
(1) 光学素子により所定のタイミング(第1のタイミング)とそれ以外の任意のタイミング(第2のタイミング)を使って発光素子からの光および外光をそれぞれ検出するようにしているため、内部の構造が知られていても確実な筐体の開口検知を行うことが出来る。このため、高いセキュリティを得られる。また、第1のタイミングをランダムに発生したり、第1のタイミングを複数のサブタイミングに分けて各サブタイミングで受光レベルのしきい値を変えるようにすることで、さらにセキュリティを高くすることができる
(2) 発光素子を第1のタイミングにおいてだけオンすることで装置全体がバッテリで駆動する場合にそのバッテリの消耗を減らすことができる。
【0047】
(3) マイクロスイッチによる筐体開口検知機能を加えることで、上記セキュリティをさらに高くすることができる。
【0048】
(4) 筐体が開けられていることを検知したときに、端末装置本体の動作を禁止したり、エラー情報を上位のホスト装置に通信することにより、不正な取引行為等を防止し、また、筐体が開けられた場合に直ちにホスト装置側で知ることができる。
【図面の簡単な説明】
【図1】この発明の実施形態であるCRTの外観図
【図2】CATの制御部のブロック図
【図3】CATの一部の断面図
【図4】CATの一部の斜視断面図
【図5】サブCPUボードの回路図
【図6】サブCPUの動作を示すフローチャート
【図7】サブCPUの一部の動作タイミングチャート
【図8】メインCPU1の動作を示すフローチャート
【図9】開口検知を行う他の例を示す図
Claims (7)
- 少なくとも2分割された端末装置筐体のそれぞれの筐体部分が内部に外乱光が入らないように閉じられるとともに、それらの筐体部分の各々に発光素子と受光素子を対向して設けるとともに、
前記発光素子を複数段階の明るさで発光させる発光制御手段と、
前記発光制御手段が前記発光素子を発光させる各段階の明るさに対して、それぞれ前記受光素子の受光レベルの正常範囲を設定する受光レベル設定手段と、
所定のタイミングで、この所定のタイミングを複数のサブタイミングに分け、各サブタイミングで前記発光制御手段により前記発光素子の発光する明るさを切り換えるとともに、いずれかのサブタイミングで検出された前記受光素子の受光レベルがその時点における発光素子の明るさに対して前記受光レベル設定手段に設定されている正常範囲でないとき、または前記所定のタイミング以外の任意のタイミングで該受光素子により前記発光素子の光以外の外光を検出したとき、筐体が開けられていると検知する第1の検知手段と、を設けたことを特徴とする筐体の開口検知機能を備えた端末装置。 - 前記第1の検知手段は、前記所定のタイミングをランダムに発生する請求項1記載の筐体の開口検知機能を備えた端末装置。
- 前記第1の検知手段は、前記所定のタイミングにおいてだけ発光素子をオンする請求項1または2に記載の筐体の開口検知機能を備えた端末装置。
- 各筐体部分のそれぞれに設けたマイクロスイッチ及び該スイッチの押圧部材と、押圧部材によるマイクロスイッチの押圧状態が解除されたことを検出したとき筐体が開けられていると検知する第2の検知手段と、を備える請求項1〜3のいずれかに記載の筐体の開口検知機能を備えた端末装置。
- 前記第1の検知手段または前記第2の検知手段により筐体が開けられていると検知したとき、端末装置本体の動作を禁止する禁止手段を備えた請求項1〜4のいずれかに記載の端末装置。
- 前記第1の検知手段または前記第2の検知手段により筐体が開けられていると検知したとき、その旨を通信回線を介して接続されている上位装置に通信する通信手段を備える、請求項1 〜4のいずれかに記載の筐体の開口検知機能を備えた端末装置。
- 請求項6に記載の端末装置と、通信回線を介して接続されている上位装置とから構成され、上位装置は端末装置から筐体が開けられていると検知されたことを受信したときに、その旨を報知する手段を備えたシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22454699A JP3750430B2 (ja) | 1999-08-06 | 1999-08-06 | 筐体の開口検知機能を備えた端末装置及び同端末装置を含むシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22454699A JP3750430B2 (ja) | 1999-08-06 | 1999-08-06 | 筐体の開口検知機能を備えた端末装置及び同端末装置を含むシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001051743A JP2001051743A (ja) | 2001-02-23 |
JP3750430B2 true JP3750430B2 (ja) | 2006-03-01 |
Family
ID=16815497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22454699A Expired - Fee Related JP3750430B2 (ja) | 1999-08-06 | 1999-08-06 | 筐体の開口検知機能を備えた端末装置及び同端末装置を含むシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3750430B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9553056B1 (en) | 2015-10-27 | 2017-01-24 | International Business Machines Corporation | Semiconductor chip having tampering feature |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5082737B2 (ja) * | 2007-10-09 | 2012-11-28 | パナソニック株式会社 | 情報処理装置および情報盗用防止方法 |
-
1999
- 1999-08-06 JP JP22454699A patent/JP3750430B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9553056B1 (en) | 2015-10-27 | 2017-01-24 | International Business Machines Corporation | Semiconductor chip having tampering feature |
US10032730B2 (en) | 2015-10-27 | 2018-07-24 | International Business Machines Corporation | Semiconductor chip having tampering feature |
US10096737B2 (en) | 2015-10-27 | 2018-10-09 | International Business Machines Corporation | Semiconductor chip having tampering feature |
US10103111B2 (en) | 2015-10-27 | 2018-10-16 | International Business Machines Corporation | Semiconductor chip having tampering feature |
US10692821B2 (en) | 2015-10-27 | 2020-06-23 | International Business Machines Corporation | Semiconductor chip having tampering feature |
Also Published As
Publication number | Publication date |
---|---|
JP2001051743A (ja) | 2001-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5945915A (en) | Computer system for sending an alert signal over a network when a cover of said system has been opened | |
US6002427A (en) | Security system with proximity sensing for an electronic device | |
US5832206A (en) | Apparatus and method to provide security for a keypad processor of a transaction terminal | |
US6570610B1 (en) | Security system with proximity sensing for an electronic device | |
CA2243140C (en) | Secure metering vault having led output for recovery of postal funds | |
US20090094700A1 (en) | Information processing apparatus | |
JP2004246857A (ja) | 請求書受領装置 | |
JPH07506989A (ja) | 離れたステーションとの通信を高い防護性で行うゲーム装置 | |
EP1577108A3 (en) | Method of recovering a printhead when mounted in a printing device | |
EP1542180B1 (en) | Electronic data processing device | |
JP3750430B2 (ja) | 筐体の開口検知機能を備えた端末装置及び同端末装置を含むシステム | |
JP4056150B2 (ja) | 遊技用演算処理装置 | |
FI117216B (fi) | Suojattu näppäimistölaite | |
CN113496047B (zh) | 一种带防拆卸保护的电子密码卡 | |
US6362724B1 (en) | Security module and method for securing computerized postal registers against manipulation | |
US8308819B2 (en) | Method for detecting the removal of a processing unit from a printed circuit board | |
CN114925407A (zh) | 一种拆机数据保护方法 | |
JP4496392B2 (ja) | 監視システム、及び遊技機 | |
JP2002189635A (ja) | 記憶装置 | |
JP2008023377A (ja) | 遊技用演算処理装置 | |
CN218866475U (zh) | 一种密码设备 | |
JP2004073793A (ja) | 遊技機用の不正防止装置 | |
JP4211331B2 (ja) | 監視システム、遊技機及び装置管理システム | |
JP4592107B2 (ja) | 遊技用演算処理装置 | |
JP4112130B2 (ja) | 遊技用演算処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |