CN106171050A - 印刷基板以及读卡器 - Google Patents

印刷基板以及读卡器 Download PDF

Info

Publication number
CN106171050A
CN106171050A CN201580019645.2A CN201580019645A CN106171050A CN 106171050 A CN106171050 A CN 106171050A CN 201580019645 A CN201580019645 A CN 201580019645A CN 106171050 A CN106171050 A CN 106171050A
Authority
CN
China
Prior art keywords
pattern
base plate
printed base
patterned layer
destructive test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580019645.2A
Other languages
English (en)
Other versions
CN106171050B (zh
Inventor
五味和广
栗林郁郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Sankyo Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Publication of CN106171050A publication Critical patent/CN106171050A/zh
Application granted granted Critical
Publication of CN106171050B publication Critical patent/CN106171050B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86Secure or tamper-resistant housings
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/08Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes
    • G06K7/082Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes using inductive or magnetic sensors
    • G06K7/087Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes using inductive or magnetic sensors flux-sensitive, e.g. magnetic, detectors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0275Security details, e.g. tampering prevention or detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09345Power and ground in the same plane; Power planes for two voltages in one plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Storage Device Security (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一种印刷基板,所述印刷基板形成有用于防止非法获取要求安全性的数据的破坏检测图案,能够防止误检测破坏检测图案的断线和短路。印刷基板(7)具有:破坏检测图案层(32),其形成有用于检测自身断线以及/或者短路的破坏检测图案;第一图案层(31),其配置在比破坏检测图案层(32)靠Y1方向侧的位置;第二图案层(33),其配置在比破坏检测图案层(32)靠Y2方向侧的位置;以及信号图案层(34至36),其配置在比第二图案层(33)靠Y2方向侧的位置。在第一图案层(31)形成有从Y1方向侧覆盖破坏检测图案的接地图案和电源图案,在第二图案层(33)形成有从Y2方向侧覆盖破坏检测图案的接地图案和电源图案。

Description

印刷基板以及读卡器
技术领域
本发明涉及一种形成为板状或薄膜状的印刷基板。并且,本发明涉及一种具有该印刷基板的读卡器。
背景技术
以往作为容纳要求安全性的电子元件的安全盒,而公知有一种能够检测到非法接触到安全盒,来防止电子元件所保持的数据泄漏的安全盒(例如参照专利文献1)。专利文献1所记载的安全盒包括平板状的上壁部、筒状的侧壁部以及平板状的下壁部。上壁部以及下壁部由从安全盒的外侧依次配置的外壁层、破坏检测层和基板层构成。外壁部为露到安全盒的外侧的层,且为装配有不要求安全性的电子元件的电路板。基板层为装配有要求安全性的电子元件的电路板。
并且,在专利文献1所记载的安全盒中,构成上壁部和下壁部的破坏检测层具绝缘性的基材以及形成于基材的两面的配线图案。配线图案由一根检测线和从两侧夹着该检测线的接地线被卷绕成漩涡状的多个基本单位构成,并覆盖基材的两面的整个区域。在该安全盒中,如果上壁部和下壁部被破坏,则破坏检测层的配线图案断线,从而检测到配线图案的断线。并且,在该安全盒中,通过在检测到配线图案断线时实施规定的处理,来防止电子元件所保持的数据泄露。
现有技术文献
专利文献
专利文献1:日本特开2010-287060号公报
发明概要
发明所要解决的技术问题
如上所述,在专利文献1所记载的安全盒中,形成于破坏检测层的配线图案由一根检测线和从两侧夹着该检测线的接地线被卷绕成漩涡状的漩涡状的多个基本单位构成。因此,在该安全盒中,检测线的长度变长,配线图案的阻抗增大。因此,在该安全盒中,配线图案容易受来自外部的干扰的影响,从而有可能存在因来自外部的干扰的影响而误检测配线图案断线的问题。
因此,本发明的课题在于提供一种形成有用于防止非法获取要求安全性的数据的破坏检测图案的印刷基板,该印刷基板能够防止误检测破坏检测图案的断线和短路。并且,本发明的课题在于提供一种具有该印刷基板的读卡器。
用于解决课题的技术方案
为了解决上述课题,本发明的印刷基板为形成为板状或薄膜状的印刷基板,其特征在于,如果将印刷基板的厚度方向的一方作为第一方向,将印刷基板的厚度方向的另一方作为第二方向,则所述印刷基板具有:破坏检测图案层,其形成有用于检测自身断线以及/或者短路的破坏检测图案;第一图案层,其配置在比破坏检测图案层靠第一方向侧的位置;第二图案层,其配置在比破坏检测图案层靠第二方向侧的位置;以及信号图案层,其配置在比第二图案层靠第二方向侧的位置,在第一图案层形成有从第一方向侧覆盖破坏检测图案的接地图案,或者形成有从第一方向侧覆盖破坏检测图案的接地图案以及电源图案,在第二图案层形成有从第二方向侧覆盖破坏检测图案的接地图案,或者形成有从第二方向侧覆盖破坏检测图案的接地图案以及电源图案。
在本发明的印刷基板中,在比信号图案层靠第一方向侧的位置形成有破坏检测图案层。因此,在本发明中,在利用信号图案层传递要求安全性的数据信号,且印刷基板以印刷基板的第一方向侧的表面朝向外侧配置方式安装于规定的设备的情况下,如果为了非法获取要求安全性的数据信号,而要接触信号图案层,则破坏检测图案会被破坏。并且,在本发明中,通过在检测到破坏检测图案的破坏时实施规定的处理,能够防止要求安全性的数据被非法获取。
并且,在本发明的印刷基板中,在第一图案层形成有从第一方向侧覆盖破坏检测图案的接地图案或形成有从第一方向侧覆盖破坏检测图案的接地图案以及电源图案,在第二图案层形成有从第二方向侧覆盖破坏检测图案的接地图案或形成有从第二方向侧覆盖破坏检测图案的接地图案以及电源图案。即,在本发明中,破坏检测图案被接地图案和电源图案从印刷基板的厚度方向的两侧屏蔽。因此,在本发明中,即使破坏检测图案的阻抗提高,破坏检测图案也不易受来自外部的干扰的影响。因此,在本发明中,能够防止误检测破坏检测图案的断线和短路。
并且,在本发明中,在配置在比破坏检测图案层靠第一方向侧的第一图案层形成有从第一方向侧覆盖破坏检测图案的接地图案或形成有从第一方向侧覆盖破坏检测图案的接地图案以及电源图案。因此,在本发明中,无法从印刷基板的第一方向侧(即,印刷基板的外侧)观察到破坏检测图案。因此,在本发明中,罪犯难以注意到在印刷基板形成有破坏检测图案。
在本发明中,优选在印刷基板形成有至少贯通信号图案层的通路,第一图案层构成印刷基板的第一方向侧的表面,所有的通路的第一方向端配置在比第一图案层靠第二方向侧的位置。如果像这样构成,则即使贯通信号图案层的通路形成于印刷基板,罪犯也无法从印刷基板的第一方向侧直接接触到通路。因此,如果印刷基板以印刷基板的第一方向侧的表面朝向外侧配置的方式安装于规定的设备,则能够有效地防止非法获取要求安全性的数据。
在本发明中,优选配置有装配在印刷基板的第二方向侧的表面的电子元件的一部分的配置孔以至少贯通信号图案层的方式形成于印刷基板,第一图案层构成印刷基板的所述第一方向侧的表面,所有的配置孔的第一方向端配置在比第一图案层靠第二方向侧的位置。如果像这样构成,则即使配置有电子元件的一部分的配置孔形成于印刷基板,罪犯也无法从印刷基板的第一方向侧直接接触到配置孔。因此,如果印刷基板以印刷基板的第一方向侧的表面朝向外侧配置的方式安装于规定的设备,则能够有效地防止非法获取要求安全性的数据。
在本发明中,优选信号图案层构成印刷基板的第二方向侧的表面,在信号图案层形成有第一信号图案、第二信号图案以及第三信号图案,第三信号图案以通过第一信号图案与第二信号图案之间的方式形成,且相对于第一信号图案以及第二信号图案绝缘,第一信号图案与第二信号图案之间通过装配于印刷基板的第二方向侧的表面的电阻器电连接。如果像这样构成,则能够减少形成于印刷基板的通路的数量。因此,能够有效地防止非法获取要求安全性的数据。
本发明的印刷基板可用于读卡器,所述读卡器具有安装有印刷基板的读卡器本体以及覆盖印刷基板的罩部件。在该读卡器中,在信号图案层形成有用于传递由读卡器本体从卡片读取的数据信号以及/或者由读卡器本体记录于卡片的数据信号的信号图案,印刷基板以印刷基板的第一方向侧的表面朝着罩部件侧且印刷基板的第二方向侧的表面朝着读卡器本体侧的方式安装于读卡器本体。
在该读卡器中,在印刷基板被安装于读卡器本体的状态下,如果为了非法获取由读卡器本体从卡片读取的数据信号以及/或者由读卡器本体记录于卡片的数据信号,而要接触信号图案层,则破坏检测图案会被破坏,因此,通过在检测到破坏检测图案破坏时实施规定的处理,能够防止非法获取要求安全性的数据。并且,在该读卡器中,由于即使破坏检测图案的阻抗高,破坏检测图案也不易受来自外部的干扰的影响,因此能够防止误检测破坏检测图案的断线和短路。
发明效果
如上所述,在本发明中,利用破坏检测图案能够防止非法获取要求安全性的数据。并且,在本发明中,能够防止误检测破坏检测图案的断线和短路。
附图说明
图1为本发明的实施方式所涉及的读卡器的立体图。
图2为从图1所示的读卡器取下壳体后的状态的分解立体图。
图3为用于说明图2所示的印刷基板的截面的一部分的剖视图。
图4为用于从图3的E-E方向对印刷基板的侧面的一部分进行说明的放大图。
具体实施方式
以下,参照附图对本发明的实施方式进行说明。
(读卡器的整体结构)
图1为本发明的实施方式所涉及的读卡器1的立体图。图2为从图1所示的读卡器1取下壳体4后的状态的分解立体图。另外,在图2中,省略壳体本体12的图示。
本实施方式的读卡器1为用户利用手动来操作卡片2,从而对记录于卡片2的数据进行读取和向卡片2记录数据的装置。具体地说,读卡器1为利用手动向读卡器1插入卡片2以及从读卡器1拔出卡片2,从而实施数据的读取和记录的所谓的插卡式的读卡器。该读卡器1例如装设于无人或自助式的加油站的供油装置等上位装置中使用。
读卡器1由读卡器本体3和壳体4构成。读卡器本体3具有:磁头6,其实施读取记录于卡片2的磁数据和向卡片2记录磁数据;以及IC触点模块(省略图示),其具有用于与内置于卡片2的IC芯片实施数据通信的多个IC触点。在读卡器本体3中安装有:印刷基板7,其连接有从磁头6引出的导线(省略图示);以及印刷基板8,其连接有从IC触点模块引出的电缆(具体地说是柔性印刷基板)。
壳体4包括:前表面罩11,其形成有卡片2的插入口10;以及壳体本体12。并且,读卡器1具有:本体框13,其固定于前表面罩11且容纳于壳体本体12;以及密封部件14,其配置在前表面罩11与本体框13之间。密封部件14由橡胶等形成,且形成为环状。
在本实施方式中,手动操作的卡片2在图1等所示的X方向上移动。具体地说,卡片2在X1方向上被插入,卡片2在X2方向上被拔出。并且,与X方向正交的图1等的Y方向为插入到读卡器1内的卡片2的厚度方向,与X方向和Y方向正交的图1等的Z方向为插入到读卡器1内的卡片2的宽度方向(短边方向)。在以下的说明中,以X方向为前后方向,以Y方向为左右方向,以Z方向为上下方向。并且,以X1方向侧为“后(后方)”侧,以X2方向侧为“前”侧,以Y1方向侧为“右”侧,以Y2方向侧为“左”侧。
卡片2例如为厚度在0.7至0.8mm左右的矩形的氯乙烯制成的卡片。在卡片2的一个面形成有记录磁数据的磁条。并且,在卡片2内置有IC芯片。在卡片2的另一个面形成有IC芯片的外部连接端子。另外,卡片2也可是厚度在0.18至0.36mm左右的PET(聚对苯二甲酸乙二醇酯)卡片或规定厚度的纸卡片等。
本体框13具有:头配置部16,其配置有磁头6;袋状的卡片容纳部17,其容纳从插入口10插入的卡片2的后端侧;隔壁部18,其形成于头配置部16与卡片容纳部17之间;密封配置部19,其形成于头配置部16与隔壁部18之间,且配置有密封部件14;以及卡片引导部20,其用于引导从插入口10插入的卡片2。
头配置部16以及卡片引导部20的后端与密封配置部19的前端相连,密封配置部19的后端与隔壁部18的前端相连,隔壁部18的后端与卡片容纳部17的前端相连。头配置部16以及卡片引导部20以从密封配置部19向前侧突出的方式形成。并且,头配置部16与卡片引导部20以在上下方向上隔着间隔的状态形成。在卡片容纳部17安装有IC触点模块。在卡片容纳部17的右侧面固定有印刷基板7,在卡片容纳部17的左侧面固定有印刷基板8。
前表面罩11覆盖本体框13的比隔壁部18靠前侧的部分。在前表面罩11的后表面侧形成有形成为沿状的沿部11a。沿部11a形成为在上下方向上长的大致长方形的框状。壳体本体12形成为其前端开口的大致长方体的箱状。壳体本体12以其前端与沿部11a的后表面抵接的状态固定于前表面罩11。在壳体本体12的内部配置有本体框13的比隔壁部18靠后侧的部分,且覆盖本体框13的比隔壁部18靠后侧的部分。
并且,壳体本体12由在左右方向上被分割成两个的第一壳体23和第二壳体24构成。第一壳体23构成壳体本体12的右侧部分,第二壳体24构成壳体本体12的左侧部分。并且,第一壳体23包括:右侧面部23a,其构成壳体本体12的右侧面;上下侧面部,其构成壳体本体12的上下的侧面的一部分;以及后侧面部,其构成壳体本体12的后表面的一部分,第二壳体24包括:左侧面部,其构成壳体本体12的左侧面;上下侧面部,其构成壳体本体12的上下的侧面的一部分;以及后侧面部,其构成壳体本体12的后表面的一部分。在本实施方式中,左右方向上的第一壳体23的宽度形成得比左右方向上的第二壳体24的宽度窄。
第一壳体23从右侧覆盖读卡器本体3的一部分(具体地说,比读卡器本体3的隔壁部18靠后侧的部分)和印刷基板7。第二壳体24从左侧覆盖读卡器本体3的一部分(具体地说,读卡器本体3的比隔壁部18靠后侧的部分)和印刷基板8。在本实施方式中,第一壳体23的右侧面部23a成为覆盖印刷基板7的罩部件。
印刷基板7、8为刚性基板,且形成为大致长方形的平板状。印刷基板7、8以其厚度方向与左右方向一致的方式固定于读卡器本体3。即,在本实施方式中,左右方向(Y方向)为印刷基板7的厚度方向。并且,在本实施方式中,右方向(Y1方向)为作为印刷基板7的厚度方向的一方的第一方向,左方向(Y2方向)为作为印刷基板7的厚度方向的另一方的第二方向。
印刷基板7具有信号图案层34至36(参照图3),所述信号图案层34至36形成有用于传递通过磁头6从卡片2的磁条读取的磁数据的信号(数据信号)和通过磁头6记录于卡片2的磁条的数据信号的信号图案等。印刷基板8具有信号图案层,其形成有用于传递通过IC触点从卡片2的IC芯片读取的数据的信号(数据信号)和通过IC触点记录于卡片2的IC芯片的数据信号的信号图案等。
在本实施方式中,在第二壳体24的内侧面粘贴有省略图示的柔性印刷基板。具体地说,沿第二壳体24的内侧面,且在第二壳体24的整个内侧面粘贴有柔性印刷基板。该柔性印刷基板具有破坏检测图案层,其形成有用于检测自身断线和短路的破坏检测图案。并且,如上所述,第二壳体24从左侧覆盖印刷基板8。
因此,如果罪犯为了非法获取数据而要接触印刷基板8的信号图案层,则粘贴在第二壳体24的内侧面的柔性印刷基板的破坏检测图案会被破坏。因此,在本实施方式中,在检测到柔性印刷基板的破坏检测图案被破坏时,通过实施消除存储于印刷基板8的数据或将印刷基板8变为无法使用的状态等规定的处理,能够防止从印刷基板8非法获取数据。
另一方面,不在第一壳体23的内周面未粘贴柔性印刷基板。在本实施方式中,为了防止从印刷基板7非法获取数据,如以下说明,印刷基板7具有破坏检测图案层32,其形成有用于检测自身断线以及短路的破坏检测图案(参照图3)。以下,对印刷基板7的具体的结构进行说明。
(印刷基板的结构)
图3为用于说明图2所示的印刷基板7的截面的一部分的剖视图。图4为用于从图3的E-E方向来说明印刷基板7的左侧面的一部分的放大图。
印刷基板7例如为六层基板,且具有:第一图案层31,其形成有接地图案以及电源图案;破坏检测图案层32,其形成有用于检测自身断线和短路的破坏检测图案;第二图案层33,其形成有接地图案以及电源图案;以及三个信号图案层34至36。第一图案层31、破坏检测图案层32、第二图案层33以及信号图案层34至36从右侧向左侧依次配置。即,第一图案层31配置在比破坏检测图案层32靠右侧(第一方向侧)的位置,第二图案层33配置在比破坏检测图案层32靠左侧(第二方向侧)的位置,信号图案层34至36配置在比第二图案层33靠左侧的位置。并且,第一图案层31构成印刷基板7的右侧面(第一方向的表面),信号图案层36构成印刷基板7的左侧面(第二方向的表面)。
如上所述,印刷基板7以被第一壳体23从右侧覆盖的方式固定于卡片容纳部17的右侧面,印刷基板7的右侧面朝着第一壳体23的右侧面部23a侧(具体地说,与右侧面部23a相向),印刷基板7的左侧面朝着读卡器本体3侧(具体地说,与卡片容纳部17的右侧面相向)。在印刷基板7中,在各层间配置有由玻璃环氧树脂等绝缘性材料形成的基材37。并且,第一图案层31的表面(右表面)以及信号图案层36的表面(左表面)被绝缘性的覆膜覆盖。
形成于破坏检测图案层32的破坏检测图案例如通过形成为线状的两根导线图案从印刷基板7的外周侧向内周侧被卷绕成漩涡状而构成。破坏检测图案层32只由破坏检测图案构成。并且,破坏检测图案形成在与信号图案层34至36的要求安全性的整个电路部分对应的位置。即,破坏检测图案以从右侧覆盖信号图案层34至36的要求安全性的电路部分的方式形成。并且,在本实施方式中,由粘贴在第二壳体24的内侧面的柔性印刷基板的破坏检测图案与印刷基板7的破坏检测图案形成确保安全性的空间。另外,破坏检测图案也可形成在破坏检测图案层32的前后左右方向上的整个区域。
该破坏检测图案与用于检测破坏检测图案的断线和破坏检测图案的短路的检测电路连接。并且,破坏检测图案通过检测电路与备用的电池连接,在读卡器1的电源变为断开的状态时,从备用的电池给破坏检测图案供电。为了在读卡器1的电源处于断开时抑制备用电池的电力消耗,破坏检测图案的阻抗较大。另外,在本实施方式中,根据检测电路的检测结果,检测破坏检测图案的断线和破坏检测图案的短路,但也可根据检测电路的检测结果,只检测破坏检测图案断线与破坏检测图案短路中的某一方。
第一图案层31的大致整体只由接地图案以及电源图案构成。即,在第一图案层31中,接地图案以及电源图案形成在第一图案层31的前后左右方向的大致整个区域。在本实施方式中,在第一图案层31中,接地图案的面积比电源图案的面积宽广很多。形成于第一图案层31的接地图案以及电源图案从右侧覆盖形成于破坏检测图案层32的破坏检测图案。具体地说,形成于第一图案层31的接地图案以及电源图案从右侧覆盖破坏检测图案的大致整体。并且,在第一图案层31(即印刷基板7的右侧面)装配有电源用的电子元件。例如,在第一图案层31装配有连接了破坏检测图案的备用电池。
第二图案层33的大致整体只由接地图案以及电源图案构成。即,在第二图案层33中,接地图案以及电源图案形成于第二图案层33的前后左右方向上的大致整个区域。在本实施方式中,在第二图案层33,接地图案的面积比电源图案的面积宽广很多。形成于第二图案层33的接地图案以及电源图案从左侧覆盖形成于破坏检测图案层32的破坏检测图案。具体地说,形成于第二图案层33的接地图案以及电源图案从左侧覆盖破坏检测图案的大致整体。
在印刷基板7形成有几个通路38,它们用于在信号图案层34至36间将信号图案彼此电连接,或者将信号图案层34至36的信号图案与第二图案层33的接地图案或者与电源图案电连接。如图3所示,通路38例如以贯通信号图案层34至36以及第二图案层33的方式从印刷基板7的左侧面向右侧形成。并且,通路38例如以贯通信号图案层35、36的方式形成,或者以贯通信号图案层34、35的方式形成,或者以贯通信号图案层34以及第二图案层33的方式形成。并且,通路38例如以贯通信号图案层34至36的方式形成,或者以贯通信号图案层34、35以及第二图案层33的方式形成。
形成于印刷基板7的所有通路38的右端配置在比第一图案层31靠左侧的位置。在本实施方式中,形成于印刷基板7的所有的通路38的右端配置在比破坏检测图案层32靠左侧的位置。即,形成于印刷基板7的所有通路38未通到印刷基板7的右侧面。另外,在本实施方式中,形成于印刷基板7的通路38中的在印刷基板7的左侧面开口的通路38被装配在印刷基板7的左侧面的电子元件(省略图示)封闭。
并且,在印刷基板7形成有配置孔41,其配置有装配在印刷基板7的左侧面的电子元件40的一部分。电子元件40为用于检测在卡片容纳部17的右侧面固定有印刷基板7的触点式开关,且在配置孔41插入有开关的凸台。如图3所示,配置孔41例如以贯通信号图案层36的方式从印刷基板7的左侧面向右侧形成。即,配置孔41的右端配置在比第一图案层31靠左侧的位置。即,配置孔41未通到印刷基板7的右侧面。
另外,在本实施方式中,在印刷基板7装配有多个电子元件40。在读卡器1中,几个电子元件40与第二壳体24接触,例如成为接通的状态,且几个电子元件40与隔壁部18接触,例如变为接通的状态。并且,如果第二壳体24被取下或者印刷基板7被从卡片容纳部17的右侧面取下,则电子元件40从第二壳体24和隔壁部18分离,例如变为断开的状态。并且,如果检测到第二壳体24已被取下,或者印刷基板7已被从卡片容纳部17的右侧面取下,则执行消除存储于印刷基板7的数据或将印刷基板7变为无法使用的状态等规定的处理。
并且,如图4所示,例如在信号图案层36形成有第一信号图案43、第二信号图案44以及第三信号图案45作为信号图案。第三信号图案45以通过第一信号图案43与第二信号图案44之间的方式形成,且相对于第一信号图案43以及第二信号图案44绝缘。第一信号图案43与第二信号图案44通过装配于印刷基板7的左侧面的电阻器46电连接。
(本实施方式的主要效果)
如上述说明,在本实施方式的印刷基板7中,第一图案层31、破坏检测图案层32、第二图案层33、信号图案层34至36从右侧向左侧依次配置。并且,在本实施方式中,印刷基板7以印刷基板7的右侧面朝着第一壳体23的右侧面部23a侧且印刷基板7的左侧面朝着读卡器本体3侧的方式安装于读卡器本体3。因此,在本实施方式中,在印刷基板7被安装于读卡器本体3的状态下,如果为了非法获取从卡片2读取的数据(磁数据)或记录于卡片2的数据而要接触信号图案层34至36,则破坏检测图案层32的破坏检测图案会被破坏。并且,在本实施方式中,由于破坏检测图案与检测电路连接,因此如果破坏检测图案被破坏,从而破坏检测图案断线或短路,则可通过检测电路检测到破坏检测图案已被破坏。因此,在本实施方式中,在检测到破坏检测图案已被破坏时,通过执行消除存储于印刷基板7的数据或者将印刷基板7变为无法使用的状态等规定的处理,能够防止从印刷基板7非法获取要求安全性的数据。
在本实施方式中,形成于破坏检测图案层32的破坏检测图案的大致整体被形成于第一图案层31的接地图案以及电源图案从右侧覆盖,且被形成于第二图案层33的接地图案以及电源图案从左侧覆盖。因此,在本实施方式中,即使破坏检测图案的阻抗高,破坏检测图案也不易受来自外部的干扰的影响。因此,在本实施方式中,能够防止误检测破坏检测图案的断线或短路。
在本实施方式中,形成于印刷基板7的所有的通路38以及配置孔41不通到印刷基板7的右侧面。因此,在本实施方式中,即使贯通信号图案层34至36的通路38与配置孔41形成于印刷基板7,也无法在印刷基板7被安装于读卡器本体3的状态下直接与通路38和配置孔41接触。因此,在本实施方式中,能够有效地防止从印刷基板7非法获取要求安全性的数据。
在本实施方式中,即使第三信号图案45以通过第一信号图案43与第二信号图案44之间的方式形成,第一信号图案43与第二信号图案44间也通过装配于印刷基板7的左侧面的电阻器46电连接。因此,在本实施方式中,能够减少形成于印刷基板7的通路38的个数。因此,在本实施方式中,能够有效地防止从印刷基板7非法获取要求安全性的数据。
(其他实施方式)
上述的实施方式为本发明的优选实施方式的一个例子,但并不限定于此,在不改变本发明的主旨的范围内可以实施各种变形。
在上述实施方式中,第一图案层31的大致整体只由接地图案以及电源图案构成。除此之外,例如第一图案层31的大致整体也可只由接地图案构成。即,第一图案层31也可是只由接地图案形成的接地测试层。在这种情况下,印刷基板7例如也可具有配置在第一图案层31与破坏检测图案层32之间的电源图案层。
同样,在上述实施方式中,第二图案层33的大致整体只由接地图案以及电源图案构成,但第二图案层33的大致整体也可只由接地图案构成。即,第二图案层33也可是只由接地图案形成的接地测试层。在这种情况下,印刷基板7例如在比破坏检测图案层32靠左侧的位置具有形成有电源图案的电源图案层。
在上述实施方式中,印刷基板7具有三个信号图案层34至36。除此之外,例如印刷基板7所具有的信号图案层既可是一个或两个,也可是四个以上。并且,在上述实施方式中,在印刷基板7配置有一个配置孔41,但形成于印刷基板7的配置孔41也可是两个以上。并且,在上述实施方式中,印刷基板7为形成为板状的刚性基板,但印刷基板7也可是形成为薄膜状的柔性印刷基板。
在上述实施方式中,形成于印刷基板7的所有的通路38不通到印刷基板7的右侧面,但也可在印刷基板7形成通到印刷基板7的右侧面的通路38。并且,在上述实施方式中,配置孔41不通到印刷基板7的右侧面,但配置孔41也可形成为通到印刷基板7的右侧面。并且,在上述实施方式中,第一信号图案43与第二信号图案44间通过电阻器46电连接,但第一信号图案43与第二信号图案44间也可通过通路电连接。
在上述实施方式中,读卡器1为手动式的读卡器,但读卡器1也可是具有自动搬运卡片2的卡片搬运机构的卡片搬运式的读卡器。并且,在上述实施方式中,印刷基板7安装于读卡器1的读卡器本体3,但印刷基板7也可安装于除读卡器本体3以外的设备。
附图标记说明
1 读卡器
2 卡片
3 读卡器本体
7 印刷基板
23a 右侧面部(罩部件)
31 第一图案层
32 破坏检测图案层
33 第二图案层
34 至36信号图案层
38 通路
40 电子元件
41 配置孔
43 第一信号图案
44 第二信号图案
45 第三信号图案
46 电阻器
Y 卡片的厚度方向
Y1 第一方向
Y2 第二方向。

Claims (5)

1.一种印刷基板,其形成为板状或薄膜状,所述印刷基板的特征在于,
如果以所述印刷基板的厚度方向的一方为第一方向,以所述印刷基板的厚度方向的另一方为第二方向,
则所述印刷基板具有:
破坏检测图案层,其形成有用于检测自身断线以及/或者短路的破坏检测图案;
第一图案层,其配置在比所述破坏检测图案层靠所述第一方向侧的位置;
第二图案层,其配置在比所述破坏检测图案层靠所述第二方向侧的位置;以及
信号图案层,其配置在比所述第二图案层靠所述第二方向侧的位置,
在所述第一图案层形成有从所述第一方向侧覆盖所述破坏检测图案的接地图案或者形成有从所述第一方向侧覆盖所述破坏检测图案的接地图案以及电源图案,
在所述第二图案层形成有从所述第二方向侧覆盖所述破坏检测图案的接地图案或者形成有从所述第二方向侧覆盖所述破坏检测图案的接地图案以及电源图案。
2.根据权利要求1所述的印刷基板,其特征在于,
在所述印刷基板形成有至少贯通所述信号图案层的通路,
所述第一图案层构成所述印刷基板的所述第一方向侧的表面,
所有的所述通路的所述第一方向端配置在比所述第一图案层靠所述第二方向侧的位置。
3.根据权利要求1或2所述的印刷基板,其特征在于,
在所述印刷基板中,配置有装配在所述印刷基板的所述第二方向侧的表面的电子元件的一部分的配置孔以贯通至少所述信号图案层的方式形成,
所述第一图案层构成所述印刷基板的所述第一方向侧的表面,
所有的所述配置孔的所述第一方向端配置在比所述第一图案层靠所述第二方向侧的位置。
4.根据权利要求1至3中的任一项所述的印刷基板,其特征在于,
所述信号图案层构成所述印刷基板的所述第二方向侧的表面,
在所述信号图案层形成有第一信号图案、第二信号图案以及第三信号图案,
所述第三信号图案以通过所述第一信号图案与所述第二信号图案之间的方式形成,且相对于所述第一信号图案以及所述第二信号图案绝缘,
所述第一信号图案与所述第二信号图案间通过装配于所述印刷基板的所述第二方向侧的表面的电阻器电连接。
5.一种读卡器,其特征在于,具有:
权利要求1至4中的任一项所述的印刷基板;
读卡器本体,其安装有所述印刷基板;以及
罩部件,其覆盖所述印刷基板,
在所述信号图案层形成有信号图案,该信号图案用于传递由所述读卡器本体从卡片读取的数据信号以及/或者由所述读卡器本体记录于所述卡片的数据信号,
所述印刷基板以所述印刷基板的所述第一方向侧的表面朝着所述罩部件侧且所述印刷基板的所述第二方向侧的表面朝着所述读卡器本体侧的方式安装于所述读卡器本体。
CN201580019645.2A 2014-04-14 2015-04-09 印刷基板以及读卡器 Expired - Fee Related CN106171050B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014082869A JP6276635B2 (ja) 2014-04-14 2014-04-14 プリント基板およびカードリーダ
JP2014-082869 2014-04-14
PCT/JP2015/061046 WO2015159783A1 (ja) 2014-04-14 2015-04-09 プリント基板およびカードリーダ

Publications (2)

Publication Number Publication Date
CN106171050A true CN106171050A (zh) 2016-11-30
CN106171050B CN106171050B (zh) 2019-11-01

Family

ID=54323993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580019645.2A Expired - Fee Related CN106171050B (zh) 2014-04-14 2015-04-09 印刷基板以及读卡器

Country Status (5)

Country Link
US (1) US10360413B2 (zh)
EP (1) EP3133906A4 (zh)
JP (1) JP6276635B2 (zh)
CN (1) CN106171050B (zh)
WO (1) WO2015159783A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6295190B2 (ja) * 2014-12-08 2018-03-14 日本電産サンキョー株式会社 カードリーダ
JP6913494B2 (ja) * 2017-03-30 2021-08-04 日本電産サンキョー株式会社 フレキシブルプリント基板およびカードリーダ
JP2023060660A (ja) * 2021-10-18 2023-04-28 ニデックインスツルメンツ株式会社 カード処理装置及び被覆部材

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719750A (en) * 1994-02-21 1998-02-17 Mitsubishi Denki Kabushiki Kaisha Multilayer printed wiring board with plurality of ground layers forming separate ground planes
US20020104669A1 (en) * 2001-02-05 2002-08-08 Underwood Jeffrey A. Methods and apparatus for shielding printed circuit board circuits
US20080164320A1 (en) * 2004-03-04 2008-07-10 Lipman Electronics Engineering Limited Secure Card Reader
US20090065591A1 (en) * 2007-09-12 2009-03-12 Seiko Epson Corporation Smart-card chip arrangement
US20120063046A1 (en) * 2010-09-15 2012-03-15 Compagnie Industrielle Et Financiere D'ingenierie "Ingenico" Device for protecting an electronic printed circuit board
WO2012136797A1 (fr) * 2011-04-08 2012-10-11 Compagnie Industrielle Et Financiere D'ingenierie "Ingenico" Circuit imprimé flexrigide sécurisé
US8659908B2 (en) * 2009-10-14 2014-02-25 Lockheed Martin Corporation Protective circuit board cover

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315843A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd プリント基板及び半導体装置
JP2001244414A (ja) * 2000-02-29 2001-09-07 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
US6853093B2 (en) * 2002-12-20 2005-02-08 Lipman Electronic Engineering Ltd. Anti-tampering enclosure for electronic circuitry
JP4528593B2 (ja) * 2003-10-09 2010-08-18 パナソニック株式会社 回路基板
JP2005267031A (ja) * 2004-03-17 2005-09-29 Matsushita Electric Ind Co Ltd カードリーダおよび決済端末および決済処理システム
US8074082B2 (en) * 2004-10-08 2011-12-06 Aprolase Development Co., Llc Anti-tamper module
BRPI0520405A2 (pt) * 2005-06-30 2009-05-05 Siemens Ag sistema de proteção de hardware na forma de placas de circuito impresso de estampagem profunda como meias conchas
DE102006039136A1 (de) * 2005-09-13 2007-03-15 Amphenol-Tuchel Electronics Gmbh Manipulations- und Durchbohrschutz für Smart Card Reader
US7497378B2 (en) * 2006-12-08 2009-03-03 Verifone, Inc. Anti-tampering protection for magnetic stripe reader
US7784691B2 (en) * 2006-12-08 2010-08-31 Verifone Inc. Security functionality for magnetic card readers and point of sales devices
DE202007001626U1 (de) * 2007-02-06 2007-04-19 Ddm Hopt + Schuler Gmbh & Co. Kg Kartenleser mit Manipulationserkennung
FR2923979B1 (fr) * 2007-11-15 2009-12-04 Sagem Monetel Dispositif de protection des broches d'un composant electronique
US20100123469A1 (en) * 2008-11-19 2010-05-20 Edward Craig Hyatt System and method for protecting circuit boards
JP5378076B2 (ja) 2009-06-11 2013-12-25 東プレ株式会社 データの安全ケース
JP2011086034A (ja) * 2009-10-14 2011-04-28 Toshiba Tec Corp 電子回路基板の製造方法および情報入力装置
JP5801073B2 (ja) * 2011-03-24 2015-10-28 日本電産サンキョー株式会社 フレキシブルケーブルおよび媒体処理装置
GB2504480A (en) * 2012-07-27 2014-02-05 Johnson Electric Sa Multilayer Security Wrap Film for Protecting Electronic Device.
GB2504479A (en) * 2012-07-27 2014-02-05 Johnson Electric Sa Security wrap comprising conductor pattern to protect electronic device.
GB2504478A (en) * 2012-07-27 2014-02-05 Johnson Electric Sa Security Wrap Film for Protecting Electronic Device
US9450586B2 (en) * 2012-10-02 2016-09-20 Hewlett Packard Enterprise Development Lp Security shield assembly

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719750A (en) * 1994-02-21 1998-02-17 Mitsubishi Denki Kabushiki Kaisha Multilayer printed wiring board with plurality of ground layers forming separate ground planes
US20020104669A1 (en) * 2001-02-05 2002-08-08 Underwood Jeffrey A. Methods and apparatus for shielding printed circuit board circuits
US20080164320A1 (en) * 2004-03-04 2008-07-10 Lipman Electronics Engineering Limited Secure Card Reader
US20090065591A1 (en) * 2007-09-12 2009-03-12 Seiko Epson Corporation Smart-card chip arrangement
US8659908B2 (en) * 2009-10-14 2014-02-25 Lockheed Martin Corporation Protective circuit board cover
US20120063046A1 (en) * 2010-09-15 2012-03-15 Compagnie Industrielle Et Financiere D'ingenierie "Ingenico" Device for protecting an electronic printed circuit board
WO2012136797A1 (fr) * 2011-04-08 2012-10-11 Compagnie Industrielle Et Financiere D'ingenierie "Ingenico" Circuit imprimé flexrigide sécurisé

Also Published As

Publication number Publication date
EP3133906A4 (en) 2017-12-06
WO2015159783A1 (ja) 2015-10-22
US10360413B2 (en) 2019-07-23
US20170132436A1 (en) 2017-05-11
CN106171050B (zh) 2019-11-01
JP6276635B2 (ja) 2018-02-07
EP3133906A1 (en) 2017-02-22
JP2015203964A (ja) 2015-11-16

Similar Documents

Publication Publication Date Title
US8589703B2 (en) Tamper respondent covering
US10470298B2 (en) Circuit board including dummy electrode formed on substrate
CN105184199B (zh) 印刷基板以及读卡器
US10489618B2 (en) Card reader
CN102473418B (zh) 磁头及包括该磁头的读卡器
US10201078B2 (en) Flexible printed circuit board and card reader
CN106171050A (zh) 印刷基板以及读卡器
CN102448242A (zh) 便携式信息处理装置
WO2016093107A1 (ja) カードリーダ
JP6902978B2 (ja) カードリーダ
JP6840010B2 (ja) カードリーダ
CN106339730B (zh) 读卡器
JP2016163947A (ja) モジュールおよびプリンター
JP6873783B2 (ja) カードリーダ
CN216211067U (zh) 读卡设备及其具有保密功能的一体化读卡器
JP2022191951A (ja) カードリーダ
JP7137423B2 (ja) カードリーダ
JP2016163946A (ja) モジュールおよびプリンター
JP2016163945A (ja) モジュール、プリンターおよびモジュールの制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191101

Termination date: 20210409