JP2016163946A - モジュールおよびプリンター - Google Patents
モジュールおよびプリンター Download PDFInfo
- Publication number
- JP2016163946A JP2016163946A JP2015044378A JP2015044378A JP2016163946A JP 2016163946 A JP2016163946 A JP 2016163946A JP 2015044378 A JP2015044378 A JP 2015044378A JP 2015044378 A JP2015044378 A JP 2015044378A JP 2016163946 A JP2016163946 A JP 2016163946A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- sheet
- memory
- fiscal
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
- Cash Registers Or Receiving Machines (AREA)
Abstract
【課題】配線シートを用いて確実に不正なアクセスを検出できるプリンターを提供する。【解決手段】フィスカルメモリーを備えるメモリー基板15と、第1配線21を備え、メモリー基板15を包み込む配線シート16と、第1配線21の配線の異常を検出するメモリー基板側RTCを有し、第1配線21は、配線シート16が展開されているときに互いに離間する第1配線部分61と第2配線部分62を備え、メモリー基板15を包み込む状態に配線シート16を折り畳むと第1配線部分61および第2配線部分62が接続されて、第1配線21が1本の配線として導通可能となり、配線シート16が開かれると、第1配線部分61と第2配線部分62が離間して、これらの電気的な接続が解除されることにより、メモリー基板15への不正なアクセスを検出できるプリンター。【選択図】図6
Description
本発明は、メモリーが実装された回路基板に対する不正なアクセスを検出できるモジュールおよびプリンターに関する。
電子部品に対する外部からの不正なアクセスを検出するために、配線が張り巡らされた配線シートで電子部品を囲む技術が特許文献1に記載されている。配線シートが破られると配線が切断されるので、断線の発生に基づいて不正なアクセスを検出できる。
近年、プリンターの高機能化が進み、プリンター内の電子機器に重要な情報を記憶するプリンターも多く存在し、盗難・紛失事故に遭った場合の情報漏えいに対する防御手段が望まれる。特に、フィスカルプリンターは販売取引に関するフィスカル情報をフィスカルメモリーに記憶保持する。フィスカル情報は税務処理などに用いられる情報であり、その改ざんは許されない。従って、フィスカルプリンターでは、フィスカルメモリーに対する外部からの不正なアクセスを防止する必要がある。また、フィスカルプリンターでは、不正なアクセスがあった場合に、このアクセスを検出可能とする必要がある。
ここで、フィスカルメモリーを搭載した回路基板を配線シートで包み込んでモジュールとし、これによりフィスカルメモリーに対する不正なアクセスを防止し、かつ、不正なアクセスを検出可能とすることが考えられる。しかし、配線シートを折り畳んで回路基板を包み込んだ場合には、折り畳まれていた配線シートを開くことにより、配線シートを破らなくても回路基板上のフィスカルメモリーにアクセス可能となることがある。配線シートが開かれた場合には、配線が切断されないので、断線の発生に基づいて不正なアクセスを検出することができない。
本発明の課題は、このような点に鑑みて、配線シートを用いて確実に不正なアクセスを検出できるモジュールおよびプリンターを提供することにある。
上記の課題を解決するために、本発明のモジュールは、メモリーを備える第1回路基板と、配線を備え、前記第1回路基板を包み込む配線シートと、前記配線の異常を検出する検出部と、を有し、前記配線は、前記配線シートが展開されるときに互いに離間する第1配線部分および第2配線部分を備え、前記第1回路基板を包み込む状態に前記配線シートを折り畳むと前記第1配線部分および前記第2配線部分が接続され、前記配線と前記検出部が導通可能となることを特徴とする。
本発明では、メモリーを備える第1回路基板が配線シートで包み込まれているので、メモリーに不正にアクセスしようとする者は、配線シートを破るか、または、折り畳まれた状態の配線シートを開いて第1回路基板からメモリーを露出させる必要がある。ここで、配線シートが破られた場合には、配線が切断されるので、検出部が配線の異常を検出する。また、折り畳まれた配線シートが開かれた場合には、折り畳みによって接続された第1配線部分と第2配線部分が離間して、これらの電気的な接続が解除される。これにより配線が切断されるので、検出部が配線の異常を検出する。従って、配線の異常に基づいて、メモリーに対する不正なアクセスを検出できる。
本発明において、前記配線は、前記配線シートが展開されるときに前記第1配線部分および前記第2配線部分から離間する導通用配線を備え、前記第1回路基板を包み込む状態に前記配線シートを折り畳むと、前記第1配線部分と前記導通用配線が重なって接続され、前記第2配線部分と前記導通用配線が重なって接続され、前記配線が1本の配線として導通可能となるものとすることができる。このようにすれば、配線シートを折り畳んだときに、第1配線部分と第2配線部分が導通用配線を介して接続されて、一本の配線となる。
本発明において、導電性を有する接続部材を有し、前記接続部材は、前記第1配線部分と前記導通用配線との間、および、前記第2配線部分と前記導通用配線との間に介在するものとすることができる。このようにすれば、配線シートが折り畳まれたときに、導通用配線が形成された配線シートのシート部分と、第1配線部分が形成された配線シートのシート部分を互いに接着できる。また、配線シートが折り畳まれたときに、導通用配線が形成された配線シートのシート部分と、第2配線部分が形成された配線シートのシート部分を互いに接着できる。従って、配線シートによる第1回路基板の包み込みを確実なものとすることができる。また、導電性を有する接続部材を利用して各配線部分と導電用配線を接続すれば、これらの電気的な接続が確実なものとなる。よって、配線シートを折り畳んで第1回路基板を包み込んだときに、配線を確実に導通可能な状態とすることができる。
本発明において、前記検出部は、前記配線の異常を記録する記憶部を備え、前記第1回路基板に実装されるものとすることができる。このようにすれば、検出部にアクセスする場合にも、配線シートを破るか、または、折り畳まれた配線シートを開いて検出部を露出させる必要がある。従って、検出部の記憶部に記録された断線の異常の記録を改ざんすることが困難となる。また、第1回路基板に記憶部を備える検出部が搭載されるので、メモリーが搭載された第1回路基板の側を検査するだけで、不正なアクセスが行われたか否かを検知できる。
本発明において、前記第1回路基板に接続されたケーブルと、前記ケーブルにより前記第1回路基板に接続された第2回路基板と、を有し、前記第2回路基板は、電池を備え、前記検出部には、前記ケーブルおよび前記配線を介して前記電池から電力が供給されるものとすることができる。このようにすれば、検出部は、配線の通電状態を監視することにより配線の異常を検出できる。また、このようにすれば、ケーブルが第1回路基板および第2回路基板から取り外された場合にも、配線に断線が発生した場合と同様の状態となる。従って、検出部は、ケーブルが取り外されたことも検出できる。
本発明において、前記検出部は、RTCとすることができる。RTCの中には、アラームなどを設定するために揮発性のレジスター(記憶部)を備えるものがある。かかるRTCを利用すれば、断線が発生したときにレジスターに記憶保持されていた値が消失するので、配線の異常を記録できる。また、RTCの中には、RTCに供給される電力の電圧が所定の電圧よりも低くなったときに低電圧状態に陥ったことを記録するレジスター(記憶部)を有するものがある。このようなRTCを利用しても、配線の異常を記録できる。ここで、RTCは汎用品であり、廉価である。従って、装置の製造コストを抑制できる。また、RTCは消費電力が小さいので、電池から供給される電力により長期間に渡って動作する。従って、検出部をRTCとすれば、長期間に渡って不正なアクセスを検出できる。
次に、本発明のプリンターは、上記のモジュールと、レシート発行用の印刷データに基づいて印刷を実行する印刷部と、を備え、前記第2回路基板は、前記レシート発行用の印刷データに基づいてフィスカル情報を生成するフィスカル情報生成部と、前記フィスカル情報を前記メモリーに記憶保持させるために当該フィスカル情報を前記第1回路基板に送信する送信部と、を備えることを特徴とする。
本発明のプリンターによれば、印刷部やフィスカル情報生成部を第1回路基板に実装した場合と比較して、第1回路基板に実装する電子部品の部品点数を少なくできる。これにより、第1回路基板を小さくできるので、配線シートによって第1回路基板を包み込む作業が容易となる。また、第1回路基板を包み込む配線シートを小さくできるので、配線シートの製造コストを抑制できる。
以下に、図面を参照して、本発明を適用したプリンターの実施の形態を説明する。
図1(a)は、本実施の形態に係るプリンターを前方の斜め上方から見た場合の外観斜視図であり、図1(b)はプリンターを後方の斜め上方から見た場合の外観斜視図である。図2はプリンターに装着されるモジュールを引き出した状態において、プリンターを後方の斜め上方から見た場合の外観斜視図である。図3(a)はモジュールに収納されたメモリーモジュールの説明図であり、図3(b)はメモリーモジュールの断面図であり、図3(c)はメモリーモジュールが備えるメモリー基板およびフレキシブルケーブルの斜視図である。図3(c)では、メモリー基板に実装されたEJメモリーやフィスカルメモリーなどの電子部品を省略して示す。図4はモジュールの制御系を示す概略ブロック図である。
プリンター1(フィスカルプリンター)は、POS端末等に接続される会計用のプリンターである。プリンター1は、販売取引に関する印刷情報をレシートに印刷して印刷後のレシートを発行する機能と、レシートの内容をEJ(電子ジャーナル)情報として記憶保持する機能と、販売取引に関する情報から課税額などを算出したフィスカル情報を記憶保持する機能を備える。図1に示すように、プリンター1は、プリンター本体2と、プリンター本体2の底部に着脱可能に固定されたフィスカルモジュール3(モジュール)を備える。
図1および図2に示すように、プリンター本体2は、その上面の前側に配置された開閉蓋10と、その上面の後側に配置された開閉蓋11を備える。開閉蓋10と開閉蓋11の間には、プリンター1の幅方向に延びるレシート排出口12が設けられる。レシート排出口12の側方には、スライドボタン13が配置される。プリンター本体2の内部には、図示を省略する印刷ヘッド(印刷部)や記録紙の搬送機構が搭載される。また、プリンター本体2の内部には記録紙の収納部が設けられる。スライドボタン13を操作すると、開閉蓋11のロックが外れて、開閉蓋11を開けることが可能になる。開閉蓋11を開けると、記録紙の収納部が露出する。従って、記録紙の交換等を行うことが可能となる。開閉蓋10を開けると、インクリボンの交換などを行うことが可能である。
フィスカルモジュール3は、図2に示すように、直方体形状をしたケース4を備える。ケース4の上には、フレーム5が固定される。図3(a)に示すように、ケース4には、プリンター制御基板6、フィスカル制御基板7(メモリー制御基板)、および、メモリーモジュール8が積層された状態で収納される。フィスカルモジュール3は、フレーム5に固定された状態で、プリンター本体2の底部に装着される。フィスカルモジュール3には、POS端末とは別のホストコンピューターを接続するための各種のコネクター9を備える。
図3(b)に示すように、メモリーモジュール8は、メモリー基板15と、メモリー基板15を包み込む状態に折り畳まれた配線シート16を備える。図4に示すように、メモリー基板15には、EJ情報を記憶保持するEJメモリー17、フィスカル情報を記憶保持するフィスカルメモリー18などの電子部品が実装される。配線シート16には、第1配線21および第2配線22が張り巡らされている。また、メモリーモジュール8は、図3(a)、(b)に示すように、配線シート16により包み込まれたメモリー基板15を収納する箱体25と、配線シート16により包み込まれたメモリー基板15をモールドするモールド部26を備える。モールド部26は箱体25に充填されたエポキシ樹脂などの封止剤により形成される。
図3(c)に示すように、メモリー基板15には第1コネクター19が実装される。第1コネクター19にはフレキシブルケーブル27が接続される。また、メモリー基板15には第2コネクター20が実装されている。第2コネクター20は、配線シート16(第1配線21および第2配線22)をメモリー基板15に接続するためのコネクターである。図3(b)に示すように、フレキシブルケーブル27は、メモリー基板15と配線シート16の間、および、折り畳まれた配線シート16の間を引き回された後に、配線シート16から外側に引き出され、さらに、モールド部26の外側に引き出される。
ここで、図3(a)に示すように、プリンター制御基板6は、メモリーモジュール8の下方に重ねて配置される。フィスカル制御基板7は、メモリーモジュール8の上方に重ねて配置される。メモリー基板15から引き出されたフレキシブルケーブル27はフィスカル制御基板7に接続される。フィスカル制御基板7とプリンター制御基板6は、これらの間に設けられたフレキシブルケーブル28(図4参照)により接続される。
(フィスカルモジュールの制御系)
図4に示すように、フィスカルモジュール3は、プリンター制御基板6、フィスカル制御基板7、および、メモリー基板15を有する。
図4に示すように、フィスカルモジュール3は、プリンター制御基板6、フィスカル制御基板7、および、メモリー基板15を有する。
プリンター制御基板6にはプリンター制御用CPU31が実装される。フィスカル制御基板7には、フィスカル制御用主CPU33、プログラム改ざん確認用CPU34、ROM35、RAM36、フィスカル制御基板側RTC(リアルタイムクロック)37が実装される。また、フィスカル制御基板7には、バックアップ用の電池38が搭載される。メモリー基板15には、フィスカル制御用副CPU41、EJメモリー17、フィスカルメモリー18、メモリー基板側RTC42、および、配線シート接続部43が実装される。EJメモリー17およびフィスカルメモリー18は不揮発性メモリーである。EJメモリー17にはEJ情報が記憶保持され、フィスカルメモリー18にはフィスカル情報が記憶保持される。
プリンター制御基板6は、フレキシブルケーブル28を介してフィスカル制御基板7と通信可能に接続される。プリンター制御用CPU31は、フィスカル制御基板7のフィスカル制御用主CPU33を介してプリンター本体2と通信可能である。プリンター制御用CPU31は、プリンター本体2の印刷ヘッドや搬送機構を駆動制御する。
フィスカル制御基板7のフィスカル制御用主CPU33はEJメモリー17およびフィスカルメモリー18に対する情報の書き込みを行うためのフィスカル制御を行う。フィスカル制御用主CPU33は、POS端末から供給されたレシート印刷用の印刷データに基づいてEJ情報を生成するEJ情報生成部45と、外部の機器から供給された印刷データに基づいてフィスカル情報を生成するフィスカル情報生成部46と、生成されたEJ情報およびフィスカル情報を記録コマンドとともにメモリー基板15に送信する送信部47を備える。
また、フィスカル制御用主CPU33は、フィスカル制御を行うためのフィスカル制御プログラムが改ざんされたことをプログラム改ざん確認用CPU34により検出した場合に、プリンター1の動作を停止させる。
さらに、フィスカル制御用主CPU33は、メモリー基板15に対する不正なアクセスの有無を確認する不正アクセス確認コマンドを所定のタイミングでフィスカル制御用副CPU41に送信する。また、フィスカル制御用主CPU33は、不正アクセス確認コマンドへの返信としてフィスカル制御用副CPU41から不正なアクセスがあった旨の通報を受けた場合に、プリンター1の動作を停止させる。
プログラム改ざん確認用CPU34は、フィスカル制御プログラムが改ざんされていないことを確認するための改ざん確認動作を行う。改ざん確認動作では、プログラム改ざん確認用CPU34は、プリンター1が起動する毎に、ROM35に記憶されている基本フィスカル制御プログラムとRAM36に展開されたフィスカル制御プログラムを比較する。また、プログラム改ざん確認用CPU34は、2つの制御プログラムの内容が一致しない場合には、プログラムの改ざんを検出したことをフィスカル制御用主CPU33に通報する。
フィスカル制御基板側RTC37は、プログラム改ざん確認用CPU34に時間情報を供給する。
電池38は、フィスカル制御基板側RTC37や、プリンター1の設定情報を保持するSRAMなど、バックアップ電力の供給が必要な電子部品(図示せず)に電力を供給する。電池38は、例えば、充電可能なボタン型のものである。また、電池38は、メモリー基板15に実装されたメモリー基板側RTC42にもバックアップ電力を供給する。なお、フィスカル制御用主CPU33、プリンター制御用CPU31、フィスカル制御用副CPU41には、フィスカル制御基板7に接接される外部の電源から電力が供給される。
メモリー基板15は、第1コネクター19に接続されたフレキシブルケーブル27によりフィスカル制御基板7に接続される。フィスカル制御用副CPU41は、フィスカル制御用主CPU33からの記録コマンドに基づいて、フィスカル制御用主CPU33から供給されるEJ情報をEJメモリー17に書き込む。また、フィスカル制御用副CPU41は、フィスカル制御用主CPU33からの記録コマンドに基づいて、フィスカル制御用主CPU33から供給されるフィスカル情報をフィスカルメモリー18に書き込む。
また、フィスカル制御用副CPU41はNVメモリー(不揮発性メモリー:第2記憶部)51と、複数桁の乱数を発生させる乱数発生部52と、乱数発生部52が発生させた乱数をNVメモリー51およびメモリー基板側RTC42に記憶保持させる設定部53を備える。
ここで、フィスカルモジュール3は、動作モードとして、レシートの印刷制御動作およびフィスカル制御動作を行う通常モードと、各種の設定を行うための設定モードを備える。コネクター9に接続された外部の機器からフィスカル制御用主CPU33に設定モード移行コマンドが入力されると、フィスカルモジュール3は通常モードから設定モードに移行する。設定モードは、プリンター1をユーザーに出荷する前の工程等で、プリンター1の初期設定を行うために用いられる動作モードである。従って、設定モード移行コマンドは、プリンター1を使用するユーザーが知り得ないコマンドである。
設定モードでは、NVメモリー51とメモリー基板側RTC42に不正なアクセスを検出するための鍵(乱数)を設定する初期設定動作が行われる。初期設定動作では、コネクター9に接続された外部の機器からフィスカル制御用主CPU33に乱数発生コマンドが入力される。フィスカル制御用主CPU33は、入力された乱数発生コマンドをフィスカル制御用副CPU41に送信する。乱数発生コマンドを受信したフィスカル制御用副CPU41では、乱数発生部52が乱数を発生させる。また、設定部53が、この乱数を鍵として、NVメモリー51およびメモリー基板側RTC42に記憶保持させる。初期設定が終了すると、プリンター1は通常モードに戻され、しかる後に出荷される。
メモリー基板側RTC42は、このメモリー基板側RTC42に供給される電力の電圧が所定の電圧以下の低電圧状態となったことを検出して記録する1ビットの第1レジスター55(低電圧検出部)を備える。第1レジスター55は、揮発性のメモリーであり、一般的なRTCが備えるものである。また、メモリー基板側RTC42は複数ビットの第2レジスター56を備える。第2レジスター56は、揮発性のメモリーであり、アラームの時刻などを設定するための記憶領域として一般的なRTCが備えるものである。フィスカル制御用副CPU41の設定部53は、この第2レジスター56に、鍵(乱数)を記憶保持させる。メモリー基板側RTC42には、フィスカル制御基板7に搭載された電池38から、フレキシブルケーブル27、配線シート16、および、配線シート接続部43をこの順番に介して、電力が供給される。
ここで、配線シート16は、そのシート面に密に張り巡らされた第1配線21、第2配線22を備える。各配線21、22は、配線シート16が平面に展開されているときに互いに離間する第1配線部分61および第2配線部分62を備える。第1配線部分61および第2配線部分62は、配線シート16がメモリー基板15を包み込む状態に折り畳まれると接続される。第1配線部分61および第2配線部分62が接続されると、各配線21、22は、それぞれが1本の配線として導通可能となる。
より具体的には、各配線21、22は、配線シート16が平面に展開されているときに互いに離間する第1配線部分61および第2配線部分62と、第1配線部分61および第2配線部分62から離間する導通用配線63を備える。配線シート16が折り畳まれると、各配線21、22は、第1配線部分61が形成された配線シート16のシート部分と、導通用配線63が形成された配線シート16のシート部分が積層される。これにより、第1配線部分61の一方の端に設けられた第1配線部分接続部61aと導通用配線63が重なって接続される。また、配線シート16が折り畳まれると、各配線21、22は、第2配線部分62が形成された配線シート16のシート部分と、導通用配線63が形成された配線シート16のシート部分が積層される。これにより、第2配線部分62の一方の端に設けられた第2配線部分接続部62aと導通用配線63が重なって接続される。この結果、各配線21、22は、それぞれの第1配線部分61と第2配線部分62が導通用配線63を介して接続され、それぞれが導通可能な一本の配線となる。
また、配線シート16は、第1配線21に囲まれた領域に第1スリット65および第2スリット66を備える。第1スリット65と第2スリット66は、メモリー基板15の基板面に重なる位置に折り畳まれる配線シート16の2枚のシート部分のそれぞれに設けられている。第1スリット65および第2スリット66にはメモリー基板15に接続されたフレキシブルケーブル27が貫通する。すなわち、フレキシブルケーブル27は、第1スリット65および第2スリット66を介して配線シート16の内側から配線シート16の外側に引き出されてフィスカル制御基板7に接続される。
さらに、配線シート16は、1本の配線となった第1配線21の一方の端をメモリー基板15に接続するための第1端子71と、第1配線21の他方の端をメモリー基板15に接続するための第2端子72を備える。また、配線シート16は、1本の配線となった第2配線22の一方の端をメモリー基板15に接続するための第3端子73と、第2配線22の他方の端をメモリー基板15に接続するための第4端子74を備える。なお、配線シート16の具体的な構成例、および、配線シート16によるメモリー基板15の具体的な包み込み構造は、後述する。
次に、メモリー基板15における配線シート接続部43は、配線シート16の第1端子71〜第4端子74が接続される第2コネクター20を有する。第2コネクター20は、第1端子71が接続される第1メモリー基板側端子75、第2端子72が接続される第2メモリー基板側端子76、第3端子73が接続される第3メモリー基板側端子77、第4端子74が接続される第4メモリー基板側端子78を備える。
第1端子部75には、第1基板側配線81が接続される。第1基板側配線81は、フレキシブルケーブル27を介してフィスカル制御基板7に搭載された電池38に接続される。第2メモリー基板側端子76には、第2基板側配線82とFET83を介して、メモリー基板側RTC42が接続される。より具体的には、FET83のドレインDに第2メモリー基板側端子76から延びる第2基板側配線82が接続され、ソースSにメモリー基板側RTC42が接続される。
第3メモリー基板側端子77からは第3基板側配線84が延びる。第3基板側配線84は、抵抗85を介して第2基板側配線82に接続されるとともに、FET83のゲートGに接続されている。従って、FET83のドレインDとゲートGは抵抗85を介して接続される。第4メモリー基板側端子78は接地される。
配線シート接続部43の回路構成によれば、電池38からの電力は、フレキシブルケーブル27、第1基板側配線81、第1配線21、第2基板側配線82およびFET83を介してメモリー基板側RTC42に供給される。ここで、フレキシブルケーブル27がメモリー基板15またはフィスカル制御基板7から引き抜かれた場合、および、第1配線21や第2配線22が断線した場合等の配線に異常が発生した場合には、FET83に印加される電圧が低下してFET83がオフとなる。これにより、メモリー基板側RTC42は低電圧状態を検出し、第1レジスター55に記憶保持していた値を消失させる。また、メモリー基板側RTC42は、電力供給の遮断により、第2レジスター56に記憶保持していた鍵(乱数)を消失させる。従って、メモリー基板側RTC42は、フレキシブルケーブル27がメモリー基板15またはフィスカル制御基板7から引き抜かれたことを検出する検出部として機能する。また、メモリー基板側RTC42は、第1配線21および第2配線22の断線を検出する検出部として機能する。
ここで、フィスカル制御用副CPU41は、フィスカル制御用主CPU33からの不正アクセス確認コマンドを受信すると、メモリー基板15に対する不正なアクセスの有無を確認する不正アクセス確認動作を行う。不正アクセス確認動作では、フィスカル制御用副CPU41は、メモリー基板側RTC42の第2レジスター56に記憶保持された鍵(乱数)と自己のNVメモリー51に記憶保持された鍵(乱数)を比較する。そして、フィスカル制御用副CPU41は、第2レジスター56に記憶保持された鍵とNVメモリー51に記憶保持された鍵が相違する場合には、フィスカル制御用主CPU33に、メモリー基板15に対する不正なアクセスがあった旨を通報する。
なお、不正アクセス確認動作として、メモリー基板側RTC42の第2レジスター56に記憶保持された乱数と自己のNVメモリー51に記憶保持された乱数を比較する動作と並行して、フィスカル制御用副CPU41は、第1レジスター55を参照してもよい。この場合には、フィスカル制御用副CPU41は、第1レジスター55に記憶保持された情報が消失している場合、第2レジスター56に記憶された乱数とNVメモリー51に記憶保持された乱数が相違している場合、または、第1レジスター55に記憶保持された情報が消失し、かつ、第2レジスター56に記憶された乱数とNVメモリー51に記憶保持された乱数が相違している場合に、フィスカル制御用主CPU33にメモリー基板15に対する不正なアクセスがあった旨を通報する。
(不正検出動作)
プリンター1に電源が投入されると、プログラム改ざん確認用CPU34は、改ざん確認動作を行う。改ざん確認動作により、ROM35に記憶される基本フィスカル制御プログラムとRAM36に記憶されるフィスカル制御プログラムが一致しない場合には、プログラム改ざん確認用CPU34は、フィスカル制御用主CPU33にプログラムが改ざんされた旨を通報する。かかる通報を受けたフィスカル制御用主CPU33は、プリンター1の動作を停止させる。
プリンター1に電源が投入されると、プログラム改ざん確認用CPU34は、改ざん確認動作を行う。改ざん確認動作により、ROM35に記憶される基本フィスカル制御プログラムとRAM36に記憶されるフィスカル制御プログラムが一致しない場合には、プログラム改ざん確認用CPU34は、フィスカル制御用主CPU33にプログラムが改ざんされた旨を通報する。かかる通報を受けたフィスカル制御用主CPU33は、プリンター1の動作を停止させる。
また、フィスカルプリンター1に電源が投入されると、フィスカル制御用主CPU33は、フィスカル制御用副CPU41に不正アクセス確認コマンドを送信する。不正アクセス確認コマンドを受信したフィスカル制御用副CPU41は不正アクセス確認動作を行う。ここで、メモリー基板側RTC42の第2レジスター56に記憶された鍵(乱数)とNVメモリー51に記憶保持された鍵(乱数)が相違する場合には、フィスカル制御用副CPU41は、フィスカル制御用主CPU33にフィスカル制御基板7に対する不正なアクセスがあった旨を通報する。かかる通報を受けたフィスカル制御用主CPU33は、プリンター1の動作を停止させる。
メモリー基板側RTC42の第2レジスター56に記憶された乱数とNVメモリー51に記憶保持された乱数が相違する場合は、メモリー基板側RTC42への電力の供給が断たれ、第2レジスター56に記憶保持された情報が消失した場合である。
このような状態は、フレキシブルケーブル27がフィスカル制御基板7またはメモリー基板15から引き抜かれることにより引き起こされる。従って、不正アクセス確認動作により、フレキシブルケーブル27を引き抜いて行われたメモリー基板15への不正なアクセスを検出できる。
また、第2レジスター56に記憶保持された情報が消失した状態は、配線シート16の第1配線21および第2配線22の少なくとも一方に断線が発生した場合に引き起こされる。
ここで、第1配線21および第2配線22の少なくとも一方の断線は、メモリー基板15を露出させようとして配線シート16を開いた場合に発生する。すなわち、配線シート16を開くと、第1配線21の第1配線部分61、第2配線部分62および導通用配線63が離間して、これらの間の電気的な接続が解除される。これにより第1配線21は断線する。また、配線シート16を開くと、第2配線22の第1配線部分61、第2配線部分62および導通用配線63が離間して、これらの間の電気的な接続が解除される。これにより第2配線22は断線する。従って、不正アクセス確認動作により、配線シート16を開いて行われたメモリー基板15への不正なアクセスを検出できる。
また、第1配線21および第2配線22の少なくとも一方の断線は、メモリー基板15を露出させる際に配線シート16が破損した場合にも発生する。
配線シート16が破損する場合とは、例えば、配線シート16が刃物で切断された場合である。配線シート16を切断すると、配線シート16に張り巡らされた第1配線21または第2配線22が切断されるので、第1配線21または第2配線22が断線する。従って、不正アクセス確認動作により、配線シート16を切断して行われたメモリー基板15への不正なアクセスを検出できる。
また、折り畳まれている配線シート16を開いてメモリー基板15を露出させようとする場合にも、配線シート16が破損する。すなわち、詳細を後述するように、本例では、メモリー基板15から引き出されたフレキシブルケーブル27を、配線シート16において折り畳まれたときに重なる2枚のシート部分に設けた2つのスリット65、66を貫通させて当該配線シート16の外側に引き出している(導出している)。従って、配線シート16を開いてメモリー基板15を露出させようとすると、フレキシブルケーブル27が配線シート16における各スリット65、66の開口縁と干渉して、この開口縁を破損させる。これにより、各スリット65、66の開口縁を這っている第1配線21または第2配線22が切断されるので、第1配線21または第2配線22が断線する。従って、不正アクセス確認動作により、配線シート16を無理に開いて行われたメモリー基板15への不正なアクセスを検出できる。
ここで、メモリー基板側RTC42の第2レジスター56に記憶保持された鍵が消失した後に、消失した鍵を再び第2レジスター56に記憶保持させることは困難である。すなわち、第2レジスター56に記憶保持される鍵は複数桁の乱数であり、鍵の消失の後に消失前の値と同一の値を推定することは容易ではない。また、乱数は、配線シート16に包まれたメモリー基板15に搭載されたフィスカル制御用副CPU41により生成されたものなので、配線シート16の外部から(フィスカル制御基板7の側から)予めその乱数を知ることができない。従って、消失した乱数と同一の値の再現は困難である。よって、メモリー基板側RTC42の第2レジスター56に記憶保持された鍵(乱数)とNVメモリー51に記憶保持された鍵(乱数)を比較する不正アクセス確認動作によって、メモリー基板15に対する不正なアクセスがあったことを確実に捕捉できる。
なお、本例では、不正なアクセスの検出および記録にレジスターを備えるRTC(メモリー基板側RTC42)を用いている。レジスターを備えるRTCは汎用品であり、廉価なので、装置の製造コストを抑制できる。また、RTCは消費電力が小さいので、電池38から供給される電力により長期間に渡って動作する。従って、長期間に渡って不正なアクセスを検出できる。
また、本例では、フィスカル制御基板7に、EJ情報生成部45およびフィスカル情報生成部46を備えるフィスカル制御用主CPU33を実装している。従って、フィスカル制御用主CPU33をメモリー基板15の側に実装した場合と比較して、メモリー基板15に実装する電子部品の部品点数を少なくできる。これにより、メモリー基板15を小さくできるので、配線シート16によってメモリー基板15を包み込む作業が容易となる。また、メモリー基板15を包み込む配線シート16を小さくできるので、配線シート16の製造コストを抑制できる。
なお、フレキシブルケーブル27がメモリー基板15またはフィスカル制御基板7から引き抜かれたことを検出する検出部、および、第1配線21および第2配線22の断線を検出する検出部を、フィスカル制御基板7の側に設けることもできる。この場合には、メモリー基板側RTC42を省略してフィスカル制御基板7に新たなRTCを実装し、フレキシブルケーブル27を介して配線シート接続部43を新たなRTCに接続すればよい。また、この場合には、新たなRTCから時刻情報をプログラム改ざん確認用CPU34に供給すれば、新たなRTCがフィスカル制御基板側RTC37を兼ねることができる。
(配線シートの具体的な構成例)
次に、図3、図4、図5を参照して、配線シート16の具体的な構成例を説明する。図5(a)は平面に展開した配線シート16の平面図であり、図5(b)は配線シート16の一部分を拡大した部分拡大図である。以下の説明では、図5(a)に示すように、第1スリット65および第2スリット66が延びている方向を配線シート16の幅方向X(左右方向X)とし、幅方向Xと直交する方向を配線シート16の前後方向Yとし、幅方向Xおよび前後方向Yと直交する方向を配線シート16の上下方向Zとする。また、第1スリット65が設けられている側を第1方向X1、第2スリット66が設けられている側を第2方向X2とする。さらに、配線シートに16において、メモリー基板15に接続される突出部(第4突出部105)が設けられている側を前方向Y1、その反対方向を後方向Y2とする。
次に、図3、図4、図5を参照して、配線シート16の具体的な構成例を説明する。図5(a)は平面に展開した配線シート16の平面図であり、図5(b)は配線シート16の一部分を拡大した部分拡大図である。以下の説明では、図5(a)に示すように、第1スリット65および第2スリット66が延びている方向を配線シート16の幅方向X(左右方向X)とし、幅方向Xと直交する方向を配線シート16の前後方向Yとし、幅方向Xおよび前後方向Yと直交する方向を配線シート16の上下方向Zとする。また、第1スリット65が設けられている側を第1方向X1、第2スリット66が設けられている側を第2方向X2とする。さらに、配線シートに16において、メモリー基板15に接続される突出部(第4突出部105)が設けられている側を前方向Y1、その反対方向を後方向Y2とする。
ここで、メモリー基板15は平面形状が矩形である。メモリー基板15の第1面15aには第1コネクター19と第2コネクター20が実装される。
(第1配線および第2配線の概要)
配線シート16には、配線シート16がメモリー基板15を包み込む状態に折り畳まれたときに通電可能な一本の配線となる第1配線21および第2配線22が設けられている。第1配線21および第2配線22のそれぞれは、図5(b)に示すように、配線シート16上に狭いピッチで実装される。
配線シート16には、配線シート16がメモリー基板15を包み込む状態に折り畳まれたときに通電可能な一本の配線となる第1配線21および第2配線22が設けられている。第1配線21および第2配線22のそれぞれは、図5(b)に示すように、配線シート16上に狭いピッチで実装される。
図4に示すように、各配線21、22は、配線シート16が平面に展開されているときに互いに離間する第1配線部分61および第2配線部分62と、第1配線部分61および第2配線部分62から離間する導通用配線63を備える。第1配線21における第1配線部分61の一方の端部には導通用配線63との接続部となる第1配線部分接続部61aが設けられ、他方の端部には第1端子71が設けられる。第1配線21における第2配線部分62の一方の端部には導通用配線63との接続部となる第2配線部分接続部62aが設けられ、他方の端部には第2端子72が設けられる。同様に、第2配線22における第1配線部分61の一方の端部には導通用配線63との接続部となる第1配線部分接続部61aが設けられ、他方の端部には第3端子73が設けられる。第2配線22における第2配線部分62の一方の端部には導通用配線63との接続部となる第2配線部分接続部62aが設けられ、他方の端部には第4端子74が設けられる。
ここで、配線シート16は、一般的なフレキシブルプリント配線基板と同様に、プラスチックシートの基材に各配線21、22を備えるものである。各配線21、22は、第1配線部分接続部61a、第2配線部分接続部62a、導通用配線63、および、端子を除き、プラスチックシートにより被覆されている。
(配線シートの構成)
図5(a)に示すように、配線シート16は、幅方向Xの中央部分に、メモリー基板15の幅よりも広い幅広部101を備える。また、配線シート16は、幅広部101の幅方向Xの中央部分から前方向Y1に突出する矩形の第1突出部102と、幅広部101の前後方向Yの途中部分から第1方向X1に突出する矩形の第2突出部103と、幅広部101の前後方向Yの途中部分から第2方向X2に突出する矩形の第3突出部104を備える。さらに、配線シート16は、第1突出部102の前端縁における第2方向X2の側に寄った部分から前方向Y1に狭い幅で突出する第4突出部105を備える。第4突出部105の先端部分には、第1〜第4端子71〜74が設けられる。各端子は、幅方向Xの第1方向X1から第2方向に向って第1端子71、第2端子72、第4端子74、第3端子73の順番に配列される。各端子71〜74は前後方向Yに延びる。
図5(a)に示すように、配線シート16は、幅方向Xの中央部分に、メモリー基板15の幅よりも広い幅広部101を備える。また、配線シート16は、幅広部101の幅方向Xの中央部分から前方向Y1に突出する矩形の第1突出部102と、幅広部101の前後方向Yの途中部分から第1方向X1に突出する矩形の第2突出部103と、幅広部101の前後方向Yの途中部分から第2方向X2に突出する矩形の第3突出部104を備える。さらに、配線シート16は、第1突出部102の前端縁における第2方向X2の側に寄った部分から前方向Y1に狭い幅で突出する第4突出部105を備える。第4突出部105の先端部分には、第1〜第4端子71〜74が設けられる。各端子は、幅方向Xの第1方向X1から第2方向に向って第1端子71、第2端子72、第4端子74、第3端子73の順番に配列される。各端子71〜74は前後方向Yに延びる。
第1配線21は、第2端子72と第4端子74の間を通過して前後方向Yに延びる仮想線L0の右側(第1方向X1側)に形成される。第1配線21の第1配線部分61は、幅広部101の前側部分および第1突出部102に形成される。第1配線部分61の第1配線部分接続部61aは、幅広部101の第1方向X1の端縁部分の前側に形成される。第1配線21の第2配線部分62は、幅広部101の後側部分および第2突出部103に形成される。第2配線部分62の第2配線部分接続部62aは、幅広部101の第1方向X1の端縁部分の後側に形成される。第1配線21の導通用配線63は、幅広部101の第1方向X1の端縁部分であって、前後方向Yで第1配線部分接続部61aと第2配線部分接続部62aの間に設けられる。
第2配線22は、仮想線L0の左側(第2方向X2側)に形成される。第2配線22の第1配線部分61は、幅広部101の前側部分および第1突出部102に形成される。第1配線部分61の第1配線部分接続部61aは、幅広部101の第2方向X2の端縁部分の前側に形成される。第2配線22の第2配線部分62は、幅広部101の後側部分および第3突出部104に形成される。第2配線部分62の第2配線部分接続部62aは、幅広部101の第2方向X2の端縁部分の後側に形成される。第2配線22の導通用配線63は、幅広部101の第2方向X2の端縁部分であって、前後方向Yで第1配線部分接続部61aと第2配線部分接続部62aの間に設けられる。
各配線21、22における第1配線部分接続部61a、第2配線部分接続部62a、および、導通用配線63は、前後方向Yに延びる帯状に設けられる。各配線21、22における第1配線部分接続部61a、第2配線部分接続部62a、および、導通用配線63は、各配線21、22の他の部分と比較して広い幅を備える。
第2突出部103の前側部分には、第1スリット65が形成される。第1スリット65は幅方向Xに一定幅で延びる。第1スリット65は第1配線21の第1配線部分61により囲まれる。すなわち、配線シート16における第1スリット65の開口縁65aには、第1配線21の第1配線部分61を形成する配線が第1スリット65を囲むように這う。第3突出部104の前側部分には、第2スリット66が形成される。第2スリット66は幅方向Xに一定幅で延びる。第2スリット66は第2配線22の第1配線部分61により囲まれる。すなわち、配線シート16における第2スリット66の開口縁66aには、第2配線22の第1配線部分61を形成する配線が第2スリット66を囲むように這う。
(配線シートによるメモリー基板の包み込み構造)
図6は配線シート16を折り畳んで第1配線21および第2配線22のそれぞれを通電可能な一本の配線とする折り畳み動作の説明図である。図7は、配線シート16を折り畳みながら配線シート16の外側にフレキシブルケーブル27を引き回すフレキシブルケーブル27の引き回し動作の説明図である。
図6は配線シート16を折り畳んで第1配線21および第2配線22のそれぞれを通電可能な一本の配線とする折り畳み動作の説明図である。図7は、配線シート16を折り畳みながら配線シート16の外側にフレキシブルケーブル27を引き回すフレキシブルケーブル27の引き回し動作の説明図である。
配線シート16によってメモリー基板15を包み込む際には、まず、メモリー基板15の第1コネクター19にフレキシブルケーブル27を接続する。また、メモリー基板15の第2コネクター20に配線シート16の第4突出部分(第1〜第4端子71〜74)を差し込む。
そして、図6(a)に示すように、第1コネクター19および第2コネクター20が実装されたメモリー基板15の第1面15aを上方に向けて、メモリー基板15を幅広部101の前側の幅方向Xの中央に乗せる。また、この際に、メモリー基板15においてフレキシブルケーブル27などが接続される端縁と反対側の端縁を、第1折り畳み線L1に沿って配置する。第1折り畳み線L1は、配線シート16における第1配線21の第1配線部分接続部61aと第1配線21の導通用配線63の間、および、第2配線22の第1配線部分接続部61aと第2配線22の導通用配線63の間を通過して幅方向Xに延びる仮想線である。第1折り畳み線L1は、幅広部101における第1配線21の第1配線部分61が形成される領域と、幅広部101における第2配線22の第1配線部分61が形成される領域を横切って延びる。
ここで、メモリー基板15を配線シート16に載せた状態では、図6(a)に示すように、第1配線21の第1配線部分接続部61aおよび第2配線22の第1配線部分接続部61aは、幅方向Xでメモリー基板15から外れた位置にある。
次に、図6(a)において矢印で示すように、配線シート16においてメモリー基板15を載せた部分を、メモリー基板15とともに、第1折り畳み線L1に沿って後方Y2に折り畳む。配線シート16が第1折り畳み線L1に沿って折り畳まれると、フレキシブルケーブル27は、メモリー基板15から後方Y2に向かって引き出された状態となる。また、配線シート16が第1折り畳み線L1に沿って折り畳まれると、図6(b)に示すように、第1配線21の第1配線部分接続部61aと、第1配線21の導通用配線63が上下方向Zで重なって電気的に接続される。同様に、第2配線22の第1配線部分接続部61aと、第2配線22の導通用配線63が上下方向Zで重なって電気的に接続される。そして、メモリー基板15は、2つに折り畳まれた配線シート16により上下方向Zから挟まれた状態となる。
ここで、第1突出部102の幅寸法は、メモリー基板15の幅寸法よりも長いが、幅方向Xにおける第1配線21の導通用配線63と第2配線22の導通用配線63の間の距離よりも短い。従って、配線シート16を第1折り畳み線L1に沿って折り曲げたときに、第1配線21の導通用配線63の後側部分と第2配線22の導通用配線63の後側部分は第1突出部102によって覆われず、上方に露出した状態となる。
その後、図6(b)において矢印で示すように、配線シート16の幅広部101の後側部分を、第2折り畳み線L2に沿って前方Y1に折り曲げる。第2折り畳み線L2は、配線シート16における第1配線21の第2配線部分接続部62aと第1配線21の導通用配線63の間、および、第2配線22の第2配線部分接続部62aと第2配線22の導通用配線63の間を通過して幅方向Xに延びる仮想線である。第2折り畳み線L2は、幅広部101における第1配線21の第2配線部分62が形成される領域と、幅広部101における第2配線22の第2配線部分62が形成される領域を横切って延びている。
配線シート16が第2折り畳み線L2に沿って折り畳まれると、図6(c)に示すように、フレキシブルケーブル27も配線シート16と一緒に前方Y1に折り曲げられる。これにより、フレキシブルケーブル27は、折り曲げによって積層される2枚のシート部分(シート部分110およびシート部分111)の間を引き回される。また、メモリー基板15は、折り畳まれた配線シート16により、前後方向Yおよび上下方向Zから覆われた状態となる。
さらに、配線シート16が第2折り畳み線L2に沿って折り畳まれると、第1配線21の第2配線部分接続部62aと、第1配線21の導通用配線63の後側部分が上下方向Zで重なって電気的に接続される。同様に、第2配線22の第2配線部分接続部62aと、第2配線22の導通用配線63の後側部分が上下方向Zで重なって電気的に接続される。これにより、第1配線21は、その第1配線部分61と第2配線部分62が導通用配線63を介して電気的に接続されて導通可能な1本の配線となる。同様に、第2配線22は、その第1配線部分61と第2配線部分62が導通用配線63を介して電気的に接続されて導通可能な1本の配線となる。
ここで、配線シート16を第1折り畳み線L1に沿って折り曲げる際に、第1配線21の第1配線部分接続部61aと第1配線21の導通用配線63の間、および、第2配線22の第1配線部分接続部61aと第2配線22の導通用配線63の間に導電性の両面テープ106を介在させておく。また、配線シート16を第2折り畳み線L2に沿って折り曲げる際に、第1配線21の第2配線部分接続部62aと第1配線21の導通用配線63の間、および、第2配線22の第2配線部分接続部62aと第2配線22の導通用配線63の間に、導電性の両面テープ(接続部材)106を介在させておく。
具体的には、図6(a)および図6(b)に点線で示すように、包み込み動作を行う前に、第1配線21の導通用配線63に沿って導電性の両面テープ106を貼り付け、かつ、第2配線22の導通用配線63に沿って導電性の両面テープ106を貼り付けておく。その後に、配線シート16を第1折り畳み線L1に沿って折り曲げ、さらに、配線シート16を第2折り畳み線L2に沿って折り曲げる。このようにすれば、第1配線21の第1配線部分接続部61aと第1配線21の導通用配線63の間の電気的な接続が確実なものとなる。また、第2配線22の第1配線部分接続部61aと第2配線22の導通用配線63の間の電気的な接続が確実なものとなる。さらに、第1配線21の第2配線部分接続部62aと第1配線21の導通用配線63の間の電気的な接続が確実なものとなる。また、第2配線22の第2配線部分接続部62aと第2配線22の導通用配線63の間の電気的な接続が確実なものとなる。従って、第1配線21を確実に導通可能な1本の配線とすることができる。また、第2配線22を確実に導通可能な1本の配線とすることができる。さらに、折り曲げによって積層された配線シート16のシート部分を接着できるので、積層されたシート部分が離間することを防止できる。
配線シート16が第2折り畳み線L2に沿って折り畳まれた状態では、図6(c)に示すように、フレキシブルケーブル27は、前方Y1に折り畳まれた幅広部101の端縁111aから露出して前方Y1に延びる。ここで、前方Y1に折り畳まれた幅広部101の端縁111aは、第1スリット65および第2スリット66よりも僅かに後方Y2に位置する。
次に、図7(a)に示すように、配線シート16を第3折り畳み線L3に沿って右側(第1方向X1)に折り畳む。第3折り畳み線L3は、幅広部101において、第2配線22の第1配線部分接続部61a、導通用配線63および第2配線部分接続部62aよりも内側に位置しており、メモリー基板15の左側(第2方向X2)の端縁に沿って延びている。従って、配線シート16は、第3突出部104と共に、幅広部101において第2配線22の第1配線部分接続部61a、導通用配線63、および、第2配線部分接続部62aが形成されている端縁部分が折り曲げられる。
ここで、折り曲げた部分を、上下方向Zから見た場合にメモリー基板15の基板面と重なる位置に配置する際に、第3突出部104に形成された第2スリット66にフレキシブルケーブル27を貫通させる。
その後、図7(b)に矢印で示すように、配線シート16を第4折り畳み線L4に沿って左側(第2方向X2)に折り曲げる。第4折り畳み線L4は、幅広部101において、第1配線21の第1配線部分接続部61a、導通用配線63および第2配線部分接続部62aよりも内側に位置しており、メモリー基板15の右側(第1方向X1)の端縁に沿って延びる。従って、配線シート16は、第2突出部103と共に、幅広部101において第1配線21の第1配線部分接続部61a、導通用配線63、および、第2配線部分接続部62aが形成されている端縁部分が折り曲げられる。
ここで、図7(c)に示すように、折り曲げた部分を、上下方向Zから見た場合にメモリー基板15の基板面と重なる位置に配置する際に、第2突出部103に形成された第1スリット65にフレキシブルケーブル27を貫通させる。
以上より、配線シート16によるメモリー基板15の包み込みが完了する。配線シート16によるメモリー基板15の包み込みが完了した状態では、図7(d)に示すように、上方から見た場合にメモリー基板15の基板面と重なる位置において、配線シート16の第2突出部103と第3突出部104が各スリット65、66を貫通するフレキシブルケーブル27によって編まれた状態となる。
配線シート16によって包み込まれたメモリー基板15は、図3(b)に示すように、箱体25に収納され、箱体25に充填される封止剤によってモールドされる。モールドに際して、フレキシブルケーブル27は、モールド部26から外側に引き出される。フレキシブルケーブル27においてモールドから引き出された端部はフィスカル制御基板7に接続される。なお、フレキシブルケーブル27の長さは、配線シート16の前後方向Yの長さより短く、幅広部101と第1突出部102を足した前後方向Yの長さより長い方が望ましい。
(配線シートによる効果)
本例では、配線シート16が刃物などにより切断された場合に、配線シート16に張り巡らされた第1配線21または第2配線22に断線が発生する。また、配線シート16を開くと、第1配線21における第1配線部分61、第2配線部分62および導通用配線63が離間して、第1配線21が断線する。また、配線シート16を開くと、第2配線22における第1配線部分61、第2配線部分62および導通用配線63が離間して、第2配線22が断線する。
本例では、配線シート16が刃物などにより切断された場合に、配線シート16に張り巡らされた第1配線21または第2配線22に断線が発生する。また、配線シート16を開くと、第1配線21における第1配線部分61、第2配線部分62および導通用配線63が離間して、第1配線21が断線する。また、配線シート16を開くと、第2配線22における第1配線部分61、第2配線部分62および導通用配線63が離間して、第2配線22が断線する。
さらに、配線シート16を開こうとすると、配線シート16とフレキシブルケーブル27が干渉する。従って、配線シート16を無理に開くと、フレキシブルケーブル27が貫通している第1スリット65の開口縁65aおよび第2スリット66の開口縁66aが破損して、第1配線21および第2配線22が断線する。
また、本例では、フレキシブルケーブル27がシート部分111の内側を引き回された後に、第3突出部104の第2スリット66および第2突出部103の第1スリット65を介して配線シート16の外側に引き出されている(図7(a)〜図7(d)参照)。従って、フレキシブルケーブル27が引っ張られたときに、各配線21、22に断線を発生させやすい。
すなわち、フレキシブルケーブル27がこのように引き回されていれば、フレキシブルケーブル27がメモリー基板15から離れる方向に引っ張られたときに、シート部分111をメモリー基板15から離間する方向に移動させる。ここで、シート部分111がメモリー基板15から離間する方向に移動すると、その外側に位置する第3突出部104がメモリー基板15から離間する方向に移動するので、第3突出部104では、フレキシブルケーブル27との干渉によって第2スリット66の開口縁66aに破損が発生しやすくなる。また、シート部分111がメモリー基板15から離間する方向に移動すると、その外側に位置する第2突出部103がメモリー基板15から離間する方向に移動する。従って、第2突出部103では、フレキシブルケーブル27との干渉によって第1スリット65の開口縁65aに破損が発生しやすくなる。
なお、各配線21、22における第1配線部分61の第1配線部分接続部61aと導通用配線63を一体に形成し、配線シート16を折り畳んだときに、これらを一体とした接続部分と第2配線部分62の第2配線部分接続部62aを重ね合わせて接続するようにしてもよい。この逆に、各配線21、22における第2配線部分62の第2配線部分接続部62aと導通用配線63を一体に形成し、配線シート16を折り畳んだときに、これらを一体とした接続部分と第1配線部分61の第2配線部分接続部62aを重ね合わせて接続するようにしてもよい。
また、両面テープ106の替わりに、導電性を有する接着剤を用いてもよい。
1・・プリンター、2・・プリンター本体、3・・フィスカルモジュール、4・・ケース、5・・フレーム、6・・プリンター制御基板、7・・フィスカル制御基板(第2回路基板)、8・・メモリーモジュール、9・・コネクター、10・・開閉蓋、11・・開閉蓋、12・・レシート排出口、13・・スライドボタン、15・・メモリー基板(第1回路基板)、15a・・第1面、15b・・第2面、16・・配線シート、17・・EJメモリー、18・・フィスカルメモリー(メモリー)、19・・第1コネクター、20・・第2コネクター、21・・第1配線(配線)、22・・第2配線(配線)、25・・箱体、26・・モールド部、27・・フレキシブルケーブル(ケーブル)、28・・フレキシブルケーブル、31・・プリンター制御用CPU、33・・フィスカル制御用主CPU、34・・プログラム改ざん確認用CPU、35・・ROM、36・・RAM、37・・フィスカル制御基板側RTC、38・・電池、41・・フィスカル制御用副CPU、42・・メモリー基板側RTC(検出部)、43・・配線シート接続部、45・・EJ情報生成部、46・・フィスカル情報生成部、47・・送信部、51・・NVメモリー、52・・乱数発生部、53・・設定部、55・・第1レジスター、56・・第2レジスター、61・・第1配線部分、61a・・第1配線部分接続部、62・・第2配線部分、62a・・第2配線部分接続部、63・・導通用配線、65・・第1スリット、66・・第2スリット、71〜74・・第1〜第4端子、75〜78・・第1〜第4メモリー基板側端子、81・・第1基板側配線、82・・第2基板側配線、83・・FET、84・・第3基板側配線、85・・抵抗、101・・幅広部、102・・第1突出部、103・・第2突出部、104・・第3突出部、105・・第4突出部、106・・両面テープ、110・・シート部分、111・・シート部分、D・・ドレイン、G・・ゲート、S・・ソース、L0・・仮想線、L1〜L4・・第1〜第4折り畳み線、X・・幅方向、Y・・前後方向、Z・・上下方向
Claims (7)
- メモリーを備える第1回路基板と、
配線を備え、前記第1回路基板を包み込む配線シートと、
前記配線の異常を検出する検出部と、を有し、
前記配線は、前記配線シートが展開されるときに互いに離間する第1配線部分および第2配線部分を備え、
前記第1回路基板を包み込む状態に前記配線シートを折り畳むと前記第1配線部分および前記第2配線部分が接続され、前記配線と前記検出部が導通可能となることを特徴とするモジュール。 - 請求項1において、
前記配線は、前記配線シートが展開されるときに前記第1配線部分および前記第2配線部分から離間する導通用配線を備え、
前記第1回路基板を包み込む状態に前記配線シートを折り畳むと、前記第1配線部分と前記導通用配線が重なって接続され、前記第2配線部分と前記導通用配線が重なって接続され、前記配線が1本の配線として導通可能となることを特徴とするモジュール。 - 請求項2において、
導電性を有する接続部材を有し、
前記接続部材は、前記第1配線部分と前記導通用配線との間、および、前記第2配線部分と前記導通用配線との間に介在することを特徴とするモジュール。 - 請求項1ないし3のうちのいずれかの項において、
前記検出部は、前記配線の異常を記録する記憶部を備え、前記第1回路基板に実装されることを特徴とするモジュール。 - 請求項1ないし4のうちのいずれかの項において、
前記第1回路基板に接続されたケーブルと、
前記ケーブルにより前記第1回路基板に接続された第2回路基板と、を有し、
前記第2回路基板は、電池を備え、
前記検出部には、前記ケーブルおよび前記配線を介して前記電池から電力が供給されることを特徴とするモジュール。 - 請求項5において、
前記検出部は、RTCであることを特徴とするモジュール。 - 請求項5または6のモジュールと、
レシート発行用の印刷データに基づいて印刷を実行する印刷部と、を備え、
前記第2回路基板は、前記レシート発行用の印刷データに基づいてフィスカル情報を生成するフィスカル情報生成部と、前記フィスカル情報を前記メモリーに記憶保持させるために当該フィスカル情報を前記第1回路基板に送信する送信部と、を備えることを特徴とするプリンター。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015044378A JP2016163946A (ja) | 2015-03-06 | 2015-03-06 | モジュールおよびプリンター |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015044378A JP2016163946A (ja) | 2015-03-06 | 2015-03-06 | モジュールおよびプリンター |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016163946A true JP2016163946A (ja) | 2016-09-08 |
Family
ID=56876464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015044378A Pending JP2016163946A (ja) | 2015-03-06 | 2015-03-06 | モジュールおよびプリンター |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016163946A (ja) |
-
2015
- 2015-03-06 JP JP2015044378A patent/JP2016163946A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8661270B2 (en) | Electronic apparatus and method of controlling electronic apparatus | |
JP2016163947A (ja) | モジュールおよびプリンター | |
JP2016164705A (ja) | モジュール、プリンターおよびモジュールの制御方法 | |
JP6295190B2 (ja) | カードリーダ | |
JP2016163946A (ja) | モジュールおよびプリンター | |
JP2016163945A (ja) | モジュール、プリンターおよびモジュールの制御方法 | |
JP2001242951A (ja) | 端末装置 | |
JP6327054B2 (ja) | フィスカルプリンター | |
CN106171050A (zh) | 印刷基板以及读卡器 | |
JP2017094609A (ja) | フィスカルプリンター | |
JP2008269011A (ja) | 電子機器 | |
KR200480291Y1 (ko) | 금융 단말기의 물리적 탐침 방지를 위한 장치의 커버 디바이스 | |
JP6840010B2 (ja) | カードリーダ | |
CN204632013U (zh) | 税控打印机 | |
JP4978112B2 (ja) | フィスカルユニットおよびプリンタ | |
JP4618044B2 (ja) | 記録装置 | |
JP2011116043A (ja) | データ記憶装置の筐体の構造、および印刷装置 | |
CN218866475U (zh) | 一种密码设备 | |
JP2008046954A (ja) | フィスカルユニットおよびプリンタ | |
JP2011183722A (ja) | 印刷装置 | |
KR200478802Y1 (ko) | 금융 단말기의 물리적 탐침 방지를 위한 장치의 카드 리드 모듈 | |
JP4893172B2 (ja) | 封印構造及び記録装置 | |
KR200478773Y1 (ko) | 금융 단말기의 물리적 탐침 방지를 위한 장치의 카드 정보 리드 및 전송 디바이스 | |
US8403687B2 (en) | Data storage device and printing apparatus including the same | |
JP2011119564A (ja) | データ記憶装置、および、それを備えた印刷装置 |