JP2016164705A - モジュール、プリンターおよびモジュールの制御方法 - Google Patents

Abstract

【課題】メモリーを搭載する回路基板に不正なアクセスがあったことを当該回路基板の側で検出できるプリンターを提供すること。【解決手段】プリンターは、フィスカルメモリー１８を備えるメモリー基板１５と、第１配線２１を備え、メモリー基板１５を包み込む配線シート１６と、電池３８を搭載するフィスカル制御基板７と、メモリー基板１５に実装され、第１配線２１の断線を検出するメモリー基板側ＲＴＣ４２（検出部）を有する。メモリー基板側ＲＴＣ４２は、配線の異常を記録する第２レジスター５６を備える。メモリー基板側ＲＴＣ４２には、第１配線２１を介して電池３８から電力が供給される。第２レジスター５６を備えるメモリー基板側ＲＴＣ４２がメモリー基板１５に搭載されるので、フィスカルメモリー１８が搭載されたメモリー基板１５の側で、不正なアクセスを検出できる。【選択図】図４

Description

本発明は、メモリーが実装された回路基板に対する不正なアクセスを検出できるモジュール、プリンターおよびモジュールの制御方法に関する。

メモリーなどの電子部品に対する外部からの不正なアクセスを検出する技術は特許文献１に記載されている。特許文献１では、メモリーを搭載した第１回路基板と電池を搭載した第２回路基板がコネクターを介して着脱可能に接続されている。第１回路基板と第２回路基板の間には、第２回路基板の電池から、第１回路基板のメモリーを経由して、再び第２回路基板に至る配線が設けられている。第２回路基板には、この配線の断線を検出する検出部が設けられている。

不正なアクセスによってメモリーを搭載した第１回路基板が第２回路基板から取り外されると、配線がコネクターで切断される。従って、検出部が検出した断線に基づいて不正なアクセスを検出できる。

特開２００６−１２９９６０号公報

近年、プリンターの高機能化が進み、プリンター内の電子機器に重要な情報を記憶するプリンターも多く存在し、盗難・紛失事故に遭った場合の情報漏えいに対する防御手段が望まれる。特に、フィスカルプリンターは販売取引に関するフィスカル情報をフィスカルメモリーに記憶保持する。フィスカル情報は税務処理などに用いられる情報であり、その改ざんは許されない。従って、フィスカルプリンターでは、フィスカルメモリーに対する外部からの不正なアクセスを防止する必要がある。また、フィスカルプリンターでは、不正なアクセスがあった場合に、このアクセスを検出可能とする必要がある。

ここで、特許文献１のように、フィスカルプリンターにおいても、フィスカルメモリーを第１回路基板に搭載して第１回路基板と第２回路基板をモジュールとし、電源が搭載された第２回路基板との間に設けた配線の断線を監視すれば、第１回路基板を取り外して行われる不正なアクセスを検出できる。しかし、第１回路基板の側には取り外されたことを検出する手段がないので、第１回路基板の側で不正なアクセスを検知して記録できないという問題がある。

本発明の課題は、メモリーを搭載する回路基板に不正なアクセスがあったことを当該回路基板の側で検知できるモジュール、プリンターおよびモジュールの制御方法を提供することにある。

上記の課題を解決するために、本発明のモジュールは、メモリーを備える第１回路基板と、配線を備え、前記第１回路基板を包み込む配線シートと、電池を搭載する第２回路基板と、前記第１回路基板に実装され、前記配線の異常を検出する検出部と、を有し、前記検出部は、前記配線の異常の発生を記録する記憶部を備え、前記検出部には、前記配線を介して前記電池から電力が供給されることを特徴とする。

本発明では、メモリーを備える第１回路基板が配線を備える配線シートで包み込まれている。従って、メモリーに不正にアクセスしようとする者は、配線シートを破く必要がある。ここで、配線シートが破られると、配線が切断される。従って、検出部が検出した配線の異常に基づいて不正なアクセスを検出できる。また、検出部には配線を介して電池から電力が供給されているので、検出部は配線の通電状態を監視することにより配線の異常を検出できる。さらに、検出部は第１回路基板に実装されている。従って、検出部にアクセスする場合にも、配線シートを破いて検出部を露出させる必要がある。よって、検出部の記憶部に記録された配線の異常の記録を改ざんすることが困難となる。また、記憶部を備える検出部が第１回路基板に搭載されるので、メモリーが搭載された第１回路基板の側で、不正なアクセスを検出し、記録できる。

本発明において、前記第１回路基板と前記第２回路基板とを接続するケーブルを有し、前記配線シートは、前記第１回路基板に接続されており、前記検出部には、前記電池から前記ケーブルおよび前記配線を介して電力が供給されるものとすることができる。このようにすれば、ケーブルが第１回路基板または第２回路基板から取り外された場合にも、断線が発生した場合と同様に、検出部に供給される電力が途絶える。従って、検出部は、不正なアクセスによってケーブルが第１回路基板または第２回路基板から取り外されたことを検出できる。

本発明において、前記検出部は、ＲＴＣとすることができる。ＲＴＣの中には、アラームなどを設定するために揮発性のレジスター（記憶部）を備えるものがある。かかるＲＴＣを利用すれば、断線が発生したときにレジスターに記憶保持されていた値が消失するので、配線の異常を記録できる。また、ＲＴＣの中には、ＲＴＣに供給される電力の電圧が所定の電圧よりも低くなったときに低電圧状態に陥ったことを記録するレジスター（記憶部）を有するものがある。このようなＲＴＣを利用しても、配線の異常を記録できる。ここで、ＲＴＣは汎用品であり、廉価である。従って、装置の製造コストを抑制できる。また、ＲＴＣは消費電力が小さいので、電池から供給される電力により長期間に渡って動作する。従って、検出部をＲＴＣとすれば、長期間に渡って不正なアクセスを検出できる。

本発明において、前記第１回路基板は、前記検出部が前記配線の異常を検出したことを前記第２回路基板に通報する通報部を備え、前記第２回路基板は、前記通報を受信する検知部を備えることが望ましい。このようにすれば、不正なアクセスが行われたことを第２回路基板の側でも検知できる。

次に、本発明のプリンターは、上記のモジュールと、レシート発行用の印刷データに基づいて印刷を実行する印刷部と、を備え、前記第２回路基板は、前記レシート発行用の印刷データに基づいてフィスカル情報を生成するフィスカル情報生成部と、前記フィスカル情報を前記メモリーに記憶保持させるために当該フィスカル情報を前記第１回路基板に送信する送信部とを備えることを特徴とする。

本発明のプリンターによれば、印刷部やフィスカル情報生成部を第１回路基板に実装した場合と比較して、第１回路基板に実装する電子部品の部品点数を少なくできる。これにより、第１回路基板を小さくできるので、配線シートによって第１回路基板を包み込む作業が容易となる。また、第１回路基板を包み込む配線シートを小さくできるので、配線シートの製造コストを抑制できる。

また、本発明のモジュールの制御方法は、第１回路基板に、メモリーおよび検出部を搭載し、前記第１回路基板を、配線を備える配線シートで包み込み、第２回路基板に電池を搭載し、前記配線を介して前記電池から電力を前記検出部に供給し、前記配線の異常の発生を前記検出部に記録することを特徴とする。

本発明では、メモリーを備える第１回路基板が配線を備える配線シートで包み込まれる。従って、メモリーに不正にアクセスしようとする者は、配線シートを破く必要がある。ここで、配線シートが破られると、配線が切断される。従って、検出部が検出した配線の異常に基づいて不正なアクセスを検出できる。また、検出部には配線を介して電池から電力が供給されているので、検出部は配線の通電状態を監視することにより配線の異常を検出できる。さらに、検出部は第１回路基板に実装されている。従って、検出部にアクセスする場合にも、配線シートを破いて検出部を露出させる必要がある。よって、検出部の記憶部に記録された配線の異常の記録を改ざんすることが困難となる。また、記憶部を備える検出部が第１回路基板に搭載されるので、メモリーが搭載された第１回路基板の側で、不正なアクセスを検出し、記録できる。

本発明を適用したフィスカルプリンターの斜視図である。 フィスカルモジュールを引き出したフィスカルプリンターの斜視図である。 フィスカルモジュールの説明図である。 フィスカルモジュールの制御系を示す概略ブロック図である。 配線シートの説明図である。 配線シートによるメモリー基板の包み込み動作の説明図である。 配線シートによるメモリー基板の包み込み動作の説明図である。

以下に、図面を参照して、本発明を適用したプリンターの実施の形態を説明する。

図１（ａ）は、本実施の形態に係るプリンターを前方の斜め上方から見た場合の外観斜視図であり、図１（ｂ）はプリンターを後方の斜め上方から見た場合の外観斜視図である。図２はプリンターに装着されるモジュールを引き出した状態において、プリンターを後方の斜め上方から見た場合の外観斜視図である。図３（ａ）はモジュールに収納されたメモリーモジュールの説明図であり、図３（ｂ）はメモリーモジュールの断面図であり、図３（ｃ）はメモリーモジュールが備えるメモリー基板およびフレキシブルケーブルの斜視図である。図３（ｃ）では、メモリー基板に実装されたＥＪメモリーやフィスカルメモリーなどの電子部品を省略して示す。図４はモジュールの制御系を示す概略ブロック図である。

プリンター１（フィスカルプリンター）は、ＰＯＳ端末等に接続される会計用のプリンターである。プリンター１は、販売取引に関する印刷情報をレシートに印刷して印刷後のレシートを発行する機能と、レシートの内容をＥＪ（電子ジャーナル）情報として記憶保持する機能と、販売取引に関する情報から課税額などを算出したフィスカル情報を記憶保持する機能を備える。図１に示すように、プリンター１は、プリンター本体２と、プリンター本体２の底部に着脱可能に固定されたフィスカルモジュール３（モジュール）を備える。

図１および図２に示すように、プリンター本体２は、その上面の前側に配置された開閉蓋１０と、その上面の後側に配置された開閉蓋１１を備える。開閉蓋１０と開閉蓋１１の間には、プリンター１の幅方向に延びるレシート排出口１２が設けられる。レシート排出口１２の側方には、スライドボタン１３が配置される。プリンター本体２の内部には、図示を省略する印刷ヘッド(印刷部)や記録紙の搬送機構が搭載される。また、プリンター本体２の内部には記録紙の収納部が設けられる。スライドボタン１３を操作すると、開閉蓋１１のロックが外れて、開閉蓋１１を開けることが可能になる。開閉蓋１１を開けると、記録紙の収納部が露出する。従って、記録紙の交換等を行うことが可能となる。開閉蓋１０を開けると、インクリボンの交換などを行うことが可能である。

フィスカルモジュール３は、図２に示すように、直方体形状をしたケース４を備える。ケース４の上には、フレーム５が固定される。図３（ａ）に示すように、ケース４には、プリンター制御基板６、フィスカル制御基板７（メモリー制御基板）、および、メモリーモジュール８が積層された状態で収納される。フィスカルモジュール３は、フレーム５に固定された状態で、プリンター本体２の底部に装着される。フィスカルモジュール３には、ＰＯＳ端末とは別のホストコンピューターを接続するための各種のコネクター９を備える。

図３（ｂ）に示すように、メモリーモジュール８は、メモリー基板１５と、メモリー基板１５を包み込む状態に折り畳まれた配線シート１６を備える。図４に示すように、メモリー基板１５には、ＥＪ情報を記憶保持するＥＪメモリー１７、フィスカル情報を記憶保持するフィスカルメモリー１８などの電子部品が実装される。配線シート１６には、第１配線２１および第２配線２２が張り巡らされている。また、メモリーモジュール８は、図３（ａ）、（ｂ）に示すように、配線シート１６により包み込まれたメモリー基板１５を収納する箱体２５と、配線シート１６により包み込まれたメモリー基板１５をモールドするモールド部２６を備える。モールド部２６は箱体２５に充填されたエポキシ樹脂などの封止剤により形成される。

図３（ｃ）に示すように、メモリー基板１５には第１コネクター１９が実装される。第１コネクター１９にはフレキシブルケーブル２７が接続される。また、メモリー基板１５には第２コネクター２０が実装されている。第２コネクター２０は、配線シート１６（第１配線２１および第２配線２２）をメモリー基板１５に接続するためのコネクターである。図３（ｂ）に示すように、フレキシブルケーブル２７は、メモリー基板１５と配線シート１６の間、および、折り畳まれた配線シート１６の間を引き回された後に、配線シート１６から外側に引き出され、さらに、モールド部２６の外側に引き出される。

ここで、図３（ａ）に示すように、プリンター制御基板６は、メモリーモジュール８の下方に重ねて配置される。フィスカル制御基板７は、メモリーモジュール８の上方に重ねて配置される。メモリー基板１５から引き出されたフレキシブルケーブル２７はフィスカル制御基板７に接続される。フィスカル制御基板７とプリンター制御基板６は、これらの間に設けられたフレキシブルケーブル２８（図４参照）により接続される。

（フィスカルモジュールの制御系）
図４に示すように、フィスカルモジュール３は、プリンター制御基板６、フィスカル制御基板７、および、メモリー基板１５を有する。

プリンター制御基板６にはプリンター制御用ＣＰＵ３１が実装される。フィスカル制御基板７には、フィスカル制御用主ＣＰＵ３３、プログラム改ざん確認用ＣＰＵ３４、ＲＯＭ３５、ＲＡＭ３６、フィスカル制御基板側ＲＴＣ（リアルタイムクロック）３７が実装される。また、フィスカル制御基板７には、バックアップ用の電池３８が搭載される。メモリー基板１５には、フィスカル制御用副ＣＰＵ４１、ＥＪメモリー１７、フィスカルメモリー１８、メモリー基板側ＲＴＣ４２、および、配線シート接続部４３が実装される。ＥＪメモリー１７およびフィスカルメモリー１８は不揮発性メモリーである。ＥＪメモリー１７にはＥＪ情報が記憶保持され、フィスカルメモリー１８にはフィスカル情報が記憶保持される。

プリンター制御基板６は、フレキシブルケーブル２８を介してフィスカル制御基板７と通信可能に接続される。プリンター制御用ＣＰＵ３１は、フィスカル制御基板７のフィスカル制御用主ＣＰＵ３３を介してプリンター本体２と通信可能である。プリンター制御用ＣＰＵ３１は、プリンター本体２の印刷ヘッドや搬送機構を駆動制御する。

フィスカル制御基板７のフィスカル制御用主ＣＰＵ３３はＥＪメモリー１７およびフィスカルメモリー１８に対する情報の書き込みを行うためのフィスカル制御を行う。フィスカル制御用主ＣＰＵ３３は、ＰＯＳ端末から供給されたレシート印刷用の印刷データに基づいてＥＪ情報を生成するＥＪ情報生成部４５と、外部の機器から供給された印刷データに基づいてフィスカル情報を生成するフィスカル情報生成部４６と、生成されたＥＪ情報およびフィスカル情報を記録コマンドとともにメモリー基板１５に送信する送信部４７を備える。

また、フィスカル制御用主ＣＰＵ３３は、フィスカル制御を行うためのフィスカル制御プログラムが改ざんされたことをプログラム改ざん確認用ＣＰＵ３４により検出した場合に、プリンター１の動作を停止させる。

さらに、フィスカル制御用主ＣＰＵ３３は、メモリー基板１５に対する不正なアクセスの有無を確認する不正アクセス確認コマンドを所定のタイミングでフィスカル制御用副ＣＰＵ４１に送信する。また、フィスカル制御用主ＣＰＵ３３は、不正アクセス確認コマンドへの返信としてフィスカル制御用副ＣＰＵ４１から不正なアクセスがあった旨の通報を受けた場合に、プリンター１の動作を停止させる。

プログラム改ざん確認用ＣＰＵ３４は、フィスカル制御プログラムが改ざんされていないことを確認するための改ざん確認動作を行う。改ざん確認動作では、プログラム改ざん確認用ＣＰＵ３４は、プリンター１が起動する毎に、ＲＯＭ３５に記憶されている基本フィスカル制御プログラムとＲＡＭ３６に展開されたフィスカル制御プログラムを比較する。また、プログラム改ざん確認用ＣＰＵ３４は、２つの制御プログラムの内容が一致しない場合には、プログラムの改ざんを検出したことをフィスカル制御用主ＣＰＵ３３に通報する。

フィスカル制御基板側ＲＴＣ３７は、プログラム改ざん確認用ＣＰＵ３４に時間情報を供給する。

電池３８は、フィスカル制御基板側ＲＴＣ３７や、プリンター１の設定情報を保持するＳＲＡＭなど、バックアップ電力の供給が必要な電子部品（図示せず）に電力を供給する。電池３８は、例えば、充電可能なボタン型のものである。また、電池３８は、メモリー基板１５に実装されたメモリー基板側ＲＴＣ４２にもバックアップ電力を供給する。なお、フィスカル制御用主ＣＰＵ３３、プリンター制御用ＣＰＵ３１、フィスカル制御用副ＣＰＵ４１には、フィスカル制御基板７に接接される外部の電源から電力が供給される。

メモリー基板１５は、第１コネクター１９に接続されたフレキシブルケーブル２７によりフィスカル制御基板７に接続される。フィスカル制御用副ＣＰＵ４１は、フィスカル制御用主ＣＰＵ３３からの記録コマンドに基づいて、フィスカル制御用主ＣＰＵ３３から供給されるＥＪ情報をＥＪメモリー１７に書き込む。また、フィスカル制御用副ＣＰＵ４１は、フィスカル制御用主ＣＰＵ３３からの記録コマンドに基づいて、フィスカル制御用主ＣＰＵ３３から供給されるフィスカル情報をフィスカルメモリー１８に書き込む。

また、フィスカル制御用副ＣＰＵ４１はＮＶメモリー（不揮発性メモリー：第２記憶部）５１と、複数桁の乱数を発生させる乱数発生部５２と、乱数発生部５２が発生させた乱数をＮＶメモリー５１およびメモリー基板側ＲＴＣ４２に記憶保持させる設定部５３を備える。

ここで、フィスカルモジュール３は、動作モードとして、レシートの印刷制御動作およびフィスカル制御動作を行う通常モードと、各種の設定を行うための設定モードを備える。コネクター９に接続された外部の機器からフィスカル制御用主ＣＰＵ３３に設定モード移行コマンドが入力されると、フィスカルモジュール３は通常モードから設定モードに移行する。設定モードは、プリンター１をユーザーに出荷する前の工程等で、プリンター１の初期設定を行うために用いられる動作モードである。従って、設定モード移行コマンドは、プリンター１を使用するユーザーが知り得ないコマンドである。

設定モードでは、ＮＶメモリー５１とメモリー基板側ＲＴＣ４２に不正なアクセスを検出するための鍵（乱数）を設定する初期設定動作が行われる。初期設定動作では、コネクター９に接続された外部の機器からフィスカル制御用主ＣＰＵ３３に乱数発生コマンドが入力される。フィスカル制御用主ＣＰＵ３３は、入力された乱数発生コマンドをフィスカル制御用副ＣＰＵ４１に送信する。乱数発生コマンドを受信したフィスカル制御用副ＣＰＵ４１では、乱数発生部５２が乱数を発生させる。また、設定部５３が、この乱数を鍵として、ＮＶメモリー５１およびメモリー基板側ＲＴＣ４２に記憶保持させる。初期設定が終了すると、プリンター１は通常モードに戻され、しかる後に出荷される。

メモリー基板側ＲＴＣ４２は、このメモリー基板側ＲＴＣ４２に供給される電力の電圧が所定の電圧以下の低電圧状態となったことを検出して記録する１ビットの第１レジスター５５（低電圧検出部）を備える。第１レジスター５５は、揮発性のメモリーであり、一般的なＲＴＣが備えるものである。また、メモリー基板側ＲＴＣ４２は複数ビットの第２レジスター５６を備える。第２レジスター５６は、揮発性のメモリーであり、アラームの時刻などを設定するための記憶領域として一般的なＲＴＣが備えるものである。フィスカル制御用副ＣＰＵ４１の設定部５３は、この第２レジスター５６に、鍵（乱数）を記憶保持させる。メモリー基板側ＲＴＣ４２には、フィスカル制御基板７に搭載された電池３８から、フレキシブルケーブル２７、配線シート１６、および、配線シート接続部４３をこの順番に介して、電力が供給される。

ここで、配線シート１６は、そのシート面に密に張り巡らされた第１配線２１、第２配線２２を備える。各配線２１、２２は、配線シート１６が平面に展開されているときに互いに離間する第１配線部分６１および第２配線部分６２を備える。第１配線部分６１および第２配線部分６２は、配線シート１６がメモリー基板１５を包み込む状態に折り畳まれると接続される。第１配線部分６１および第２配線部分６２が接続されると、各配線２１、２２は、それぞれが１本の配線として導通可能となる。

より具体的には、各配線２１、２２は、配線シート１６が平面に展開されているときに互いに離間する第１配線部分６１および第２配線部分６２と、第１配線部分６１および第２配線部分６２から離間する導通用配線６３を備える。配線シート１６が折り畳まれると、各配線２１、２２は、第１配線部分６１が形成された配線シート１６のシート部分と、導通用配線６３が形成された配線シート１６のシート部分が積層される。これにより、第１配線部分６１の一方の端に設けられた第１配線部分接続部６１ａと導通用配線６３が重なって接続される。また、配線シート１６が折り畳まれると、各配線２１、２２は、第２配線部分６２が形成された配線シート１６のシート部分と、導通用配線６３が形成された配線シート１６のシート部分が積層される。これにより、第２配線部分６２の一方の端に設けられた第２配線部分接続部６２ａと導通用配線６３が重なって接続される。この結果、各配線２１、２２は、それぞれの第１配線部分６１と第２配線部分６２が導通用配線６３を介して接続され、それぞれが導通可能な一本の配線となる。

また、配線シート１６は、第１配線２１に囲まれた領域に第１スリット６５および第２スリット６６を備える。第１スリット６５と第２スリット６６は、メモリー基板１５の基板面に重なる位置に折り畳まれる配線シート１６の２枚のシート部分のそれぞれに設けられている。第１スリット６５および第２スリット６６にはメモリー基板１５に接続されたフレキシブルケーブル２７が貫通する。すなわち、フレキシブルケーブル２７は、第１スリット６５および第２スリット６６を介して配線シート１６の内側から配線シート１６の外側に引き出されてフィスカル制御基板７に接続される。

さらに、配線シート１６は、１本の配線となった第１配線２１の一方の端をメモリー基板１５に接続するための第１端子７１と、第１配線２１の他方の端をメモリー基板１５に接続するための第２端子７２を備える。また、配線シート１６は、１本の配線となった第２配線２２の一方の端をメモリー基板１５に接続するための第３端子７３と、第２配線２２の他方の端をメモリー基板１５に接続するための第４端子７４を備える。なお、配線シート１６の具体的な構成例、および、配線シート１６によるメモリー基板１５の具体的な包み込み構造は、後述する。

次に、メモリー基板１５における配線シート接続部４３は、配線シート１６の第１端子７１〜第４端子７４が接続される第２コネクター２０を有する。第２コネクター２０は、第１端子７１が接続される第１メモリー基板側端子７５、第２端子７２が接続される第２メモリー基板側端子７６、第３端子７３が接続される第３メモリー基板側端子７７、第４端子７４が接続される第４メモリー基板側端子７８を備える。

第１端子部７５には、第１基板側配線８１が接続される。第１基板側配線８１は、フレキシブルケーブル２７を介してフィスカル制御基板７に搭載された電池３８に接続される。第２メモリー基板側端子７６には、第２基板側配線８２とＦＥＴ８３を介して、メモリー基板側ＲＴＣ４２が接続される。より具体的には、ＦＥＴ８３のドレインＤに第２メモリー基板側端子７６から延びる第２基板側配線８２が接続され、ソースＳにメモリー基板側ＲＴＣ４２が接続される。

第３メモリー基板側端子７７からは第３基板側配線８４が延びる。第３基板側配線８４は、抵抗８５を介して第２基板側配線８２に接続されるとともに、ＦＥＴ８３のゲートＧに接続されている。従って、ＦＥＴ８３のドレインＤとゲートＧは抵抗８５を介して接続される。第４メモリー基板側端子７８は接地される。

配線シート接続部４３の回路構成によれば、電池３８からの電力は、フレキシブルケーブル２７、第１基板側配線８１、第１配線２１、第２基板側配線８２およびＦＥＴ８３を介してメモリー基板側ＲＴＣ４２に供給される。ここで、フレキシブルケーブル２７がメモリー基板１５またはフィスカル制御基板７から引き抜かれた場合、および、第１配線２１や第２配線２２が断線した場合等の配線に異常が発生した場合には、ＦＥＴ８３に印加される電圧が低下してＦＥＴ８３がオフとなる。これにより、メモリー基板側ＲＴＣ４２は低電圧状態を検出し、第１レジスター５５に記憶保持していた値を消失させる。また、メモリー基板側ＲＴＣ４２は、電力供給の遮断により、第２レジスター５６に記憶保持していた鍵（乱数）を消失させる。従って、メモリー基板側ＲＴＣ４２は、フレキシブルケーブル２７がメモリー基板１５またはフィスカル制御基板７から引き抜かれたことを検出する検出部として機能する。また、メモリー基板側ＲＴＣ４２は、第１配線２１および第２配線２２の断線を検出する検出部として機能する。

ここで、フィスカル制御用副ＣＰＵ４１は、フィスカル制御用主ＣＰＵ３３からの不正アクセス確認コマンドを受信すると、メモリー基板１５に対する不正なアクセスの有無を確認する不正アクセス確認動作を行う。不正アクセス確認動作では、フィスカル制御用副ＣＰＵ４１は、メモリー基板側ＲＴＣ４２の第２レジスター５６に記憶保持された鍵（乱数）と自己のＮＶメモリー５１に記憶保持された鍵（乱数）を比較する。そして、フィスカル制御用副ＣＰＵ４１は、第２レジスター５６に記憶保持された鍵とＮＶメモリー５１に記憶保持された鍵が相違する場合には、フィスカル制御用主ＣＰＵ３３に、メモリー基板１５に対する不正なアクセスがあった旨を通報する。

なお、不正アクセス確認動作として、メモリー基板側ＲＴＣ４２の第２レジスター５６に記憶保持された乱数と自己のＮＶメモリー５１に記憶保持された乱数を比較する動作と並行して、フィスカル制御用副ＣＰＵ４１は、第１レジスター５５を参照してもよい。この場合には、フィスカル制御用副ＣＰＵ４１は、第１レジスター５５に記憶保持された情報が消失している場合、第２レジスター５６に記憶された乱数とＮＶメモリー５１に記憶保持された乱数が相違している場合、または、第１レジスター５５に記憶保持された情報が消失し、かつ、第２レジスター５６に記憶された乱数とＮＶメモリー５１に記憶保持された乱数が相違している場合に、フィスカル制御用主ＣＰＵ３３にメモリー基板１５に対する不正なアクセスがあった旨を通報する。

（不正検出動作）
プリンター１に電源が投入されると、プログラム改ざん確認用ＣＰＵ３４は、改ざん確認動作を行う。改ざん確認動作により、ＲＯＭ３５に記憶される基本フィスカル制御プログラムとＲＡＭ３６に記憶されるフィスカル制御プログラムが一致しない場合には、プログラム改ざん確認用ＣＰＵ３４は、フィスカル制御用主ＣＰＵ３３にプログラムが改ざんされた旨を通報する。かかる通報を受けたフィスカル制御用主ＣＰＵ３３は、プリンター１の動作を停止させる。

また、フィスカルプリンター１に電源が投入されると、フィスカル制御用主ＣＰＵ３３は、フィスカル制御用副ＣＰＵ４１に不正アクセス確認コマンドを送信する。不正アクセス確認コマンドを受信したフィスカル制御用副ＣＰＵ４１は不正アクセス確認動作を行う。ここで、メモリー基板側ＲＴＣ４２の第２レジスター５６に記憶された鍵（乱数）とＮＶメモリー５１に記憶保持された鍵（乱数）が相違する場合には、フィスカル制御用副ＣＰＵ４１は、フィスカル制御用主ＣＰＵ３３にフィスカル制御基板７に対する不正なアクセスがあった旨を通報する。かかる通報を受けたフィスカル制御用主ＣＰＵ３３は、プリンター１の動作を停止させる。

メモリー基板側ＲＴＣ４２の第２レジスター５６に記憶された乱数とＮＶメモリー５１に記憶保持された乱数が相違する場合は、メモリー基板側ＲＴＣ４２への電力の供給が断たれ、第２レジスター５６に記憶保持された情報が消失した場合である。

このような状態は、フレキシブルケーブル２７がフィスカル制御基板７またはメモリー基板１５から引き抜かれることにより引き起こされる。従って、不正アクセス確認動作により、フレキシブルケーブル２７を引き抜いて行われたメモリー基板１５への不正なアクセスを検出できる。

また、第２レジスター５６に記憶保持された情報が消失した状態は、配線シート１６の第１配線２１および第２配線２２の少なくとも一方に断線が発生した場合に引き起こされる。

ここで、第１配線２１および第２配線２２の少なくとも一方の断線は、メモリー基板１５を露出させようとして配線シート１６を開いた場合に発生する。すなわち、配線シート１６を開くと、第１配線２１の第１配線部分６１、第２配線部分６２および導通用配線６３が離間して、これらの間の電気的な接続が解除される。これにより第１配線２１は断線する。また、配線シート１６を開くと、第２配線２２の第１配線部分６１、第２配線部分６２および導通用配線６３が離間して、これらの間の電気的な接続が解除される。これにより第２配線２２は断線する。従って、不正アクセス確認動作により、配線シート１６を開いて行われたメモリー基板１５への不正なアクセスを検出できる。

また、第１配線２１および第２配線２２の少なくとも一方の断線は、メモリー基板１５を露出させる際に配線シート１６が破損した場合にも発生する。

配線シート１６が破損する場合とは、例えば、配線シート１６が刃物で切断された場合である。配線シート１６を切断すると、配線シート１６に張り巡らされた第１配線２１または第２配線２２が切断されるので、第１配線２１または第２配線２２が断線する。従って、不正アクセス確認動作により、配線シート１６を切断して行われたメモリー基板１５への不正なアクセスを検出できる。

また、折り畳まれている配線シート１６を開いてメモリー基板１５を露出させようとする場合にも、配線シート１６が破損する。すなわち、詳細を後述するように、本例では、メモリー基板１５から引き出されたフレキシブルケーブル２７を、配線シート１６において折り畳まれたときに重なる２枚のシート部分に設けた２つのスリット６５、６６を貫通させて当該配線シート１６の外側に引き出している（導出している）。従って、配線シート１６を開いてメモリー基板１５を露出させようとすると、フレキシブルケーブル２７が配線シート１６における各スリット６５、６６の開口縁と干渉して、この開口縁を破損させる。これにより、各スリット６５、６６の開口縁を這っている第１配線２１または第２配線２２が切断されるので、第１配線２１または第２配線２２が断線する。従って、不正アクセス確認動作により、配線シート１６を無理に開いて行われたメモリー基板１５への不正なアクセスを検出できる。

ここで、メモリー基板側ＲＴＣ４２の第２レジスター５６に記憶保持された鍵が消失した後に、消失した鍵を再び第２レジスター５６に記憶保持させることは困難である。すなわち、第２レジスター５６に記憶保持される鍵は複数桁の乱数であり、鍵の消失の後に消失前の値と同一の値を推定することは容易ではない。また、乱数は、配線シート１６に包まれたメモリー基板１５に搭載されたフィスカル制御用副ＣＰＵ４１により生成されたものなので、配線シート１６の外部から（フィスカル制御基板７の側から）予めその乱数を知ることができない。従って、消失した乱数と同一の値の再現は困難である。よって、メモリー基板側ＲＴＣ４２の第２レジスター５６に記憶保持された鍵（乱数）とＮＶメモリー５１に記憶保持された鍵（乱数）を比較する不正アクセス確認動作によって、メモリー基板１５に対する不正なアクセスがあったことを確実に捕捉できる。

なお、本例では、不正なアクセスの検出および記録にレジスターを備えるＲＴＣ（メモリー基板側ＲＴＣ４２）を用いている。レジスターを備えるＲＴＣは汎用品であり、廉価なので、装置の製造コストを抑制できる。また、ＲＴＣは消費電力が小さいので、電池３８から供給される電力により長期間に渡って動作する。従って、長期間に渡って不正なアクセスを検出できる。

また、本例では、フィスカル制御基板７に、ＥＪ情報生成部４５およびフィスカル情報生成部４６を備えるフィスカル制御用主ＣＰＵ３３を実装している。従って、フィスカル制御用主ＣＰＵ３３をメモリー基板１５の側に実装した場合と比較して、メモリー基板１５に実装する電子部品の部品点数を少なくできる。これにより、メモリー基板１５を小さくできるので、配線シート１６によってメモリー基板１５を包み込む作業が容易となる。また、メモリー基板１５を包み込む配線シート１６を小さくできるので、配線シート１６の製造コストを抑制できる。

なお、フレキシブルケーブル２７がメモリー基板１５またはフィスカル制御基板７から引き抜かれたことを検出する検出部、および、第１配線２１および第２配線２２の断線を検出する検出部を、フィスカル制御基板７の側に設けることもできる。この場合には、メモリー基板側ＲＴＣ４２を省略してフィスカル制御基板７に新たなＲＴＣを実装し、フレキシブルケーブル２７を介して配線シート接続部４３を新たなＲＴＣに接続すればよい。また、この場合には、新たなＲＴＣから時刻情報をプログラム改ざん確認用ＣＰＵ３４に供給すれば、新たなＲＴＣがフィスカル制御基板側ＲＴＣ３７を兼ねることができる。

（配線シートの具体的な構成例）
次に、図３、図４、図５を参照して、配線シート１６の具体的な構成例を説明する。図５（ａ）は平面に展開した配線シート１６の平面図であり、図５（ｂ）は配線シート１６の一部分を拡大した部分拡大図である。以下の説明では、図５（ａ）に示すように、第１スリット６５および第２スリット６６が延びている方向を配線シート１６の幅方向Ｘ（左右方向Ｘ）とし、幅方向Ｘと直交する方向を配線シート１６の前後方向Ｙとし、幅方向Ｘおよび前後方向Ｙと直交する方向を配線シート１６の上下方向Ｚとする。また、第１スリット６５が設けられている側を第１方向Ｘ１、第２スリット６６が設けられている側を第２方向Ｘ２とする。さらに、配線シートに１６において、メモリー基板１５に接続される突出部（第４突出部１０５）が設けられている側を前方向Ｙ１、その反対方向を後方向Ｙ２とする。

ここで、メモリー基板１５は平面形状が矩形である。メモリー基板１５の第１面１５ａには第１コネクター１９と第２コネクター２０が実装される。

（第１配線および第２配線の概要）
配線シート１６には、配線シート１６がメモリー基板１５を包み込む状態に折り畳まれたときに通電可能な一本の配線となる第１配線２１および第２配線２２が設けられている。第１配線２１および第２配線２２のそれぞれは、図５（ｂ）に示すように、配線シート１６上に狭いピッチで実装される。

図４に示すように、各配線２１、２２は、配線シート１６が平面に展開されているときに互いに離間する第１配線部分６１および第２配線部分６２と、第１配線部分６１および第２配線部分６２から離間する導通用配線６３を備える。第１配線２１における第１配線部分６１の一方の端部には導通用配線６３との接続部となる第１配線部分接続部６１ａが設けられ、他方の端部には第１端子７１が設けられる。第１配線２１における第２配線部分６２の一方の端部には導通用配線６３との接続部となる第２配線部分接続部６２ａが設けられ、他方の端部には第２端子７２が設けられる。同様に、第２配線２２における第１配線部分６１の一方の端部には導通用配線６３との接続部となる第１配線部分接続部６１ａが設けられ、他方の端部には第３端子７３が設けられる。第２配線２２における第２配線部分６２の一方の端部には導通用配線６３との接続部となる第２配線部分接続部６２ａが設けられ、他方の端部には第４端子７４が設けられる。

ここで、配線シート１６は、一般的なフレキシブルプリント配線基板と同様に、プラスチックシートの基材に各配線２１、２２を備えるものである。各配線２１、２２は、第１配線部分接続部６１ａ、第２配線部分接続部６２ａ、導通用配線６３、および、端子を除き、プラスチックシートにより被覆されている。

（配線シートの構成）
図５（ａ）に示すように、配線シート１６は、幅方向Ｘの中央部分に、メモリー基板１５の幅よりも広い幅広部１０１を備える。また、配線シート１６は、幅広部１０１の幅方向Ｘの中央部分から前方向Ｙ１に突出する矩形の第１突出部１０２と、幅広部１０１の前後方向Ｙの途中部分から第１方向Ｘ１に突出する矩形の第２突出部１０３と、幅広部１０１の前後方向Ｙの途中部分から第２方向Ｘ２に突出する矩形の第３突出部１０４を備える。さらに、配線シート１６は、第１突出部１０２の前端縁における第２方向Ｘ２の側に寄った部分から前方向Ｙ１に狭い幅で突出する第４突出部１０５を備える。第４突出部１０５の先端部分には、第１〜第４端子７１〜７４が設けられる。各端子は、幅方向Ｘの第１方向Ｘ１から第２方向に向って第１端子７１、第２端子７２、第４端子７４、第３端子７３の順番に配列される。各端子７１〜７４は前後方向Ｙに延びる。

第１配線２１は、第２端子７２と第４端子７４の間を通過して前後方向Ｙに延びる仮想線Ｌ０の右側（第１方向Ｘ１側）に形成される。第１配線２１の第１配線部分６１は、幅広部１０１の前側部分および第１突出部１０２に形成される。第１配線部分６１の第１配線部分接続部６１ａは、幅広部１０１の第１方向Ｘ１の端縁部分の前側に形成される。第１配線２１の第２配線部分６２は、幅広部１０１の後側部分および第２突出部１０３に形成される。第２配線部分６２の第２配線部分接続部６２ａは、幅広部１０１の第１方向Ｘ１の端縁部分の後側に形成される。第１配線２１の導通用配線６３は、幅広部１０１の第１方向Ｘ１の端縁部分であって、前後方向Ｙで第１配線部分接続部６１ａと第２配線部分接続部６２ａの間に設けられる。

第２配線２２は、仮想線Ｌ０の左側（第２方向Ｘ２側）に形成される。第２配線２２の第１配線部分６１は、幅広部１０１の前側部分および第１突出部１０２に形成される。第１配線部分６１の第１配線部分接続部６１ａは、幅広部１０１の第２方向Ｘ２の端縁部分の前側に形成される。第２配線２２の第２配線部分６２は、幅広部１０１の後側部分および第３突出部１０４に形成される。第２配線部分６２の第２配線部分接続部６２ａは、幅広部１０１の第２方向Ｘ２の端縁部分の後側に形成される。第２配線２２の導通用配線６３は、幅広部１０１の第２方向Ｘ２の端縁部分であって、前後方向Ｙで第１配線部分接続部６１ａと第２配線部分接続部６２ａの間に設けられる。

各配線２１、２２における第１配線部分接続部６１ａ、第２配線部分接続部６２ａ、および、導通用配線６３は、前後方向Ｙに延びる帯状に設けられる。各配線２１、２２における第１配線部分接続部６１ａ、第２配線部分接続部６２ａ、および、導通用配線６３は、各配線２１、２２の他の部分と比較して広い幅を備える。

第２突出部１０３の前側部分には、第１スリット６５が形成される。第１スリット６５は幅方向Ｘに一定幅で延びる。第１スリット６５は第１配線２１の第１配線部分６１により囲まれる。すなわち、配線シート１６における第１スリット６５の開口縁６５ａには、第１配線２１の第１配線部分６１を形成する配線が第１スリット６５を囲むように這う。第３突出部１０４の前側部分には、第２スリット６６が形成される。第２スリット６６は幅方向Ｘに一定幅で延びる。第２スリット６６は第２配線２２の第１配線部分６１により囲まれる。すなわち、配線シート１６における第２スリット６６の開口縁６６ａには、第２配線２２の第１配線部分６１を形成する配線が第２スリット６６を囲むように這う。

（配線シートによるメモリー基板の包み込み構造）
図６は配線シート１６を折り畳んで第１配線２１および第２配線２２のそれぞれを通電可能な一本の配線とする折り畳み動作の説明図である。図７は、配線シート１６を折り畳みながら配線シート１６の外側にフレキシブルケーブル２７を引き回すフレキシブルケーブル２７の引き回し動作の説明図である。

配線シート１６によってメモリー基板１５を包み込む際には、まず、メモリー基板１５の第１コネクター１９にフレキシブルケーブル２７を接続する。また、メモリー基板１５の第２コネクター２０に配線シート１６の第４突出部分（第１〜第４端子７１〜７４）を差し込む。

そして、図６（ａ）に示すように、第１コネクター１９および第２コネクター２０が実装されたメモリー基板１５の第１面１５ａを上方に向けて、メモリー基板１５を幅広部１０１の前側の幅方向Ｘの中央に乗せる。また、この際に、メモリー基板１５においてフレキシブルケーブル２７などが接続される端縁と反対側の端縁を、第１折り畳み線Ｌ１に沿って配置する。第１折り畳み線Ｌ１は、配線シート１６における第１配線２１の第１配線部分接続部６１ａと第１配線２１の導通用配線６３の間、および、第２配線２２の第１配線部分接続部６１ａと第２配線２２の導通用配線６３の間を通過して幅方向Ｘに延びる仮想線である。第１折り畳み線Ｌ１は、幅広部１０１における第１配線２１の第１配線部分６１が形成される領域と、幅広部１０１における第２配線２２の第１配線部分６１が形成される領域を横切って延びる。

ここで、メモリー基板１５を配線シート１６に載せた状態では、図６（ａ）に示すように、第１配線２１の第１配線部分接続部６１ａおよび第２配線２２の第１配線部分接続部６１ａは、幅方向Ｘでメモリー基板１５から外れた位置にある。

次に、図６（ａ）において矢印で示すように、配線シート１６においてメモリー基板１５を載せた部分を、メモリー基板１５とともに、第１折り畳み線Ｌ１に沿って後方Ｙ２に折り畳む。配線シート１６が第１折り畳み線Ｌ１に沿って折り畳まれると、フレキシブルケーブル２７は、メモリー基板１５から後方Ｙ２に向かって引き出された状態となる。また、配線シート１６が第１折り畳み線Ｌ１に沿って折り畳まれると、図６（ｂ）に示すように、第１配線２１の第１配線部分接続部６１ａと、第１配線２１の導通用配線６３が上下方向Ｚで重なって電気的に接続される。同様に、第２配線２２の第１配線部分接続部６１ａと、第２配線２２の導通用配線６３が上下方向Ｚで重なって電気的に接続される。そして、メモリー基板１５は、２つに折り畳まれた配線シート１６により上下方向Ｚから挟まれた状態となる。

ここで、第１突出部１０２の幅寸法は、メモリー基板１５の幅寸法よりも長いが、幅方向Ｘにおける第１配線２１の導通用配線６３と第２配線２２の導通用配線６３の間の距離よりも短い。従って、配線シート１６を第１折り畳み線Ｌ１に沿って折り曲げたときに、第１配線２１の導通用配線６３の後側部分と第２配線２２の導通用配線６３の後側部分は第１突出部１０２によって覆われず、上方に露出した状態となる。

その後、図６（ｂ）において矢印で示すように、配線シート１６の幅広部１０１の後側部分を、第２折り畳み線Ｌ２に沿って前方Ｙ１に折り曲げる。第２折り畳み線Ｌ２は、配線シート１６における第１配線２１の第２配線部分接続部６２ａと第１配線２１の導通用配線６３の間、および、第２配線２２の第２配線部分接続部６２ａと第２配線２２の導通用配線６３の間を通過して幅方向Ｘに延びる仮想線である。第２折り畳み線Ｌ２は、幅広部１０１における第１配線２１の第２配線部分６２が形成される領域と、幅広部１０１における第２配線２２の第２配線部分６２が形成される領域を横切って延びている。

配線シート１６が第２折り畳み線Ｌ２に沿って折り畳まれると、図６（ｃ）に示すように、フレキシブルケーブル２７も配線シート１６と一緒に前方Ｙ１に折り曲げられる。これにより、フレキシブルケーブル２７は、折り曲げによって積層される２枚のシート部分（シート部分１１０およびシート部分１１１）の間を引き回される。また、メモリー基板１５は、折り畳まれた配線シート１６により、前後方向Ｙおよび上下方向Ｚから覆われた状態となる。

さらに、配線シート１６が第２折り畳み線Ｌ２に沿って折り畳まれると、第１配線２１の第２配線部分接続部６２ａと、第１配線２１の導通用配線６３の後側部分が上下方向Ｚで重なって電気的に接続される。同様に、第２配線２２の第２配線部分接続部６２ａと、第２配線２２の導通用配線６３の後側部分が上下方向Ｚで重なって電気的に接続される。これにより、第１配線２１は、その第１配線部分６１と第２配線部分６２が導通用配線６３を介して電気的に接続されて導通可能な１本の配線となる。同様に、第２配線２２は、その第１配線部分６１と第２配線部分６２が導通用配線６３を介して電気的に接続されて導通可能な１本の配線となる。

ここで、配線シート１６を第１折り畳み線Ｌ１に沿って折り曲げる際に、第１配線２１の第１配線部分接続部６１ａと第１配線２１の導通用配線６３の間、および、第２配線２２の第１配線部分接続部６１ａと第２配線２２の導通用配線６３の間に導電性の両面テープ１０６を介在させておく。また、配線シート１６を第２折り畳み線Ｌ２に沿って折り曲げる際に、第１配線２１の第２配線部分接続部６２ａと第１配線２１の導通用配線６３の間、および、第２配線２２の第２配線部分接続部６２ａと第２配線２２の導通用配線６３の間に、導電性の両面テープ（接続部材）１０６を介在させておく。

具体的には、図６（ａ）および図６（ｂ）に点線で示すように、包み込み動作を行う前に、第１配線２１の導通用配線６３に沿って導電性の両面テープ１０６を貼り付け、かつ、第２配線２２の導通用配線６３に沿って導電性の両面テープ１０６を貼り付けておく。その後に、配線シート１６を第１折り畳み線Ｌ１に沿って折り曲げ、さらに、配線シート１６を第２折り畳み線Ｌ２に沿って折り曲げる。このようにすれば、第１配線２１の第１配線部分接続部６１ａと第１配線２１の導通用配線６３の間の電気的な接続が確実なものとなる。また、第２配線２２の第１配線部分接続部６１ａと第２配線２２の導通用配線６３の間の電気的な接続が確実なものとなる。さらに、第１配線２１の第２配線部分接続部６２ａと第１配線２１の導通用配線６３の間の電気的な接続が確実なものとなる。また、第２配線２２の第２配線部分接続部６２ａと第２配線２２の導通用配線６３の間の電気的な接続が確実なものとなる。従って、第１配線２１を確実に導通可能な１本の配線とすることができる。また、第２配線２２を確実に導通可能な１本の配線とすることができる。さらに、折り曲げによって積層された配線シート１６のシート部分を接着できるので、積層されたシート部分が離間することを防止できる。

配線シート１６が第２折り畳み線Ｌ２に沿って折り畳まれた状態では、図６（ｃ）に示すように、フレキシブルケーブル２７は、前方Ｙ１に折り畳まれた幅広部１０１の端縁１１１ａから露出して前方Ｙ１に延びる。ここで、前方Ｙ１に折り畳まれた幅広部１０１の端縁１１１ａは、第１スリット６５および第２スリット６６よりも僅かに後方Ｙ２に位置する。

次に、図７（ａ）に示すように、配線シート１６を第３折り畳み線Ｌ３に沿って右側（第１方向Ｘ１）に折り畳む。第３折り畳み線Ｌ３は、幅広部１０１において、第２配線２２の第１配線部分接続部６１ａ、導通用配線６３および第２配線部分接続部６２ａよりも内側に位置しており、メモリー基板１５の左側（第２方向Ｘ２）の端縁に沿って延びている。従って、配線シート１６は、第３突出部１０４と共に、幅広部１０１において第２配線２２の第１配線部分接続部６１ａ、導通用配線６３、および、第２配線部分接続部６２ａが形成されている端縁部分が折り曲げられる。

ここで、折り曲げた部分を、上下方向Ｚから見た場合にメモリー基板１５の基板面と重なる位置に配置する際に、第３突出部１０４に形成された第２スリット６６にフレキシブルケーブル２７を貫通させる。

その後、図７（ｂ）に矢印で示すように、配線シート１６を第４折り畳み線Ｌ４に沿って左側（第２方向Ｘ２）に折り曲げる。第４折り畳み線Ｌ４は、幅広部１０１において、第１配線２１の第１配線部分接続部６１ａ、導通用配線６３および第２配線部分接続部６２ａよりも内側に位置しており、メモリー基板１５の右側（第１方向Ｘ１）の端縁に沿って延びる。従って、配線シート１６は、第２突出部１０３と共に、幅広部１０１において第１配線２１の第１配線部分接続部６１ａ、導通用配線６３、および、第２配線部分接続部６２ａが形成されている端縁部分が折り曲げられる。

ここで、図７（ｃ）に示すように、折り曲げた部分を、上下方向Ｚから見た場合にメモリー基板１５の基板面と重なる位置に配置する際に、第２突出部１０３に形成された第１スリット６５にフレキシブルケーブル２７を貫通させる。

以上より、配線シート１６によるメモリー基板１５の包み込みが完了する。配線シート１６によるメモリー基板１５の包み込みが完了した状態では、図７（ｄ）に示すように、上方から見た場合にメモリー基板１５の基板面と重なる位置において、配線シート１６の第２突出部１０３と第３突出部１０４が各スリット６５、６６を貫通するフレキシブルケーブル２７によって編まれた状態となる。

配線シート１６によって包み込まれたメモリー基板１５は、図３（ｂ）に示すように、箱体２５に収納され、箱体２５に充填される封止剤によってモールドされる。モールドに際して、フレキシブルケーブル２７は、モールド部２６から外側に引き出される。フレキシブルケーブル２７においてモールドから引き出された端部はフィスカル制御基板７に接続される。なお、フレキシブルケーブル２７の長さは、配線シート１６の前後方向Ｙの長さより短く、幅広部１０１と第１突出部１０２を足した前後方向Ｙの長さより長い方が望ましい。

（配線シートによる効果）
本例では、配線シート１６が刃物などにより切断された場合に、配線シート１６に張り巡らされた第１配線２１または第２配線２２に断線が発生する。また、配線シート１６を開くと、第１配線２１における第１配線部分６１、第２配線部分６２および導通用配線６３が離間して、第１配線２１が断線する。また、配線シート１６を開くと、第２配線２２における第１配線部分６１、第２配線部分６２および導通用配線６３が離間して、第２配線２２が断線する。

さらに、配線シート１６を開こうとすると、配線シート１６とフレキシブルケーブル２７が干渉する。従って、配線シート１６を無理に開くと、フレキシブルケーブル２７が貫通している第１スリット６５の開口縁６５ａおよび第２スリット６６の開口縁６６ａが破損して、第１配線２１および第２配線２２が断線する。

また、本例では、フレキシブルケーブル２７がシート部分１１１の内側を引き回された後に、第３突出部１０４の第２スリット６６および第２突出部１０３の第１スリット６５を介して配線シート１６の外側に引き出されている（図７（ａ）〜図７（ｄ）参照）。従って、フレキシブルケーブル２７が引っ張られたときに、各配線２１、２２に断線を発生させやすい。

すなわち、フレキシブルケーブル２７がこのように引き回されていれば、フレキシブルケーブル２７がメモリー基板１５から離れる方向に引っ張られたときに、シート部分１１１をメモリー基板１５から離間する方向に移動させる。ここで、シート部分１１１がメモリー基板１５から離間する方向に移動すると、その外側に位置する第３突出部１０４がメモリー基板１５から離間する方向に移動するので、第３突出部１０４では、フレキシブルケーブル２７との干渉によって第２スリット６６の開口縁６６ａに破損が発生しやすくなる。また、シート部分１１１がメモリー基板１５から離間する方向に移動すると、その外側に位置する第２突出部１０３がメモリー基板１５から離間する方向に移動する。従って、第２突出部１０３では、フレキシブルケーブル２７との干渉によって第１スリット６５の開口縁６５ａに破損が発生しやすくなる。

なお、各配線２１、２２における第１配線部分６１の第１配線部分接続部６１ａと導通用配線６３を一体に形成し、配線シート１６を折り畳んだときに、これらを一体とした接続部分と第２配線部分６２の第２配線部分接続部６２ａを重ね合わせて接続するようにしてもよい。この逆に、各配線２１、２２における第２配線部分６２の第２配線部分接続部６２ａと導通用配線６３を一体に形成し、配線シート１６を折り畳んだときに、これらを一体とした接続部分と第１配線部分６１の第２配線部分接続部６２ａを重ね合わせて接続するようにしてもよい。

また、両面テープ１０６の替わりに、導電性を有する接着剤を用いてもよい。

１・・プリンター、２・・プリンター本体、３・・フィスカルモジュール、４・・ケース、５・・フレーム、６・・プリンター制御基板、７・・フィスカル制御基板（第２回路基板）、８・・メモリーモジュール、９・・コネクター、１０・・開閉蓋、１１・・開閉蓋、１２・・レシート排出口、１３・・スライドボタン、１５・・メモリー基板（第１回路基板）、１５ａ・・第１面、１６・・配線シート、１７・・ＥＪメモリー、１８・・フィスカルメモリー（メモリー）、１９・・第１コネクター、２０・・第２コネクター、２１・・第１配線（配線）、２２・・第２配線（配線）、２５・・箱体、２６・・モールド部、２７・・フレキシブルケーブル（ケーブル）、２８・・フレキシブルケーブル、３１・・プリンター制御用ＣＰＵ、３３・・フィスカル制御用主ＣＰＵ（検知部）、３４・・プログラム改ざん確認用ＣＰＵ、３５・・ＲＯＭ、３６・・ＲＡＭ、３７・・フィスカル制御基板側ＲＴＣ、３８・・電池、４１・・フィスカル制御用副ＣＰＵ（通報部）、４２・・メモリー基板側ＲＴＣ（検出部）、４３・・配線シート接続部、４５・・ＥＪ情報生成部、４６・・フィスカル情報生成部、４７・・送信部、５１・・ＮＶメモリー、５２・・乱数発生部、５３・・設定部、５５・・第１レジスター、５６・・第２レジスター、６１・・第１配線部分、６１ａ・・第１配線部分接続部、６２・・第２配線部分、６２ａ・・第２配線部分接続部、６３・・導通用配線、６５・・第１スリット、６６・・第２スリット、７１〜７４・・第１〜第４端子、７５〜７８・・第１〜第４メモリー基板側端子、８１・・第１基板側配線、８２・・第２基板側配線、８３・・ＦＥＴ、８４・・第３基板側配線、８５・・抵抗、１０１・・幅広部、１０２・・第１突出部、１０３・・第２突出部（第１シート部分）、１０４・・第３突出部、１０５・・第４突出部、１０６・・両面テープ、１１１・・シート部分、Ｄ・・ドレイン、Ｇ・・ゲート、Ｓ・・ソース、Ｌ０・・仮想線、Ｌ１〜Ｌ４・・第１〜第４折り畳み線、Ｘ・・幅方向、Ｙ・・前後方向、Ｚ・・上下方向

Claims (6)

1. メモリーを備える第１回路基板と、
   配線を備え、前記第１回路基板を包み込む配線シートと、
   電池を搭載する第２回路基板と、
   前記第１回路基板に実装され、前記配線の異常を検出する検出部と、を有し、
   前記検出部は、前記配線の異常の発生を記録する記憶部を備え、
   前記検出部には、前記配線を介して前記電池から電力が供給されることを特徴とするモジュール。
2. 請求項１において、
   前記第１回路基板と前記第２回路基板とを接続するケーブルを有し、
   前記配線シートは、前記第１回路基板に接続されており、
   前記検出部には、前記電池から前記ケーブルおよび前記配線を介して電力が供給されることを特徴とするモジュール。
3. 請求項１または２において、
   前記検出部は、ＲＴＣであることを特徴とするモジュール。
4. 請求項１ないし３のうちのいずれかの項において、
   前記第１回路基板は、前記検出部が前記配線の異常を検出したことを前記第２回路基板に通報する通報部を備え、
   前記第２回路基板は、前記通報を受信する検知部を備えることを特徴とするモジュール。
5. 請求項１ないし４のうちのいずれかの項のモジュールと、
   レシート発行用の印刷データに基づいて印刷を実行する印刷部と、を備え、
   前記第２回路基板は、前記レシート発行用の印刷データに基づいてフィルカル情報を生成するフィルカル情報生成部と、前記フィルカル情報を前記メモリーに記憶保持させるために当該フィルカル情報を前記第１回路基板に送信する送信部とを備えることを特徴とするプリンター。
6. 第１回路基板に、メモリーおよび検出部を搭載し、
   前記第１回路基板を、配線を備える配線シートで包み込み、
   第２回路基板に電池を搭載し、
   前記配線を介して前記電池から電力を前記検出部に供給し、
   前記配線の異常の発生を前記検出部に記録することを特徴とするモジュールの制御方法。
   

Images