KR100258263B1 - 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages) - Google Patents

반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages) Download PDF

Info

Publication number
KR100258263B1
KR100258263B1 KR1019960052057A KR19960052057A KR100258263B1 KR 100258263 B1 KR100258263 B1 KR 100258263B1 KR 1019960052057 A KR1019960052057 A KR 1019960052057A KR 19960052057 A KR19960052057 A KR 19960052057A KR 100258263 B1 KR100258263 B1 KR 100258263B1
Authority
KR
South Korea
Prior art keywords
segment
row
hole
mounting
mounting pads
Prior art date
Application number
KR1019960052057A
Other languages
English (en)
Other versions
KR970030718A (ko
Inventor
존 브이 셔먼
Original Assignee
박세광
현대 일렉트로닉스 아메리카
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박세광, 현대 일렉트로닉스 아메리카, 김영환, 현대전자산업주식회사 filed Critical 박세광
Publication of KR970030718A publication Critical patent/KR970030718A/ko
Application granted granted Critical
Publication of KR100258263B1 publication Critical patent/KR100258263B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

1. 청구범위에 기재된 발명이 속한 분야
반도체 패키지
2. 발명이 해결하려고 하는 기술적 과제
반도체가 보다 많은 접속점들을 갖도록 디자인됨에 따라 이러한 반도체들이 접속되는 회로기판이 단위영역에 보다 많은 관련패드들 및 쓰루홀들을 수용해야 하나, 종래의 패드-비아 배열구조는 증가된 패키지 접속됨 밀도와 이에 해당하는 회로기판의 한 층으로부터 다른 층으로의 이동에 요구되는 증가된 신호의 갯수를 수용하기에 부족하였음.
3. 발명의 해결방법의 요지
적어도 하나의 외측 방향으로 배열된 패드-쓰루홀 조합열로 이루어진 구역을 갖는 전기적 구성요소의 콘택이 접속되는 기판 영역상의 패드-쓰루홀 배열구조를 제공함.
4. 발명의 중요한 용도
반도체 패키지에 이용됨.

Description

반도체 패키지를 위한 패드 및 쓰루홀 배열구조(ARRANGEMENT OF PADS AND THROUGH-HOLES FOR SEMICONDUCTOR PACKAGES)
본 발명은 전기적인 구성요소들이 부착되는 기판영역상의 콘택패드 및 이와 관련된 쓰루홀(through-hole), 또는 비아(via)의 배열구조에 관한 것으로, 특히, 외측 방향으로 배열된 패드-쓰루홀 조합열(row)들로 이루어진 구역(section)들을 갖는 새로운 회로 기판(board)의 패드-쓰루홀 배열구조 및 회로기판충돌간의 전기적 접속을 의한 병렬의 쓰루홀 구역들을 갖춘 새로운 쓰루홀 배열구조에 관한 것이다.
일반적으로 집적회로 칩(IC)이라고 불리우는 작은 반도체 입방체는 실리콘 웨이퍼를 잘라 여러가지 방법으로 패키징한 것으로, 이것은 인쇄회로기판(PCB)의 다른 회로나 "회로 기판" 또는 인쇄 배선 기판(printed wiring board;PWB)라고도 하는 제2레벨 패키징에 전기적으로 접속할 수 있다. 잘 알려진 유용한 패키징 기술에는 쿼드 플랫 팩(quad flat packs)(주변 리이드패키지), 와이어 본드, 플립 칩(IC칩의 활성/상부 표면이 PCB에 직접 본딩될수 있도록 IC칩이 플립되는 것), 핀 그리드 어레이(pin grid array(PGA), 패키지를 통해 외측으로 연장된 핀들의 패턴을 갖춤으로써 회로보드의 해당위치의 홀들에 삽입될 수 있도록 된 것) 및 볼 그리드 어레이(ball grid array(BGA) 패키징등이 있다. BGA패키지는 회로기판상의 도전 패드와 일치하면서 표면이 마운트된 핀들 대신에 솔더 볼(solder bal1)을 가진다. 이러한 BGA 패키지는 다음과 같은 장점을 갖는다. 즉, 주변 리이드형 패키지 (쿼드플랫 팩과 같은)에 비해 주어진 패키지 영역에 더욱 많은 BGA 캐리어 리이드를 수용할 수 있다. 또한, BGA리이드는 핀/리이드형 패키지에 요구되는 타이트한 허용거리(tolerance)를 필요로 하지 않는다.
인쇄회로기판이 연결된 장치의 크기가 축소됨에 따라 (예를 들면, 전체 크기가 데스크 탑정도였던 개인용 컴퓨터가 지금은 사람의 손바닥에 들어갈 정도로 축소된 것과 같은) 회로 및 PCB레이아읏 디자이너들에게는 보다 작은 영역에 보다 많은 게이트, 구성요소들 및 전기적인 접속물들을 수용시킬 것이 요구되었다. 또한, 회로가 보다 복잡한 기능들을 수행하도록 디자인 됨에 따라 전원부 및 IC로의 입출력신호부를 위한 전기적인 접속점의 갯수가 계속 증가하게 되었다. 이는 증가된 전기적 접속점의 갯수를 처리할 수 있는 패키지를 요구하게 되었고, 이에 따라 BGA패키징이 인기를 얻게 되었다.
인쇄회로기판(PCB)은 1개 이상의 층(다층)으로 이루어진 기판으로 만들어진 것으로, 이 기판은 테플론-유리(teflon-glass), 폴리아미드(polyamide) 또는 고온을 견뎌낼 수 있는 절연물질로 이루어진다. 다층 회로기판에 있어서, 전기적 신호들은 쓰루홀 또는 비아에 의해 층들사이를 이동하게 된다. 제1도에 도시된 바와 같이 회로기판 비아들은 도전물질로 된 내부층을 따라 배열되어 관련된 패드를 다른 회로기판층에 전기적으로 연결시킨다. 비아의 개구부(opening)는 최종 어셈블리에 앞서 1개 또는 그 이상의 PCB층을 기계적으로 펀칭(punching)하여 형성한다. 비아를 위한 도전성 라인물질(예컨대, 텅스텐, 구리, 금등)은 사용되는 기판층의 성질에 따라 선택한다.
반도체는 보다 많은 접속점들을 갖도록 디자인되고 있다. 따라서 이러한 반도체들이 접속되는 다층 회로기판은 그 이전의 초기 디자인에 비해서 회로기판의 단위영역에 보다 많은 관련패드들 및 쓰루홀들을 수용해야 한다. 그러나 기존의 패드-비아 배열구조는 증가된 패키지 접속점 밀도와 이에 해당하는 회로기판의 한 층으로부터 다른 층으로의 이동에 요구되는 증가된 신호의 갯수를 수용하기에 부족하였다. 미국특허 5,379,191는 사각형의 4면에 따라 배열된 패드들을 갖춘 사각형태의 주변부 대 영역 어댑터(peripheral-to-area adapter)에 대해 기술하고 있다. 여기서, 4개의 주변부 패드열들은 부재꼴 형태로 상기 어댑터의 중심점을 향해 배열된 리루트 트레이스(reroute trace)에 연결된다. 각각의 리루트 트레이스는 비아에서 끝이난다.
도전성 플랫 패드 또는 소켓의 해당 매트릭스 (또는 스퀘어드오프 어레이(squared-off array)로부터 공간적으로 오프셋된 비아들의 단순한 매트릭스 (또는 스퀘어드오프 어레이)를 채용한 회로기판층에 있어서의 미세피치 비아들간의 트레이스의 경로를 정하는 것은 어렵다. 이것은 회로기판의 내부층의 비아들사이 또는 모든 방향으로 불규칙하게 배열된 패드-비아 조합을 갖는 기판 외부층의 비아와 패드사이의 트레이스의 경로를 정하는 것만큼 어렵다.
미국특허 5,424,492는 높은 입출력부 밀도 패키징의 디자인 및 구현상의 문제를 해결하기 위한 "루팅 방법론"에 대해 기술하고 있는바, 패드 그리드(패드 및 비아의 빈 공간)의 내부 영역과 같이 패키지의 가장 밀도가 높은 부분에 비아를 위치시키지 않고 표면 마운트 기술(surface mount technology : SMT) 패드와 같이 그리드 가장자리 둘레의 상부층상에 패드를 부착시킨다. 각각의 비아들은 인쇄회로기판의 밀도가 높은 내부 영역에 위치하기 보다는 가능한한 많은 상부층 부착 패드들이 패키지 그리드로부터 회로기판의 밀도가 덜 높은 영역으로 루팅되는 접속 트레이스/신호 라인을 갖춘 SMT패드로서 구성된다.
미국특허 4,495,377은 집적회로칩의 C4콘택과의 접속을 위한 패드패턴을 갖춘 세라믹 기판 외부층에 대해 기술하고 있다. 상기 패턴은 다각형의 방사형 엣지부를 따라 배열된 패드 라인(꼭 직선일 필요는 없다)을 포함한다. 상기 패드들은 외부층상에 위치한 트레이스에 연결된다. 이러한 설계에는 쓰루홀이 불필요하므로 쓰루홀에 대해서는 기술하지 않고 있다.
본 명세서에 기술된 외측 방향의 패드-쓰루홀 조합열 구역을 갖춘 새로운 패드 쓰루홀 배열구조는 IC패키지(BGA패키지를 포함하는)를 다수의 리이드와 효율적으로 연결하는 것을 가능하게 한다. 또한, 새로운 패드-쓰루홀 배열구조 및 회로기판층들 간의 전기적 접속을 위한 새로운 쓰루홀 배열구조는 기판층상의 트레이스의 루팅을 용이하게 한다.
본 발명의 목적은 적어도 하나의 외측 방향으로 배열된 패드-쓰루홀 조합열로 이루어진 구역을 갖는 전기적 구성요소(BGA패키지를 포함하는)의 콘택이 접속되는 기판 영역상의 패드-쓰루홀 배열구조를 제공하는데 있다.
본 발명의 다른 목적은 병렬의 쓰루홀열로 구성된 구역을 갖는 회로기판층들간의 전기적 접속을 위한 쓰루홀 배열구조를 제공하는데 있다.
본 발명의 또다른 목적은 기판에 접속된 전기적 구성요소 패키지에 의해 커버되는 영역내에서 사용가능한 새로운 쓰루홀 배열구조를 제공하는데 있다.
제1도는 BGA패키지가 부착돤 2층 회로기판 또는 기판베이스를 나타낸 것으로, 제7도의 패드-쓰루홀 배열구조의 1-1선에 따른 부분 단면도.
제2도는 패드와 쓰루홀간의 짧은 접속 트레이스를 갖는 패드-쓰루홀 조합을 나타낸 2개의 확대된 상부 평면도.
제3도는 각각이 패드-쓰루홀 조합열을 갖는 4개의 구역을 갖춘 본 발명의 일실시예에 의한 패드-쓰루홀 배열구조를 나타낸 상부 평면도.
제4도는 각각이 병렬구조의 열형태로 된 쓰루홀을 갖는 4개의 구역을 갖춘 본 발명의 일실시예에 의한 패드-쓰루홀 배열구조를 나타낸 상부 평면도.
제5도는 각각이 패드-쓰루홀 조합열을 갖는 6개의 구역을 갖춘 본 발명의 다른 실시예에 의한 패드-쓰루홀 배열구조를 나타낸 상부 평면도.
제6도는 각각이 병렬구조의 열형태로 된 쓰루홀율 갖는 6개의 구역을 갖춘 본 발명의 다른 실시예에 의한 패드-쓰루홀 배열구조를 나타낸 상부 평면도.
제7도는 각각이 병렬구조의 열형태로 된 쓰루홀을 갖는 4개의 구역을 가지며, 상기 일들의 대부분이 내부 패드-쓰루홀 조합의 방향이 아닌 방향으로 외측으로 배열된 가장 외측의 마운팅 패드-쓰루홀 조합을 갖는 본 발명의 일실시예에 의한 패드-쓰루홀 배열구조를 나타낸 상부 평면도.
* 도면의 주요부분에 대한 부호의 설명
14a-14d : 리이드 15a-15d : 내부 트레이스
16a-16d : 솔더 18a-18d : 마운팅 패드
20 : 기판베이스 21a-21d, 33, 37 패드-쓰루홀 조합
22a-22d : 쓰루홀 24a-24d : 도전성 라인
26a-26d, 28a-28d : 비아 패드 27a : 접속 트레이스
32, 34, 36, 92 내지 102, 232 내지 238 : 통로
본 발명은 전기적 콘택부와의 접속을 위한 기판상의 마운팅 패드 배열구조를 포함한다. 상기 배열구조는 구역들을 가지는바, 적어도 하나의 구역은 제1열의 복수개의 마운팅 패드를 갖는다. 제1열의 각각의 마운팅 패드는 상기 구역에 대한 이등분선 방향과 같은 방향으로 외측으로 배열된 오프겟 쓰루홀과 연결된다. 상기 구역은 제2 및 제3열의 마운팅 패드들을 가질수 있다. 상기 배열은 제2구역 제1열의 복수개의 마운팅 패드를 갖춘 제2구역, 복수개의 마운팅 패드를 갖춘 제3구역 및 제4구역등을 포함할 수 있다.
또한, 본 발명은 BGA패키지의 전기적 콘택부와의 접속을 위한 회로기판상의 볼 그리드 어레이(ball grid array:BGA) 마운팅 패드 배열구조를 포함하는바, 이 배열구조는 제1열의 복수개의 마운팅 패드를 갖춘 제1구역을 가진다. 제1열의 각각의 마운팅 패드는 제1구역에 대한 이등분선 방향과 같은 방향으로 외측으로 배열된 오프셋 쓰루홀과 연결된다. 제1구역은 제2 및 제3열의 마운팅 패드를 가질 수 있다. 부가적인 구역들이 BGA패키지와 매우 많은 수의 리이드들을 수용하기 위해 요구될 수 있다. BGA패키지를 위한 상기 패드-쓰루홀 배열구조는 소정 갯수의 면을 갖는 다각형 모양을 갖도록 디자인될 수 있다.
또한, 다층 회로기판의 하나의 층은 층들간의 전기적 접속율 위한 쓰루홀 배열구조를 갖는다. 이 배열구조는 제1 및 제2구역읕 구비하는 바, 각각의 구역은 복수개의 병렬 쓰루홀열을 갖는다. 이들 두 구역들간의 거리는 제1 또는 제2구역내의 인접한 열들간의 거리보다 크다. 상기 층의 각각의 쓰루홀은 도전성 라인일 수 있다. 각각의 쓰루홀 라인은 쓰루홀이 형성된 층 또는 다른 층의 외측에 위치한 마운팅 패드 또는 다른 층에 연결될 수 있다. 상기 쓰루홀 배열구조는 기판층들 사이에 많은 전기적 접속부를 수용하기 위하여 제3 및 제4구역의 병렬구조의 열형태의 쓰루홀들을 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도에 소정 수단(예컨대, 참조부호 16a-16d로 나타낸 솔더)에 의해 이층 회로기판 또는 기판베이스(20)의 외측에 위치한 마운팅 패드(18a-18d)에 부착된 4개의 리이드(14a-14d)를 갖는 구성요소 어셈블리(10)를 도시하였다. 상기 구성요소(1O)는 상술한 바와 같이 잘 알려진 BGA IC패키징 기술의 특징에서 알 수 있듯이 기판베이스(20)의 의부층(11a)에 표면 마운팅된 공모양의 리이드(14a-14d)를 가질 수 있다. 리이드(14a-14d)는 해당 마운팅 패드에 전기적으로 연결될 수 있기만 하다면, 공 모양이외의 다른 어떠한 모양도 취할 수 있다. 도면에서 패드(18a-18d)는 명명하게 도시하였으나, 리이드의 형태에 맞도록 움푹 들어간 형태를 가질 수도 있다. 바람직하게는, 회로기판을 어셈블리하는 동안 기판베이스(20)의 외부 표면(11a)에 부착된 전기적 구성요소들은 (현재 사용가능한 장비를 이용하여) 자동적으로 또는 수동으로 픽업되어 공지의 표면 마운팅기술에 의해 솔더링을 위한 패드와 접속된다. 기판 개구부 또는 쓰루홀(22a-22d)은 기판베이스(20)의 외측(11a)으로부터 다른쪽(11b)으로 연장된다. 비아(via)라고 하는 이들 쓰루홀은 참조부호 24a-24d로 나타낸 도전성 물질을 따라 정렬된다. 도전성 라인(24a-24d)의 각각의 끝은 링형태의 비아 패드(참조부호 26a-26d 및 28a-28d)로 되어 있다. 제1도는 각각 참조부호 21a-21d로 나타낸 4개의 패드-쓰루홀 조합을 형성하는 마운팅 패드(18a-18d)에 직접 연결되는 링 형태의 비아패드(26a-26d)를 나타낸 것이다. 제2도에 도시한 바와 같이 패드-쓰루홀 조합(21a')은 제1도의 조합(21a-21d)과 다르다. 상기 패드-쓰루홀 조합(21a')은 짧은 비아패드(26a)와 마운팅 패드(18a)를 서로 접속시키는 접속트레이스(27a)를 갖는바, 이 접속트레이스는 제1도의 패드-쓰루홀 조합에는 포함되지 않는다. 제1도에는 도전성 라인(24b, 24d)에 연결된 내부 트레이스(15b, 15d)와 참조부호 29로 나타낸 내부 트레이스가 도시되어 있다.
제1도는 외부 및 내부/하부 층들(11a, 11b)을 갖춘 이층 기판을 나타낸 것이다. 다층 PCB는 그 상부에 구리선 또는 다른 적절한 도전성 물질이 식각에 의해 도전성 트레이스를 형성한 얇은 파이버글래스(fiberglass) 또는 다른 적절한 기판을 여러층으로 적층함으로써 만들어진다. PCB를 위해 설계된 회로가 복잡해질수록 회로기판의 레이아웃도 복잡해진다. 회로기판은 전기장치에 맞도록 설계되는데, PCB가 들어가야한 공간은 제한된다. 복잡한 회로들을 조립하는 회로기판 디자이너들은 대개 전체적인 PCB 면적을 증가시키기보다는 회로기판층을 추가하는 쪽을 선택한다. 이처럼 회로기판층을 추가시키면 PCB어셈블리 공정에 공정단계 및 재료가 추가되게 된다. PCB에 층들이 추가될수록 그 비용은 증가하게 되는 것이다.
제2도에 도시한 확대된 2개의 패드-쓰루홀 조합(21a')을 참조하면, 비아패드(예컨대 26a, 반드시 링 형태일 필요가 없는)가 짧은 트레이스 예컨대, 27a)에 의해 마운팅 패드(예컨대,18a)에 연결될 수 있음을 알 수 있다. 예를 들면, 패드-쓰루홀 조합의 전형적인 치수는 다음과 같다. A는 대략 0.024", 홀(22a)에 대한 도전성 라인의 내부 직경은 약 0.012", 외부직경(B)는 약 0.03", 그리고 중심에서 중심까지의 길이 (C 및 D)는 약 0.0295이다.
제3도에 참조부호 30으로 나타낸 도전성 쓰루홀에 연결된 패드의 바람직한 4면 다각형 배열구조는 4개의 구역(40, 42, 44, 46)을 구비한다. 각각의 구역은 배열구조(30)를 관통하는 통로(32, 34, 36)에 의해 구분된다. 화살표시 (41a, 41b, 41c)는 모두 직사각형 구역(40)의 이등분선 방향으로 연장된다. 구역(40)의 이등분선은 통로(32, 34)사이에 한정된 90도 각도를 이등분하는 선이다. 이 이등분선은 패드-쓰루홀 조합(31)으로부터 화살표(41a)를 따라 바깥쪽으로 연장된다. 이와 마찬가지로, 화살표(45a, 45b, 45c)는 직사각형 구역(44)의 이등분선 방향으로 연장된다. 직사각형 구역(44)의 이등분선은 패드-쓰루홀 조합(21c')으로부터 화살표(45a)를 따라 바깥쪽으로 연장되는 선이다. 화살표(47a, 47b, 47c)는 직사각형 구역(46)의 이등분선 방향으로 모두 연장되는바, 이 이등분선은 패드-쓰루홀 조합(37)으로부터 화살표(47a)를 따라 바깥쪽으로 연장되는 선이다. 최종적으로, 직사각형 구역(42)의 이등분선은 패드-쓰루홀 조합(33)으로부터 화살표(43a)를 따라 바깥쪽으로 연장되는 선이다.
구역(40)은 2개의 패드-홀 조합(21a', 21b')으로 이루어진 열을 갖는 바, 각각의 조합은 화살표(41b)를 따라 바깥쪽으로 배열된 쓰루홀에 연결된 마운팅 패드로 구성된다. 구역(40)은 화살표(41a, 41c)를 따라 바깥쪽으로 배열된 쓰루홀들과 연결된 마운팅 패드들을 갖는 2개의 열과 같은 패드-쓰루홀 조합의 추가열들을 구비한다. 구역(44)은 2개의 패드-홀 조합(21c', 21d')으로 이루어진 열을 갖는바, 각각의 조합은 화살표(45a)를 따라 바깥쪽으로 배열된 쓰루홀에 연결된 마운팅 패드로 구성된다. 구역(44)은 화살표(45b, 45c)를 따라 바깥쪽으로 배열된 쓰루홀들과 연결된 마운팅 패드들을 갖는 2개의 열과 같은 패드-쓰루홀 조합의 추가열들을 구비한다. 어떠한 열의 가장 외측의 마운팅 패드들은 리모트(remote) 쓰루홀을 구비할 수 있다. 쓰루홀이 필요없는 경우에는 가장 외측의 패드는 어떠한 패드홀에도 연결되지 않을 수 있다.
제2도와 마찬가지로 제3도는 대표적인 치수를 도시하고 있는바, 중심에서 중심까지의 길이(E, F, G)는 약 0.059", 중심에서 중심까지의 길이(H)는 약 0.118"이다. 꼭 필요한 것은 아니나, 구역(40, 42, 44, 46)들 사이의 통로(32, 34, 36)는 패드-홀 조합의 인접한 열들 사이의 거리보다 크게 도시하였다. 이러한 설계는 구역들 사이에 배열구조(30)에 따라 배열된 패드들이 부착된 기판의 외부층 상부의 루팅 트레이스를 위한 여분의 공간을 남기게 된다. 제3도의 실시예에서와 같이 많은 마운팅 패드들을 갖는 구성요소 패키지를 수용해야할 경우에는 인접한 구역들간에 여분의 공간을 남기는 것이 바람직하다. 이와 같이 여분의 공간을 제공함으로써 보다 효율적인 트레이스 루팅이 가능하게 되며, 이에 따라 회로기판층의 줄일 수 있고 전체적인 PCB 제조비용을 감소시킬 수 있게 된다.
제4도에 참조부호 40으로 나타낸 쓰루홀의 4면 다각형 배열구조는 4개의 구역(50, 52, 54, 56)를 구비하고 있다. 각각의 구역은 공간(62, 64(상기 배열구조를 관통하며 연장됨), 66)에 의해 정의된다. 구역(50)은 병렬의 점선(화살표로 끝나는)(51a, 51b, 51c)을 따라 쓰루홀열을 갖는다. 또한, 구역(52)은 점선(53a, 53b, 53c)을 따라 병렬의 쓰루홀열을 가지며, 구역(54)은 점선(55a, 55b, 55c 및 59a, 59b)을 따라 병렬의 쓰루홀열을 갖는다. 구역(56)은 점선(57a, 57b, 57c)을 따라 병렬의 쓰루홀열을 갖는다. 4개의 쓰루홀에만 참조부호 (22a-22d)를 부여한 바, 각각의 쓰루홀은 그들 각각의 비아패드(여기서는 하나의 비아 패드만을 참조부호 26c로 나타내었다)와 함께 나타내었다. 제4도에는 도시하지 않았으나 도전성 라인이 제1도에 도시한 바와 같이 각각의 쓰루홀에 부가될 수도 있다.
제3도와 관련하여 설명한 바와 같이 제4도의 대표적인 쓰루홀의 중심에서 중심까지의 길이(E)는 약 0.059"고 대표적인 쓰루홀의 중심에서 중심까지의 길이(H)는 약 0,118"이다. 구역들(50, 52, 54, 56)간의 거리는 쓰루홀열의 방향과 관계없이 쓰루홀의 인접한 열들간의 거리보다 큰 것이 바람직하다.
제3도의 배열구조와 같이 제4도의 배열구조도 구역들 사이에 내부 트레이스 (예컨대, 제1도의 참조부호 15b, 15d) 및 회로기판의 외부 표면상의 트레이스를 루팅하기 위한 여분의 공간을 제공한다.
제5도에 참조부호 70으로 나타낸 도전성 쓰루홀에 연결된 육각형 패드 배열구조는 6개의 구역(72, 74, 76, 78, 82, 84)을 구비한다. 각각의 구역은 통로(92, 94, 96, 98, 100, 102)에 의해 정의된다. 화살표(73, 75, 77, 79, 83, 85)는 각각 삼각형 구역(72, 74, 76, 78, 82, 84)의 이등분선을 따라 연장된다. 구역(72)의 이등분선은 통로들(92, 102)사이에 정의되는 예각을 이등분하는 선이다. 구역(72)은 마운팅 패드열을 포함하는 바, 각각의 마운팅 패드는 화살표(73)방향으로 바깥쪽으로 배열된 쓰루홀에 연결된다. 구역(74)의 이등분선은 통로들(92, 94)사이에 성의된 예각을 이등분하는 선이며, 구역(74)은 마운팅 패드열을 포함하는 바, 각각의 마운팅 패드는 화살표(75)방향으로 바깥쪽으로 배열된 쓰루홀에 연결된다. 구역(76)의 이등분선은 통로들(94, 96)사이에 정의된 예각을 이등분하는 선이며, 구역(76)은 마운팅 패드열을 포함하는 바, 각각의 마운팅 패드는 화살표(77)방향으로 바깥쪽으로 배열된 쓰루홀에 연결된다. 제3도와 관련하여 설명한 바와 같이 구역들(72, 74, 76, 78, 82, 84)사이의 통로들(92, 94, 96, 98, 100, 102)은 패드-홀 조합의 인접한 열들 사이의 거리보다 크게 나타내었다.
제6도에 참조부호 106으로 나타낸 육각형 쓰루홀 배열구조는 6개의 구역(112, 114, 116, 118, 120, 122)을 구비한다. 각각의 구역은 공간(132, 134, 136, 138, 140, 142)에 의해 정의된다. 구역(114)은 병렬의 점선(115a, 115b, 115c)을 따라 쓰루홀열을 갖는다. 또한, 구역(116)은 점선(117a, 117b, 117c)을 따라 병렬의 쓰루홀열을 가지며, 구역(118)은 점선(119a, 119b, 119c)을 따라 병렬의 쓰루홀열을 갖는다. 구역(120)은 점선(121a, 121b, 121c)을 따라 병렬의 쓰루홀열을 갖는다. 구역들(112, 114, 116, 118, 120, 122) 사이의 공간은 쓰루홀 열의 방향에 관계없이 쓰루홀의 인접한 열들 사이의 공간보다 큰 것이 바람직하다. 제4도의 배열구조와 같이 제6도의 배열구조도 구역들 사이에 내부 트레이스 (예컨대, 제1도의 참조부호 15b, 15d, 29) 및 회로기판의 외부 표면상의 트레이스를 루팅하기 위한 여분의 공간을 제공한다.
제7도에 참조부호 230으로 나타낸 도전성 쓰루홀에 연결된 또다른 4각형 패드 배열구조는 4개의 구역(240, 242, 244, 246)을 구비한다. 각각의 구역은 통로(232, 234, 236, 238)에 의해 정의된다. 패드-쓰루홀 조합(21a, 21b)의 각각은 화살표(241b)를 따라 바깥쪽으로 배열된 쓰루홀에 연결되는 마운팅 패드를 포함한다. 제1도를 다시 참조하면, 패드-쓰루홀 조합(21a-21d)은 마운팅 패드와 비아 패드 사이에 매우 작은 접속 트레이스 물질을 갖는다. 구역(240)은 부가적인 열들을 갖는바, 각각의 부가되는 열은 동일한 방향의 내부패드-쓰루홀 조합과 화살표(241b)의 방향과는 다른 방향의 쓰루홀에 연결된 가장 외측의 마운팅 패드를 구비한다. 가장 외측의 마운팅 패드에 연결된 쓰루홀들은 떨어진 곳에 위치할 수 있다. 패드-쓰루홀 조합(21c, 21d) 각각은 화살표(245a)를 따라 바깥쪽으로 배열되는 쓰루홀에 연결된 마운팅 패드를 구비한다. 구역(244)은 부가적인 열들을 갖는바, 각각의 부가되는 열은 동일한 방향의 내부 패드-쓰루홀 조합과 화살표(245a)의 방향과는 다른 방향의 쓰루홀에 연결된 가장 외측의 마운팅 패드를 구비한다. 2개의 대각선 배열구조(230)는 화살표쌍(241b, 245a 및 243a, 247a)을 따라 위치한다. 중심 조합(21c)은 대각선중의 어느 하나에 따라 어떠한 방향으로든 바깥쪽으로 배열될 수 있다. 제3도와 마찬가지로 통로들(232, 234, 236, 238)은 여분의 트레이스 루팅을 위한 공간을 제공한다.
예컨대, 회로기판은 8개의 층(전원을 위한 1층, 접지를 위한 1층 및 6개의 신호층)으로 구성되며, 전체 기판두께는 0.093"이다. 상술한 원리에 따라 제3도에 도시한 바와 같은 배열구조내에 내장된 도전성 라인의 쓰루홀에 연결된 마운팅 패드는 공지의 어셈블리 기술에 의해 169개의 리이드(현재의 BGA기술은 약 400개까지의 리이드를 허용한다)를 갖는 BGA패키지를 표면 마운팅하기 위해 형성된다.
기판 영역상의 새로운 패드-쓰루홀 배열구조 및 기판층을 위한 새로운 쓰루홀 배열구조를 제공하는 본 발명의 장점은 다음과 같다.(a)BGA 패키지와 같은 고밀도 리이드를 갖춘 IC 패키지를 수용할 수 있어 신호 트레이스 루팅이 복잡해지지 않는다. (b)패드-쓰루홀 조합 또는 쓰루홀 배열을 채용함으로써 신호의 감쇄를 최소화하는 방향으로의 루트 트레이스를 용이하게 행할 수 있다. (c)배열구조의 규정된 구역들 사이에 넓은 루팅 공간을 제공함으로써 상기 배열을 통하여 보다 많은 신호 트레이스들을 루팅할 수 있다. (d) 배열구조를 통하여 보다 많은 트레이스들을 루팅함으로써 기판층의 갯수 또는 요구되는 제2레벨 패키징을 줄일 수 있다. (e)기판층의 갯수를 줄임으로써 전체적인 기판제조 비용을 감소시킬 수 있다. (f)루트 트레이스에 보다 많은 여유가 생기므로 더욱 융통성있게 회로기판 레이아웃을 행할 수 있다. (g)본 발명의 패드-쓰루홀 조합 배열구조 및 쓰루홀 배열구조를 채용함으로써 많은 구성요소 패키징 리이드 배열에 트레이스 루팅의 융통성을 부여할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (25)

  1. 적어도 하나의 세그먼트가 제1열의 복수개의 마운팅 패드를 갖는 복수개의 세그먼트를 포함하며, 상기 제1열의 마운팅 패드 각각이 상기 세그먼트에 대한 이등분선과 같은 방향으로 바깥쪽으로 배열된 오프셋 쓰루홀과 연결된 것을 특징으로 하는 전기적 접속부와의 연결을 위한 기판상의 마운팅 패드 배열구조.
  2. 제1항에 있어서, 상기 적어도 하나의 세그먼트는 제2열의 복수개의 마운팅 패드를 더 포함하며, 상기 제2열의 마운팅 패드 각각이 상기 방향으로 배열된 오프셋 쓰루홀에 연결된 것을 특징으로 하는 전기적 접속부와의 연결을 위한 기판상의 마운팅 패드 배열구조.
  3. 제2항에 있어서, 상기 적어도 하나의 세그먼트는 제3열의 복수개의 마운팅 패드를 더 포함하며, 상기 제3열의 마운팅 패드 각각이 상기 방향으로 배열된 오프셋 쓰루홀에 연결된 것을 특징으로 하는 전기적 접속부와의 연결을 위한 기판상의 마운팅 패드 배열구조.
  4. 제3항에 있어서, 상기 제2 및 제3열의 각각이 상기 방향과는 다른 방향으로 바깥쪽으로 배열된 오프셋 쓰루열과 연결된 가장 외측의 마운팅 패드를 구비한 것을 특징으로하는 전기적 접속부와의 연결을 위한 기판상의 마운팅 패드 배열구조.
  5. 제1항에 있어서, 제2세그먼트 제1열의 복수개의 마운팅 패드를 구비한 제2세그먼트가 더 포함되며, 상기 제2세그먼트 제1열의 마운팅 패드 각각이 상기 제2세그먼트에 대한 제2이등분선과 같은 방향으로 바깥쪽으로 배열된 오프셋 쓰루홀과 연결된 것을 특징으로 하는 전기적 접속부와의 연결을 위한 기판상의 마운팅 패드 배열구조.
  6. 제5항에 있어서, 상기 제2세그먼트가 제2세그먼트 제2열의 복수개의 마운팅 패드를 더 포함하며, 상기 제2세그먼트 제2열의 마운팅 패드 각각은 상기 제2이등분선 방향과 같은 방향으로 배열된 것을 특징으로 하는 전기적 접속부와의 연결을 위한 기판상의 마운팅 패드 배열구조.
  7. 제6항에 있어서, 상기 제2세그먼트가 제2세그먼트 제3열의 복수개의 마운팅 패드를 더 포함하며, 상기 제2세그먼트 제3열의 마운팅 패드 각각은 상기 제2이등분선 방향과 같은 방향으로 배열된 것을 특징으로 하는 전기적 접속부와의 연결을 위한 기판상의 마운팅 패드 배열구조.
  8. 제5항에 있어서, 제3세그먼트 제1열의 복수개의 마운팅 패드를 구비한 제3세그먼트가 더 포함되며, 상기 제3세그먼트 제1열의 마운팅 패드 각각은 상기 제3세그먼트에 대한 제3이등분선 방향과 같은 방향으로 바깥쪽으로 배열된 오프셋 쓰루홀에 연결된 것을 특징으로 하는 전기적 접속부와의 연결을 위한 기판상의 마운팅 패드 배열구조.
  9. 제8항에 있어서, 제4세그먼트 제1열의 복수개의 마운팅 패드를 구비한 제4세그먼트가 더 포함되며, 상기 제4세그먼트 제1열의 마운팅 패드 각각은 상기 제4세그먼트에 대한 제4이등분선 방향과 같은 방향으로 바깥쪽으로 배열된 오프셋 쓰루홀에 연결된 것을 특징으로 하는 전기적 접속부와의 연결을 위한 기판상의 마운팅 패드 배열구조.
  10. 제8항에 있어서, 제4세그먼트 제1열의 복수개의 마운팅 패드와 제4세그먼트 제2열의 복수개의 마운팅 패드를 구비한 제4세그먼트와, 제5세그먼트 제1열의 복수개의 마운팅 패드와 제5세그먼트 제2열의 복수개의 마운팅 패드를 구비한 제5세그먼트, 및 제6세그먼트 제1열의 복수개의 마운팅 패드와 제6세그먼트 제2열의 복수개의 마운팅 패드를 구비한 제6세그먼트가 더 포함되는 것을 특징으로 하는 전기적 접속부와의 연결을 위한 기판상의 마운팅 패드 배열구조.
  11. 제1열의 복수개의 마운팅 패드를 구비한 제1세그먼트를 포함하며, 상기 제1열의 마운팅 패드 각각이 상기 제1세그먼트에 대한 제1이등분선 방향과 같은 방향으로 바깥쪽으로 배열된 오프셋 쓰루홀에 연결된 것을 특징으로 하는 BGA패키지의 전기적 접속부의 연결을 위한 회로기판상의 BGA 마운팅 패드 배열구조.
  12. 제11항에 있어서, 상기 제1세그먼트가 제2열의 복수개마운팅 패드와 제3열의 복수개의 마운팅 패드를 가지며, 상기 제2 및 제3열이 각각 상기 제1이등분선 방향과는 다른 방향으로 바깥쪽으로 배열된 오프셋 쓰루홀 연결된 가장 외측의 마운팅 패드를 구비한 것을 특징으로 하는 BGA패키지의 전기적 접속부의 연결을 위한 회로기판상의 BGA 마운팅 패드 배열구조.
  13. 제11항에 있어서, 제2세그먼트 제1열의 복수개의 마운팅 패드를 구비한 제2세그먼트가 더 포함되며, 상기 제2세그먼트 제1열의 마운팅 패드의 각각이 상기 제2세그먼트에 대한 제2이등분선 방향과 같은 방향으로 바깥으로 배열된 오프셋 쓰루홀에 연결된 것을 특징으로 하는 BGA패키지의 전기적 접속부의 연결을 위한 회로기판상의 BGA 마운팅 패드 배열구조.
  14. 제13항에 있어서, 상기 배열구조가 4면을 갖는 다각형의 외형을 갖는 것을 특징으로 하는 BGA패키지의 전기적 접속부의 연결을 위한 회로기판상의 BGA 마운팅 패드 배열구조.
  15. 제13항에 있어서, 상기 배열구조가 6면을 갖는 다각형의 외형을 갖는 것을 특징으로 하는 BGA패키지의 전기적 접속부의 연결을 위한 회로기판상의 BGA 마운팅 패드 배열구조.
  16. 제11항에 있어서, 각각이 오프셋 쓰루홀에 연결된 제2세그먼트 제1열의 복수개의 마운팅 패드를 구비한 제2세그먼트와, 각각이 오프셋 쓰루홀에 연결된 제3세그먼트 제1열의 복수개의 마운팅 패드를 구비한 제3세그먼트, 및 각각이 오프셋 쓰루홀에 연결된 제4구역 제1열의 복수개의 마운팅 패드를 구비한 제4세그먼트가 더 포함되는 것을 특징으로 하는 BGA패키지의 전기적 접속부의 연결을 위한 회로기판상의 BGA 마운팅 패드 배열구조.
  17. 층들간의 전기적 접속을 위한 쓰루홀 배열구조를 갖춘 다층 회로기판에 있어서, 상기 배열구조는 각각이 복수개의 병렬의 쓰루홀열을 구비한 제1 및 제2세그먼트를 포함하며, 상기 제1 및 제2세그먼트 사이의 공간은 상기 제1 및 제2세그먼트중의 어느 한 세그먼트내의 상기 쓰루홀열들 사이의 공간보다 큰 것을 특징으로 하는 다층 회로기판.
  18. 제17항에 있어서, 상기 쓰루홀들은 도전성 라인을 이루며, 상기 배열구조는 복수개의 병렬 쓰루홀열을 구비한 제3세그먼트를 더 포함하며, 상기 제1, 제2 및 제3세그먼트들사이의 공간이 상기 제1세그먼트내의 상기 쓰루홀열들 간의 공간보다 큰 것을 특징으로 하는 다층 회로기판.
  19. 제18항에 있어서, 상기 제2세그먼트내의 상기 쓰루홀열들 사이의 공간 및 상기 제3세그먼트 내의 상기 쓰루홀열들 사이의 공간은 상기 제1세그먼트내의 상기 쓰루홀열들 사이의 공간과 동일한 것을 특징으로 하는 다층 회로기판.
  20. 제18항에 있어서, 상기 배열구조가 복수개의 병렬 쓰루홀열을 구비한 제4세그먼트를 더 포함하며, 상기 제1 및 제4세그먼트 사이의 공간이 상기 제1세그먼트내의 상기 쓰루홀열들 사이의 공간보다 큰 것을 특징으로 하는 다층 회로기판.
  21. 제20항에 있어서, 상기 각각의 쓰루홀의 도전성 라인은 상기 회로기판 층의 외부면 상부에 위치한 마운팅 패드에 연결되며, 상기 배열구조는 4면을 갖는 다각형의 외형을 갖는 것을 특징으로 하는 다층 회로기판.
  22. 제20항에 있어서, 상기 제1, 제2, 제3 및 제4세그먼트들 사이의 공간은 동일한 것을 특징으로 하는 다층 회로기판.
  23. 제17항에 있어서, 상기 쓰루홀들은 도전성 라인을 이루며, 상기 쓰루홀 각각의 도전성 라인은 상기 회로기판 층의 외부면 상부에 위치한 마운팅 패드에 연결되며, 상기 배열구조는 짝수개의 면을 갖는 다각형의 외형을 갖는 것을 특징으로 하는 다층 회로기판.
  24. 제23항에 있어서, 상기 각각의 쓰루홀은 상기 상호접속된 마운팅 패드들의 각각으로 부터 바깥쪽 방향으로 오프셋되는 것을 특징으로 하는 다층 회로기판.
  25. 제23항에 있어서, 상기 배열구조는 복수개의 병렬 쓰루홀열을 구비한 제3과 복수개의 병렬쓰루홀열을 구비한 제4세그먼트를 더 포함하며, 상기 제1, 제2, 제3 및 제4세그먼트들 사이의 공간은 상기 제1세그먼트내의 상기 쓰루홀열들 사이의 공간보다 것을 특징으로 하는 다층 회로기판.
KR1019960052057A 1995-11-06 1996-11-05 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages) KR100258263B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/554,111 1995-11-06
US08/554,111 US5784262A (en) 1995-11-06 1995-11-06 Arrangement of pads and through-holes for semiconductor packages
US08/554111 1995-11-06

Publications (2)

Publication Number Publication Date
KR970030718A KR970030718A (ko) 1997-06-26
KR100258263B1 true KR100258263B1 (ko) 2000-06-01

Family

ID=24212106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052057A KR100258263B1 (ko) 1995-11-06 1996-11-05 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages)

Country Status (2)

Country Link
US (1) US5784262A (ko)
KR (1) KR100258263B1 (ko)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901695A4 (en) * 1996-05-24 2000-04-12 Tessera Inc CONNECTORS FOR MICROELECTRONIC ELEMENTS
JP2982729B2 (ja) * 1997-01-16 1999-11-29 日本電気株式会社 半導体装置
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
JP3435034B2 (ja) * 1997-09-26 2003-08-11 京セラ株式会社 回路基板
US6037547A (en) * 1997-12-03 2000-03-14 Advanced Micro Devices, Inc. Via configuration with decreased pitch and/or increased routing space
US6144213A (en) * 1998-05-05 2000-11-07 Agilent Technologies Ball grid array probing technique
US6118182A (en) * 1998-06-25 2000-09-12 Intel Corporation Integrated circuit package with rectangular contact pads
FR2782230B1 (fr) * 1998-08-06 2000-09-08 Bull Electronics Angers Carte de circuits imprimes
US6232564B1 (en) * 1998-10-09 2001-05-15 International Business Machines Corporation Printed wiring board wireability enhancement
US6534872B1 (en) * 1998-10-13 2003-03-18 Sun Microsystems, Inc. Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6354850B1 (en) 1998-12-15 2002-03-12 Fci Americas Technology, Inc. Electrical connector with feature for limiting the effects of coefficient of thermal expansion differential
US6198634B1 (en) * 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
JP3494593B2 (ja) * 1999-06-29 2004-02-09 シャープ株式会社 半導体装置及び半導体装置用基板
JP3610262B2 (ja) 1999-07-22 2005-01-12 新光電気工業株式会社 多層回路基板及び半導体装置
US6574108B1 (en) 1999-08-31 2003-06-03 Seagate Technology Llc Selective PCB via location to enhance cooling
JP3570679B2 (ja) * 1999-09-22 2004-09-29 鈴鹿富士ゼロックス株式会社 グリッドアレイ電子部品およびその配線強化方法ならびにその製造方法
US6373139B1 (en) * 1999-10-06 2002-04-16 Motorola, Inc. Layout for a ball grid array
DE60039569D1 (de) * 1999-11-02 2008-09-04 Canon Kk Gedruckte Leiterplatte
US6217989B1 (en) 1999-12-10 2001-04-17 International Business Machines Corporation Conductive line features for enhanced reliability of multi-layer ceramic substrates
US6535005B1 (en) * 2000-04-26 2003-03-18 Emc Corporation Systems and methods for obtaining an electrical characteristics of a circuit board assembly process
US7069650B2 (en) * 2000-06-19 2006-07-04 Nortel Networks Limited Method for reducing the number of layers in a multilayer signal routing device
US20040003941A1 (en) * 2000-06-19 2004-01-08 Duxbury Guy A. Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device
US20040212103A1 (en) * 2000-06-19 2004-10-28 Herman Kwong Techniques for pin arrangements in circuit chips
US7256354B2 (en) * 2000-06-19 2007-08-14 Wyrzykowska Aneta O Technique for reducing the number of layers in a multilayer circuit board
US7259336B2 (en) 2000-06-19 2007-08-21 Nortel Networks Limited Technique for improving power and ground flooding
US7281326B1 (en) 2000-06-19 2007-10-16 Nortel Network Limited Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
US7069646B2 (en) * 2000-06-19 2006-07-04 Nortel Networks Limited Techniques for reducing the number of layers in a multilayer signal routing device
US6542377B1 (en) * 2000-06-28 2003-04-01 Dell Products L.P. Printed circuit assembly having conductive pad array with in-line via placement
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US7433201B2 (en) * 2000-09-08 2008-10-07 Gabe Cherian Oriented connections for leadless and leaded packages
US6406936B1 (en) * 2000-12-13 2002-06-18 Lsi Logic Corporation Method for increasing trace rows of a ball grid array
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6833615B2 (en) * 2000-12-29 2004-12-21 Intel Corporation Via-in-pad with off-center geometry
US6762366B1 (en) * 2001-04-27 2004-07-13 Lsi Logic Corporation Ball assignment for ball grid array package
US6882055B1 (en) * 2001-06-03 2005-04-19 Cadence Design Systems, Inc. Non-rectilinear polygonal vias
US7310793B1 (en) 2001-06-03 2007-12-18 Cadence Design Systems, Inc. Interconnect lines with non-rectilinear terminations
US6859916B1 (en) 2001-06-03 2005-02-22 Cadence Design Systems, Inc. Polygonal vias
US6895569B1 (en) 2001-06-03 2005-05-17 Candence Design Systems, Inc. IC layout with non-quadrilateral Steiner points
US6976238B1 (en) 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
TW506093B (en) * 2001-06-21 2002-10-11 Advanced Semiconductor Eng Cavity down ball grid array package and its manufacturing process
US6707683B1 (en) * 2001-07-27 2004-03-16 Daktronics, Inc. Circuit board having improved soldering characteristics
US20030047348A1 (en) * 2001-09-10 2003-03-13 Rebecca Jessep Grid array mounting arrangements
US6938234B1 (en) 2002-01-22 2005-08-30 Cadence Design Systems, Inc. Method and apparatus for defining vias
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
US7089524B1 (en) 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
EP1506568B1 (en) * 2002-04-29 2016-06-01 Samsung Electronics Co., Ltd. Direct-connect signaling system
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US6801880B2 (en) * 2002-07-02 2004-10-05 Dell Products L.P. System and method for minimizing a loading effect of a via by tuning a cutout ratio
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
US6885102B2 (en) * 2002-08-26 2005-04-26 Intel Corporation Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts
US7084353B1 (en) * 2002-12-11 2006-08-01 Emc Corporation Techniques for mounting a circuit board component to a circuit board
US7014472B2 (en) * 2003-01-13 2006-03-21 Siliconpipe, Inc. System for making high-speed connections to board-mounted modules
US6922049B2 (en) * 2003-02-04 2005-07-26 Mitac International Corp. Testing method for a printed circuit board formed with conductive traces for high-frequency differential signal transmission
US6916995B2 (en) * 2003-02-25 2005-07-12 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing
TW566796U (en) * 2003-03-12 2003-12-11 Unimicron Technology Corp Standard printed circuit board core
US7242592B2 (en) * 2003-06-24 2007-07-10 Amphenol Corporation Printed circuit board for high speed, high density electrical connector with improved cross-talk minimization, attenuation and impedance mismatch characteristics
US7230835B1 (en) * 2003-07-18 2007-06-12 Cisco Technology, Inc. Apparatus for reducing signal reflection in a circuit board
US7057115B2 (en) * 2004-01-26 2006-06-06 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
TW200531611A (en) * 2004-02-04 2005-09-16 Koninkl Philips Electronics Nv Method and apparatus for increasing routing density for a circuit board
US20050231927A1 (en) * 2004-04-20 2005-10-20 Dell Products L.P. Method, system and apparatus for controlled impedance at transitional plated-through hole via sites using barrel inductance minimization
CN100484371C (zh) * 2004-06-21 2009-04-29 鸿富锦精密工业（深圳）有限公司 防止主机板短路的焊盘
US7064279B2 (en) * 2004-09-23 2006-06-20 Motorola, Inc. Circuit board having an overlapping via
JP4625674B2 (ja) * 2004-10-15 2011-02-02 株式会社東芝 プリント配線基板及びこの基板を搭載する情報処理装置
US7102372B2 (en) * 2004-11-02 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for testing conductive bumps
US7269813B2 (en) 2004-11-19 2007-09-11 Alcatel Off-width pitch for improved circuit card routing
CN101673887B (zh) * 2004-11-29 2013-04-10 Fci公司 改进的匹配阻抗表面贴装技术基底面
US7709747B2 (en) * 2004-11-29 2010-05-04 Fci Matched-impedance surface-mount technology footprints
JP4508947B2 (ja) * 2005-05-30 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の自動設計方法および自動設計装置
JP4639147B2 (ja) * 2005-12-14 2011-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 誘電体積層基板
US20080185181A1 (en) * 2006-11-08 2008-08-07 Pfeil Charles L Alternating via fanout patterns
WO2008058258A2 (en) * 2006-11-08 2008-05-15 Mentor Graphics Corporation Use of breakouts in printed circuit board designs
US7602615B2 (en) * 2007-02-23 2009-10-13 Alcatel Lucent In-grid decoupling for ball grid array (BGA) devices
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
US7979983B2 (en) * 2007-04-04 2011-07-19 Cisco Technology, Inc. Connection an integrated circuit on a surface layer of a printed circuit board
US7816610B2 (en) * 2007-04-19 2010-10-19 Mediatek Inc. Layout circuit
US7834466B2 (en) * 2007-12-17 2010-11-16 Freescale Semiconductor, Inc. Semiconductor die with die pad pattern
SG153689A1 (en) * 2007-12-17 2009-07-29 Test Max Mfg Pte Ltd Contactor assembly for integrated circuit testing
US7812438B2 (en) * 2008-01-07 2010-10-12 International Business Machines Corporation Via offsetting to reduce stress under the first level interconnect (FLI) in microelectronics packaging
JP4542587B2 (ja) * 2008-02-04 2010-09-15 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP4405562B2 (ja) * 2008-03-18 2010-01-27 株式会社東芝 プリント配線板および電子機器
US8110447B2 (en) * 2008-03-21 2012-02-07 Fairchild Semiconductor Corporation Method of making and designing lead frames for semiconductor packages
JP5223571B2 (ja) * 2008-09-30 2013-06-26 富士通株式会社 半導体装置、基板設計方法、基板設計装置
US8273994B2 (en) * 2009-12-28 2012-09-25 Juniper Networks, Inc. BGA footprint pattern for increasing number of routing channels per PCB layer
KR101736984B1 (ko) * 2010-09-16 2017-05-17 삼성전자 주식회사 벌집형 범프 패드를 갖는 반도체 패키지 기판용 인쇄회로기판 및 이를 포함하는 반도체 패키지
CN102097333B (zh) * 2010-11-01 2012-10-17 华为终端有限公司 电路板设计方法、电路板及电子设备
CN102751252A (zh) * 2011-04-21 2012-10-24 英属开曼群岛商恒景科技股份有限公司 阵列封装及其排列结构
US20130069242A1 (en) * 2011-09-20 2013-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Arrangement of through-substrate vias for stress relief and improved density
KR20130071046A (ko) * 2011-12-20 2013-06-28 삼성전기주식회사 Ｂｇａ 패키지 및 그 제조 방법
US9651585B2 (en) * 2013-12-18 2017-05-16 National Instruments Corporation Via layout techniques for improved low current measurements
KR102245132B1 (ko) * 2014-05-14 2021-04-28 삼성전자 주식회사 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지
JP6436738B2 (ja) * 2014-11-19 2018-12-12 キヤノン株式会社 プリント配線板、半導体装置及びプリント回路板
US9916410B2 (en) 2015-06-22 2018-03-13 International Business Machines Corporation Signal via positioning in a multi-layer circuit board
US20170164475A1 (en) * 2015-12-07 2017-06-08 Delphi Technologies, Inc. Printed Circuit Board Having Longitudinally Tolerant Component Vias
US9881115B2 (en) 2016-04-27 2018-01-30 International Business Machines Corporation Signal via positioning in a multi-layer circuit board using a genetic via placement solver
CN107241857B (zh) * 2017-06-27 2019-08-13 华为技术有限公司 一种印刷电路板和通信设备
CN107734842A (zh) * 2017-09-22 2018-02-23 郑州云海信息技术有限公司 一种提升高密度孔印刷电路板信赖性的方法
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
US20200083155A1 (en) * 2018-09-11 2020-03-12 Intel Corporation Electrical routing component layout for crosstalk reduction
US11621237B2 (en) * 2019-01-14 2023-04-04 Intel Corporation Interposer and electronic package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495377A (en) * 1982-12-30 1985-01-22 International Business Machines Corporation Substrate wiring patterns for connecting to integrated-circuit chips
JPS62136098A (ja) * 1985-12-09 1987-06-19 富士通株式会社 高密度配線基板
US5065282A (en) * 1986-10-17 1991-11-12 Polonio John D Interconnection mechanisms for electronic components
US4893216A (en) * 1988-08-09 1990-01-09 Northern Telecom Limited Circuit board and method of soldering
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5379191A (en) * 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US5418471A (en) * 1994-01-26 1995-05-23 Emulation Technology, Inc. Adapter which emulates ball grid array packages
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5400220A (en) * 1994-05-18 1995-03-21 Dell Usa, L.P. Mechanical printed circuit board and ball grid array interconnect apparatus
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package

Also Published As

Publication number Publication date
KR970030718A (ko) 1997-06-26
US5784262A (en) 1998-07-21

Similar Documents

Publication Publication Date Title
KR100258263B1 (ko) 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages)
US5744862A (en) Reduced thickness semiconductor device with IC packages mounted in openings on substrate
US6150729A (en) Routing density enhancement for semiconductor BGA packages and printed wiring boards
US6528734B2 (en) Semiconductor device and process for fabricating the same
KR100852176B1 (ko) 인쇄회로보드 및 이를 갖는 반도체 모듈
US8134841B2 (en) Printed-wiring board, method of manufacturing printed-wiring board, and electronic equipment
US6521846B1 (en) Method for assigning power and ground pins in array packages to enhance next level routing
US7081672B1 (en) Substrate via layout to improve bias humidity testing reliability
US20060097370A1 (en) Stepped integrated circuit packaging and mounting
US7030479B2 (en) Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US6225687B1 (en) Chip package with degassing holes
JP3730625B2 (ja) フリップチップボンディングのための有機基板
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
KR100850286B1 (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
WO2020165953A1 (ja) 多層プリント基板
US6657133B1 (en) Ball grid array chip capacitor structure
JP2005166794A (ja) 部品パッケージとプリント配線基板および電子機器
EP1049363B1 (en) Printed circuit board
JP3330468B2 (ja) 配線基板及び半導体装置
US6714421B2 (en) Flip chip package substrate
US7105926B2 (en) Routing scheme for differential pairs in flip chip substrates
JP2004006488A (ja) プリント配線基板およびそれを使用する実装装置
JP3008887U (ja) Ｉｃピッチ変換基板
JPH10233462A (ja) 半導体装置および基板ならびに半導体装置の実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee