CN102751252A - 阵列封装及其排列结构 - Google Patents

Abstract

本发明公开了一种阵列封装的排列结构，适用于封装主体。所述排列结构包含多个导电体，焊接于封装主体的一表面，其中这些导电体呈群组式地布设于表面上，使得每一导电体可在不同群组的导电体之间拉出至少一个线路；其中，不同群组的导电体之间的距离大于同一群组的导电体之间的距离。

Description

阵列封装及其排列结构

技术领域

本发明涉及一种阵列封装，特别涉及一种阵列封装及其排列结构。

背景技术

目前电子产品除了重视质量及功能性，大多以小型化、轻量化为发展趋势，因此半导体制程也逐渐发展出高密度封装技术，如球栅阵列封装(BallGrid Array，BGA)，其将IC芯片的接脚(pin)以锡球或柱状合金替代，进而提高接脚数量。

传统的球栅阵列封装以矩阵状分布于封装主体的底面，请参考图1，该图为传统球栅阵列封装的排列结构。如图1所示，封装主体1的底部表面11焊接了多个导电体13，具体来说，导电体13可为锡球或柱状合金。导电体13的排列结构可以呈矩阵状，如4×5矩阵，或如图1所示，间隔地穿插排列来减少导电体13的数量，例如将原本需要20颗导电体13的设计缩减成18颗，由此减少芯片面积。尽管如此，由于各导电体13之间需要拉线出去，故两两导电体13之间的距离L11需保留走线的宽度，因此芯片的面积会受限于导电体的大小和所需预留走线的空间，而使得缩小的程度有限。

因此，亟需提出一种新颖的阵列封装及其排列结构，使能有效地缩小芯片面积，进而达到装置微型化的目的。

发明内容

鉴于上述，本发明实施例的目的之一在于提出一种阵列封装及其排列结构，其将对外互连的导电体以群组式的布设，并只在不同群组之间预留走线的空间，进而缩减封装主体的面积。

本发明揭示一种阵列封装，其包含封装主体以及多个导电体。所述导电体焊接于封装主体的一表面，其中这些导电体呈群组式地布设于封装主体的表面上，使得每一导电体可在不同群组的导电体之间拉出至少一个线路。其中，不同群组的导电体之间的距离大于同一群组的导电体之间的距离。

本发明又揭示一种阵列封装的排列结构，其适用于封装主体。所述排列结构包含多个导电体，其焊接于封装主体的一表面，其中这些导电体呈群组式地布设于封装主体的表面上，使得每一导电体可在不同群组的导电体之间拉出至少一个线路。其中，不同群组的导电体之间的距离大于同一群组的导电体之间的距离。

附图说明

图1为传统球栅阵列封装的排列结构。

图2A为本发明一实施例的栅阵列封装的排列结构的示意图。

图2B为本发明另一实施例的栅阵列封装的排列结构的示意图。

【主要元件符号说明】

现有技术

封装主体1

表面11

导电体13

本发明

封装主体2

底面21

导电体23

第一长度L21

第一长度L22

具体实施方式

首先，请参考图2A，为本发明一实施例的栅阵列封装的排列结构的示意图。如图2A所示，栅阵列封装的排列结构设计适用于封装主体2，具体来说，对封装主体2的器件内部进行I/O互联，以提高接脚(pin)数量和电路板面积比。所述封装主体2包含所有适用于封装制程的半导体芯片及其构件，如基板、印刷电路板(Printed Circuit Board，PCB)或印刷线路板(Printedwire board，PWB)等，但不限于上述元件。

栅阵列封装的排列结构包含多个导电体23，其焊接于封装主体2的一表面，如底面21，用来与外部元件互联。具体来说，导电体包含金属凸块(metal bump)或金属球(metal ball)。本发明的主要特征在于将部分的导电体23群组起来布设于封装主体2的底面21上，从图2A中可看出，成群组的导电体23分布于底面21的四个角落处，每一群组中有三个导电体23，进而形成正三角形。抑或，成群组的导电体23分布于底面21的中心处，每一群组中有四个导电体23，进而形成菱形。另外，也有一些独立的导电体23分布在底面21上。

在本发明的实施上，每一导电体23必须要能拉出至少一线路出去与外界互连，且每条线路会经由不同群组的导电体23之间布线。因此本发明特别设计同一群组中的导电体23两两之间的距离(第一长度L21)仅需保留两导电体23不会互相融合连接的最小距离；而不同群组的导电体23之间的距离(第二长度L22)需保留走线的宽度，因此会比第一长度L21大。具体来说，第二长度L22为第一长度L21加上线路的宽度(包含实质上大于或等于第一长度L21加上线路的宽度)；而第一长度L21为一毫米(1mm)，当然，随着制程技术的进步，第一长度L21及线路的宽度会愈做愈小，不以本实施例为限。

除了图2A的结构形式，亦可作些微修改，请参考图2B，为本发明另一实施例的栅阵列封装的排列结构的示意图。与图2A的差别在于，导电体23也可以两个为一群组，分布于底面21的中心处、四个角落处或任一地方。如此一来，在相同数量的导电体23下，成群组的导电体23之间就节省了走线的宽度，因此可缩短封装主体2的底面21的宽度，而其它不成群组且独立分布的导电体23也可适当地上下移动，达到缩短封装主体2的底面21的高度的目的，进而有效缩小整个底面21的面积。

通过以上实例详述，当可知悉本发明的阵列封装及其排列结构，是将对外互连的导电体适当地群组起来，线路只会经过不同群组之间，并不会在同一个群组中布设线路，因此当群组数量愈多，就愈可省掉原本应预留走线的宽度，如此的设计可达到下列优点：

1、由于省掉了走线的空间，因此可大幅缩小IC芯片的面积，进而达到微型化的效果。

2、节省的空间可布设更复杂的走线或作为其它利用。

3、由于为了微型化，导电体都会尽量做愈小愈好，因此增加了焊接的困难度，也增加了导电体脱落的机率。若能通过本发明提出的方法节省部分空间，就可焊接较大的导电体，进而提高焊点的可靠性。

以上所述仅为本发明的优选实施例而已，并非用以限定本发明的保护范围；凡其它未脱离发明所揭示的精神下所完成的等效改变或修改，均应包含在下述权利要求的范围内。

Claims (20)

1.一种阵列封装的排列结构，适用于封装主体，包含：

多个导电体，焊接于所述封装主体的一表面，其中这些导电体呈群组式地布设于所述表面上，使得这些导电体中的每一个可在不同群组的这些导电体之间拉出至少一个线路；

其中，不同群组的这些导电体之间的距离大于同一群组的这些导电体之间的距离。

2.如权利要求1所述的阵列封装的排列结构，其中所述表面为所述封装主体的底面。

3.如权利要求1所述的阵列封装的排列结构，其中同一群组中的这些导电体两两之间的距离为第一长度，而不同群组的这些导电体之间的距离为第二长度，所述第二长度实质上大于或等于所述第一长度加上所述线路的宽度。

4.如权利要求3所述的阵列封装的排列结构，其中群组的这些导电体分布于所述表面的角落。

5.如权利要求3所述的阵列封装的排列结构，其中群组的这些导电体分布于所述表面的中心。

6.如权利要求4所述的阵列封装的排列结构，其中这些导电体以三个为群组，进而形成正三角形。

7.如权利要求5所述的阵列封装的排列结构，其中这些导电体以四个为群组，进而形成菱形。

8.如权利要求1所述的阵列封装的排列结构，其中这些导电体包含金属凸块(metal bump)或金属球(metal ball)。

9.如权利要求1所述的阵列封装的排列结构，其中所述封装主体包含印刷电路板(Printed Circuit Board，PCB)或印刷线路板(Printed wire board，PWB)。

10.如权利要求3所述的阵列封装的排列结构，其中所述第一长度为一毫米(1mm)。

11.一种阵列封装，包含：

封装主体；以及

多个导电体，焊接于所述封装主体的一表面，其中这些导电体呈群组式地布设于所述表面上，使得这些导电体中的每一个可在不同群组的这些导电体之间拉出至少一个线路；

其中，不同群组的这些导电体之间的距离大于同一群组的这些导电体之间的距离。

12.如权利要求11所述的阵列封装，其中所述表面为所述封装主体的底面。

13.如权利要求11所述的阵列封装，其中同一群组中的这些导电体两两之间的距离为第一长度，而不同群组的这些导电体之间的距离为第二长度，所述第二长度实质上大于或等于所述第一长度加上所述线路的宽度。

14.如权利要求13所述的阵列封装，其中群组的这些导电体分布于所述表面的角落。

15.如权利要求13所述的阵列封装，其中群组的这些导电体分布于所述表面的中心。

16.如权利要求14所述的阵列封装，其中这些导电体以三个为群组，进而形成正三角形。

17.如权利要求15所述的阵列封装，其中这些导电体以四个为群组，进而形成菱形。

18.如权利要求11所述的阵列封装，其中这些导电体包含金属凸块(metal bump)或金属球(metal ball)。

19.如权利要求11所述的阵列封装，其中所述封装主体包含印刷电路板(Printed Circuit Board，PCB)或印刷线路板(Printed wire board，PWB)。。

20.如权利要求13所述的阵列封装，其中所述第一长度为一毫米(1mm)。

Images