CN117222105A - 一种高可靠性flip-chip工艺基板 - Google Patents
一种高可靠性flip-chip工艺基板 Download PDFInfo
- Publication number
- CN117222105A CN117222105A CN202310512879.7A CN202310512879A CN117222105A CN 117222105 A CN117222105 A CN 117222105A CN 202310512879 A CN202310512879 A CN 202310512879A CN 117222105 A CN117222105 A CN 117222105A
- Authority
- CN
- China
- Prior art keywords
- substrate
- power supply
- main body
- layer
- substrate main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 202
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000010030 laminating Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 59
- 239000002344 surface layer Substances 0.000 claims description 15
- 238000004080 punching Methods 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 5
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明属于线路板领域，具体涉及了一种高可靠性flip‑chip工艺基板，旨在解决芯片面积太小，而封装的尺寸受IO数量的约束没有缩减，导致封装基板的尺寸与芯片的面积不能合理匹配等问题。本发明包括：基板主体、上层凸点焊盘、侧方供电管脚、下层焊盘；所述基板主体由基板材料和金属层叠层设置而成；所述上层凸点焊盘分布于所述基板主体的上表面；所述下层焊盘分布于所述基板主体的下表面；所述侧方供电管脚分布于所述基板主体的侧表面。本发明充分利用了基板侧方面积，有效提高基板管脚密度，在同等条件下能够减小基板尺寸，减轻器件重量。并且有效提高器件EMC能力。
Description
技术领域
本发明属于线路板领域，具体涉及了一种高可靠性flip-chip工艺基板。
背景技术
随着当前芯片制造工艺的不断进步，芯片单位面积内集成密度越来越高，IO数量也随之增加。对于flip-chip封装工艺的基板，例如图1所示，为常规设置的基板的顶视、底视示意图，该方案是目前业界内普遍采用的封装形式。其特点是电源、地管脚和信号管脚全部由基板下方管脚提供。但这种方式往往会出现芯片面积太小，而封装的尺寸受IO数量的约束没有缩减，导致基板的尺寸与芯片的面积不能合理匹配。在系统封装应用中浪费了一定的体积和重量等资源。如何在有限的基板尺寸内消化掉更多的IO信号，是单芯片封装领域遇到的一个技术难题。
基于此，本发明提出了一种高可靠性flip-chip工艺基板。
发明内容
为了解决现有技术中的上述问题，即芯片面积太小，而封装的尺寸受IO数量的约束没有缩减，导致基板的尺寸与芯片的面积不能合理匹配。在系统封装应用中浪费了一定的体积和重量等资源的问题，本发明提供了一种高可靠性flip-chip工艺基板。
本发明提出了一种高可靠性flip-chip工艺基板，所述基板包括基板主体、上层凸点焊盘、侧方供电管脚、下层焊盘；
所述基板主体由基板材料和金属层叠层设置而成；
所述上层凸点焊盘分布于所述基板主体的上表面，所述上层凸点焊盘能够通过回流焊的工艺方法将倒装芯片凸点与所述基板相互连接；
所述下层焊盘分布于所述基板主体的下表面，所述下层焊盘能够实现所述基板与系统板级的相互连接；
所述侧方供电管脚分布于所述基板主体的侧表面，所述侧方供电管脚与金属供电平面层连接，作为基板主体的主要供电管脚，所述金属供电平面层设置在所述基板主体的内部。
在一些优选的实施方式中，所述基板主体由基板材料和金属层叠层设置而成，包括：
所述基板材料为陶瓷材料或塑封材料，所述金属层至少包括带状线信号层和金属供电平面层，所述带状线信号层和所述金属供电平面层通过打孔的方式相互连接，构成所述基板主体。
在一些优选的实施方式中，所述上层凸点焊盘分布于所述基板主体的上表面，其分布方式为：
所述上层凸点焊盘通过打孔的方式与所述基板主体内部的第一平面层连接，多个所述上层凸点焊盘沿所述基板主体的上表面阵列分布。
在一些优选的实施方式中，所述第一平面层为金属供电平面层。
在一些优选的实施方式中，所述第一平面层为信号层。
在一些优选的实施方式中，所述下层焊盘分布于所述基板主体的下表面，其分布方式为：
所述下层焊盘由所述基板主体的下表面分布的管脚焊盘组成，所述管脚焊盘通过打孔的方式与所述基板主体内部的所述金属层相互连接，多个所述管脚焊盘沿所述基板主体的下表面阵列分布。
在一些优选的实施方式中，所述侧方供电管脚分布于所述基板主体的侧表面，其分布方式为：
将所述基板主体中的所述金属供电平面层向所述基板主体的四周侧方位置延伸，将延伸后的所述金属供电平面层与所述侧方供电管脚相互连接，多个所述侧方供电管脚沿所述金属供电平面层的四周均匀分布。
在一些优选的实施方式中，所述侧方供电管脚的一端与所述金属供电平面层连接，所述侧方供电管脚的另一端作为基板的主体供电管脚。
在一些优选的实施方式中，所述基板主体的下表面的所述管脚焊盘区域均匀分布有多个信号管脚，每一个所述信号管脚分别通过打孔的方式与金属信号线相连，所述金属信号线设置在所述基板主体的内部。
在一些优选的实施方式中，在设定场景下，所述基板主体的下表面的所述信号管脚作为辅助供电管脚使用。
在一些优选的实施方式中，在多压域应用环境下，所述基板的侧方供电管脚提供至少一种类型的电源供电和/或至少一种类型的地供电。
本发明的有益效果：
(1)本发明的一种高可靠性flip-chip工艺基板，充分利用了基板侧方面积，有效提高基板管脚密度，在同等条件下能够减小基板尺寸，减轻器件重量。并且有效提高器件EMC能力。
(2)本发明的一种高可靠性flip-chip工艺基板在封装工艺下最大化的利用基板的有效面积，实现增加基板封装密度、提高整体器件可靠性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是常规flip-chip工艺基板示意图；
图2是一种高可靠性flip-chip工艺基板顶视示意图；
图3是一种高可靠性flip-chip工艺基板底视示意图；
图4是一种高可靠性flip-chip工艺基板侧方供电方案示意图；
图5是一种高可靠性flip-chip工艺基板信号连接方案示意图；
图6是一种高可靠性flip-chip工艺基板多电压域情况下供电方案示意图；
图7是一种高可靠性flip-chip工艺基板灵活供电应用方案示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
本发明提供一种高可靠性flip-chip工艺基板所述基板包括基板主体、上层凸点焊盘、侧方供电管脚、下层焊盘；
所述基板主体由基板材料和金属层叠层设置而成；
所述上层凸点焊盘分布于所述基板主体的上表面，所述上层凸点焊盘能够通过回流焊的工艺方法将倒装芯片凸点与所述基板相互连接；
所述下层焊盘分布于所述基板主体的下表面，所述下层焊盘能够实现所述基板与系统板级的相互连接；
所述侧方供电管脚分布于所述基板主体的侧表面，所述侧方供电管脚与金属供电平面层连接，作为基板主体的主要供电管脚，所述金属供电平面层设置在所述基板主体的内部。
本发明的基板的供电管脚分布在基板四周侧方位置，取代了常规设计中基板下方供电管脚，基板下方管脚可全部定义为信号，使得基板信号密度提高。有效解决由于芯片IO数量增加导致的基板尺寸和重量被迫增加的问题。同时，基板四周侧方的供电管脚会对基板下方的信号管脚提供屏蔽功能，有效隔离电磁干扰带来的不良影响。
其中，参见图2，四周黑色小矩形区域为基板主体的所述侧方供电管脚，所述基板主体的中心圆形图形为所述基板的所述上层凸点焊盘，所述上层凸点焊盘用于连接所述基板与芯片。
其中，参见图3，图中中心矩形区域为所述基板主体，四周黑色小矩形区域为基板主体的所述侧方供电管脚，所述基板主体的中心圆形图形为所述下层焊盘，所述下层焊盘用来连接所述基板与所述系统PCB板。
优选的，所述基板主体由基板材料和金属层叠层设置而成，包括：
所述基板材料为陶瓷材料或塑封材料，所述金属层至少包括带状线信号层和金属供电平面层，所述带状线信号层和所述金属供电平面层通过打孔的方式相互连接，构成所述基板主体。
其中，参见图4，图中中心矩形区域为基板的基板主体侧方剖面结构；左右两侧黑色小矩形区域为基板的所述侧方供电管脚；基板主体上方圆形和矩形图形为连接基板的芯片(包含凸点)剖面示意图；基板下方黑色圆形图形为基板植球后剖面示意图，用来连接基板与系统PCB板；基板主体结构中横向黑色线条表示的是基板内部金属平面层，竖向线条表示的是基板内部互连孔；此示意图是对高可靠性flip-chip工艺基板常规系统应用模式下基板供电方案的说明。
优选的，所述上层凸点焊盘分布于所述基板主体的上表面，其分布方式为：
所述上层凸点焊盘通过打孔的方式与所述基板主体内部的第一平面层连接，多个所述上层凸点焊盘沿所述基板主体的上表面阵列分布。
其中，所述上层凸点焊盘根据不同需求设计矩阵或交错排列形式的焊盘阵列，焊盘可按照工艺条件选择不同尺寸的直径和间距。
其中，所述第一平面层为金属供电平面层。
本发明的另一种变形可为：所述第一平面层为信号层。
其中，参见图5，为常规系统应用模式下，采用高可靠性flip-chip工艺基板设计的基板侧方剖面示意图。与图3结构类似，图中表达了基板内部信号线连接的方式。此示意图是对高可靠性flip-chip工艺基板常规系统应用模式下基板信号布局方案的说明。
优选的，所述下层焊盘分布于所述基板主体的下表面，其分布方式为：
所述下层焊盘由所述基板主体的下表面分布的管脚焊盘组成，所述管脚焊盘通过打孔的方式与所述基板主体内部的所述金属层相互连接，多个所述管脚焊盘沿所述基板主体的下表面阵列分布。
其中，所述管脚焊盘可根据不同需求设计矩阵或交错排列形式的焊盘阵列，焊盘可按照工艺条件选择不同尺寸的直径和间距，在应用中可实现基板与系统板级的互连。
优选的，所述侧方供电管脚分布于所述基板主体的侧表面，其分布方式为：
将所述基板主体中的所述金属供电平面层向所述基板主体的四周侧方位置延伸，将延伸后的所述金属供电平面层与所述侧方供电管脚相互连接，多个所述侧方供电管脚沿所述金属供电平面层的四周均匀分布。
优选的，所述侧方供电管脚的一端与所述金属供电平面层连接，所述侧方供电管脚的另一端作为基板的供电管脚。
优选的，所述基板主体的下表面的所述管脚焊盘区域均匀分布有多个信号管脚，每一个所述信号管脚分别通过打孔的方式与金属信号线相连，所述金属信号线设置在所述基板主体的内部。
优选的，在设定场景下，所述基板主体的下表面的所述信号管脚作为辅助供电管脚使用。
其中，参见图7，图7所示为常规系统应用模式下，采用高可靠性flip-chip工艺基板设计的基板侧方剖面示意图。与图3结构类似，图中表示了基板四周侧方和基板下方同时完成供电连接的方案。此示意图是对高可靠性flip-chip工艺基板灵活供电方式下基板供电方案的说明。
优选的，在多压域应用环境下，所述基板的侧方供电管脚能够提供至少一种类型的电源供电和/或至少一种类型的地供电。
其中，所述基板侧方供电管脚可根据实际应用情况提供不同类型的电源、地供电方案。
其中，参见图6，图6为多电压域系统应用模式下，采用高可靠性flip-chip工艺基板设计的基板顶视示意图。图中中心矩形区域为基板的基板主体；四周黑色小矩形区域为基板侧方供电管脚；基板主体中心圆形图形为基板上层凸点焊盘，主体结构中两块不同的矩形表示不同的电压域，该电压域分别与相应的侧方供电管脚相连，表示不同类型电源，地的供电方法。此示意图是对高可靠性flip-chip工艺基板多电压域系统应用模式下多电压域供电方案的说明。
本发明一种高可靠性flip-chip工艺基板可设计为三种应用方案模式：
在常规系统应用模式：定义基板四周的所述侧方供电管脚为电源端口和地端口，定义下方信号管脚为信号输入输出端口。此时，基板的供电端口分布在基板四周，一端连接通过焊接方式连接系统应用PCB板，另一端通过基板内供电金属平面后打孔连接基板的上层凸点焊盘，基板的上层凸点焊盘通过回流焊与芯片凸点连接，从而实现系统应用板电源、地端口和芯片供电凸点之间的互连；信号端口集中分布在基板的下层焊盘位置，通过植球或者植柱的方式，采用回流焊工艺与系统应用PCB板连接，另一端打孔与基板上层凸点焊盘相连，从而实现系统应用板和芯片信号端口的互连。
多电压域应用模式：上述常规应用模式中，根据实际应用情况，可在基板四周相应区域内定义不同类型的电源、地管脚，从而满足多电压域供电方式。其中基板下层焊盘全部定义为信号管脚，提高基板的信号端口密度。
灵活供电应用模式：所述在设定场景包括：如果在多电压域模式下存在多电压域供电管脚不足，或者在信号中存在高频信号需要进行屏蔽隔离等特殊情况下，可以将基板下方信号管脚定义为合适的供电管脚，以满足特殊需求下的基板供电方式。
术语“第一”、“第二”等是用于区别类似的对象，而不是用于描述或表示特定的顺序或先后次序。
术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、方法、物品或者设备/装置所固有的要素。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征做出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。
Claims (11)
1.一种高可靠性flip-chip工艺基板，其特征在于：所述基板包括基板主体、上层凸点焊盘、侧方供电管脚、下层焊盘；
所述基板主体由基板材料和金属层叠层设置而成；
所述上层凸点焊盘分布于所述基板主体的上表面，所述上层凸点焊盘通过回流焊的工艺方法将倒装芯片凸点与所述基板相互连接；
所述下层焊盘分布于所述基板主体的下表面，所述下层焊盘能够实现所述基板与系统板级的相互连接；
所述侧方供电管脚分布于所述基板主体的侧表面，所述侧方供电管脚与金属供电平面层连接，作为基板主体的主要供电管脚，所述金属供电平面层设置在所述基板主体的内部。
2.根据权利要求1所述的一种高可靠性flip-chip工艺基板，其特征在于，所述基板主体由基板材料和金属层叠层设置而成，包括：
所述基板材料为陶瓷材料或塑封材料，所述金属层至少包括带状线信号层和金属供电平面层，所述带状线信号层和所述金属供电平面层通过打孔的方式相互连接，构成所述基板主体。
3.根据权利要求2所述的一种高可靠性flip-chip工艺基板，其特征在于，所述上层凸点焊盘分布于所述基板主体的上表面，其分布方式为：
所述上层凸点焊盘通过打孔的方式与所述基板主体内部的第一平面层连接，多个所述上层凸点焊盘沿所述基板主体的上表面阵列分布。
4.根据权利要求3所述的一种高可靠性flip-chip工艺基板，其特征在于：所述第一平面层为金属供电平面层。
5.根据权利要求3所述的一种高可靠性flip-chip工艺基板，其特征在于：所述第一平面层为信号层。
6.根据权利要求4或5所述的一种高可靠性flip-chip工艺基板，其特征在于：所述下层焊盘分布于所述基板主体的下表面，其分布方式为：
所述下层焊盘由所述基板主体的下表面分布的管脚焊盘组成，所述管脚焊盘通过打孔的方式与所述基板主体内部的所述金属层相互连接，多个所述管脚焊盘沿所述基板主体的下表面阵列分布。
7.根据权利要求6所述的一种高可靠性flip-chip工艺基板，其特征在于：所述侧方供电管脚分布于所述基板主体的侧表面，其分布方式为：
将所述基板主体中的所述金属供电平面层向所述基板主体的四周侧方位置延伸，将延伸后的所述金属供电平面层与所述侧方供电管脚相互连接，多个所述侧方供电管脚沿所述金属供电平面层的四周均匀分布。
8.根据权利要求7所述的一种高可靠性flip-chip工艺基板，其特征在于：所述侧方供电管脚的一端与所述金属供电平面层连接，所述侧方供电管脚的另一端作为基板的供电管脚。
9.根据权利要求8所述的一种高可靠性flip-chip工艺基板，其特征在于：所述基板主体的下表面的所述管脚焊盘区域均匀分布有多个信号管脚，每一个所述信号管脚分别通过打孔的方式与金属信号线相连，所述金属信号线设置在所述基板主体的内部。
10.根据权利要求9所述的一种高可靠性flip-chip工艺基板，其特征在于：在设定场景下，所述基板主体的下表面的所述信号管脚作为辅助供电管脚使用。
11.根据权利要求10所述的一种高可靠性flip-chip工艺基板，其特征在于：在电压域应用环境下，所述基板的侧方供电管脚提供至少一种类型的电源供电和/或至少一种类型的地供电。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310512879.7A CN117222105A (zh) | 2023-05-08 | 2023-05-08 | 一种高可靠性flip-chip工艺基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310512879.7A CN117222105A (zh) | 2023-05-08 | 2023-05-08 | 一种高可靠性flip-chip工艺基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117222105A true CN117222105A (zh) | 2023-12-12 |
Family
ID=89041322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310512879.7A Pending CN117222105A (zh) | 2023-05-08 | 2023-05-08 | 一种高可靠性flip-chip工艺基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117222105A (zh) |
-
2023
- 2023-05-08 CN CN202310512879.7A patent/CN117222105A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6346743B1 (en) | Embedded capacitor assembly in a package | |
| US6418029B1 (en) | Interconnect system having vertically mounted passive components on an underside of a substrate | |
| US5424492A (en) | Optimal PCB routing methodology for high I/O density interconnect devices | |
| US7606048B2 (en) | Integrated circuit stacking system | |
| US7732260B2 (en) | Semiconductor device power interconnect striping | |
| US10194530B2 (en) | Microelectronic system including printed circuit board having improved power/ground ball pad array | |
| US6870252B2 (en) | Chip packaging and connection for reduced EMI | |
| US20070023203A1 (en) | Method and system for customized radio frequency shielding using solder bumps | |
| US20060055049A1 (en) | Routing vias in a substrate from bypass capacitor pads | |
| JP7228532B2 (ja) | 低クロストークの垂直接続インターフェース | |
| US7485951B2 (en) | Modularized die stacking system and method | |
| US20240105581A1 (en) | Signal routing in integrated circuit packaging | |
| US6768206B2 (en) | Organic substrate for flip chip bonding | |
| KR20020016867A (ko) | 라우팅층에 대한 신호 라인수를 최대화하기 위한 가변피치 콘택 어레이를 가진 집적 회로 다이 및/또는 패키지 | |
| US20080251286A1 (en) | Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board | |
| US6793500B1 (en) | Radial contact pad footprint and wiring for electrical components | |
| US6355978B1 (en) | Package for accommodating electronic parts, semiconductor device and method for manufacturing package | |
| CN117222105A (zh) | 一种高可靠性flip-chip工艺基板 | |
| US7105926B2 (en) | Routing scheme for differential pairs in flip chip substrates | |
| CN109509737A (zh) | 电子封装构件以及电路布局结构 | |
| US20030011062A1 (en) | Package board for multiple-pin ball grid array package, multiple-pin ball grid array package, and semiconductor device | |
| US20040061241A1 (en) | Semiconductor device power interconnect striping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |