JP2001127202A - Ｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置Info
- Publication number
- JP2001127202A JP2001127202A JP31051199A JP31051199A JP2001127202A JP 2001127202 A JP2001127202 A JP 2001127202A JP 31051199 A JP31051199 A JP 31051199A JP 31051199 A JP31051199 A JP 31051199A JP 2001127202 A JP2001127202 A JP 2001127202A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- interposer substrate
- land
- square
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡ型半導体装置をプリント基板に接続
後、熱膨張による歪みによって生じるランドと半田ボー
ルの接合部の亀裂による接続不良を防止する。 【解決手段】 インターポーザー基板１の、四隅に近接
しているランド５を正方形に形成する。正方形の２組の
対辺はそれぞれインターポーザー基板の対角線に対して
平行、垂直の関係にある。一点鎖線Ａ−Ａ’は左上のラ
ンドの中心を通る対角線と平行な線である。正方形の二
組の対辺の向きをインターポーザー基板１の中心と当該
ランドの中心を結ぶ線に対し平行、垂直としてもよい。
後、熱膨張による歪みによって生じるランドと半田ボー
ルの接合部の亀裂による接続不良を防止する。 【解決手段】 インターポーザー基板１の、四隅に近接
しているランド５を正方形に形成する。正方形の２組の
対辺はそれぞれインターポーザー基板の対角線に対して
平行、垂直の関係にある。一点鎖線Ａ−Ａ’は左上のラ
ンドの中心を通る対角線と平行な線である。正方形の二
組の対辺の向きをインターポーザー基板１の中心と当該
ランドの中心を結ぶ線に対し平行、垂直としてもよい。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に半導体素子に接続されたインターポーザー基板と該
インターポーザー基板上に取り付けられた外部端子であ
る半田ボールとを備えるＢＧＡ型半導体装置に関するも
のである。
特に半導体素子に接続されたインターポーザー基板と該
インターポーザー基板上に取り付けられた外部端子であ
る半田ボールとを備えるＢＧＡ型半導体装置に関するも
のである。
【０００２】
【従来の技術】フラット・パッケージは近年、多ピン
化、小型化の要求の高まりと共に、パッケージの４辺か
らリードが出ているＱＦＰ（quad flat package）とし
て一般化してきた。これの変形としてＳＯＰ（small ou
tline package）、ＳＯＪ（smalloutline J-leaded pac
kage ）がある。これは、リードが対向２辺から張り出
した構造を有するものである。パッケージ底面に、ピン
状の外部端子をグリッド状に垂直に立てて配置した基板
を使用したＰＧＡ（pin grid array）は外部端子を２次
元的に配置することにより、パッケージサイズをあまり
大きくせずに多ピン化できる特徴がある。また、パッケ
ージ本体が基板であるため多層配置線ができ、良い電気
特性を得るのが容易である。この系列で注目されるＢＧ
Ａはピンを取り除き、その代わりに突起状の電極を配置
したものである。ＢＧＡは表面実装型部品であるため、
小型・薄型実装に適している。しかし、その反面ＢＧＡ
では従来のＱＦＰにはない新たな不良モードとして、Ｂ
ＧＡ構造の特徴である半田ボールの付け根部分の剥離に
よる不良があることが知られている。
化、小型化の要求の高まりと共に、パッケージの４辺か
らリードが出ているＱＦＰ（quad flat package）とし
て一般化してきた。これの変形としてＳＯＰ（small ou
tline package）、ＳＯＪ（smalloutline J-leaded pac
kage ）がある。これは、リードが対向２辺から張り出
した構造を有するものである。パッケージ底面に、ピン
状の外部端子をグリッド状に垂直に立てて配置した基板
を使用したＰＧＡ（pin grid array）は外部端子を２次
元的に配置することにより、パッケージサイズをあまり
大きくせずに多ピン化できる特徴がある。また、パッケ
ージ本体が基板であるため多層配置線ができ、良い電気
特性を得るのが容易である。この系列で注目されるＢＧ
Ａはピンを取り除き、その代わりに突起状の電極を配置
したものである。ＢＧＡは表面実装型部品であるため、
小型・薄型実装に適している。しかし、その反面ＢＧＡ
では従来のＱＦＰにはない新たな不良モードとして、Ｂ
ＧＡ構造の特徴である半田ボールの付け根部分の剥離に
よる不良があることが知られている。
【０００３】図４は、従来のＢＧＡ型半導体装置の斜視
図である。図に示すように、半導体素子２に、インター
ポーザ基板１を介して半田ボール３が取り付けられてい
る。ＢＧＡ型半導体装置は、半導体素子２に、インター
ポーザー基板１を接着させ、その後外部端子である半田
ボール３を搭載して製造される。図５（ａ）は、ＢＧＡ
型半導体装置の部分的な断面図であり、図５（ｂ）は、
インターポーザー基板をランド側から見た平面図であ
る。図５（ａ）に示すように、インターポーザー基板１
の配線部４上に設置されたランド５に外部端子である半
田ボール３が半田接合部６を介して搭載されている。イ
ンターポーザー基板は、ポリイミドフィルム８と、ポリ
イミドフィルム８を半導体素子２に接着する接着剤７
と、ポリイミドフィルム８の一主面に形成された銅を主
成分とする配線部４と、ポリイミドフィルム８を貫通し
て配線部４と半導体素子２とを接続する金属充填部１０
と、配線部４のランド５上および金属充填部１０の形成
領域上を除く全面に形成されたソルダレジスト９とから
構成されている。図５（ｂ）は、図４に示したＢＧＡ型
半導体装置を半田ボールを有する側から見た平面図であ
る。図５（ｂ）に示されるように、インターポーザー基
板１に形成されるランド５は、製品によって大きさは異
なるが形状は全て円形に形成されている。
図である。図に示すように、半導体素子２に、インター
ポーザ基板１を介して半田ボール３が取り付けられてい
る。ＢＧＡ型半導体装置は、半導体素子２に、インター
ポーザー基板１を接着させ、その後外部端子である半田
ボール３を搭載して製造される。図５（ａ）は、ＢＧＡ
型半導体装置の部分的な断面図であり、図５（ｂ）は、
インターポーザー基板をランド側から見た平面図であ
る。図５（ａ）に示すように、インターポーザー基板１
の配線部４上に設置されたランド５に外部端子である半
田ボール３が半田接合部６を介して搭載されている。イ
ンターポーザー基板は、ポリイミドフィルム８と、ポリ
イミドフィルム８を半導体素子２に接着する接着剤７
と、ポリイミドフィルム８の一主面に形成された銅を主
成分とする配線部４と、ポリイミドフィルム８を貫通し
て配線部４と半導体素子２とを接続する金属充填部１０
と、配線部４のランド５上および金属充填部１０の形成
領域上を除く全面に形成されたソルダレジスト９とから
構成されている。図５（ｂ）は、図４に示したＢＧＡ型
半導体装置を半田ボールを有する側から見た平面図であ
る。図５（ｂ）に示されるように、インターポーザー基
板１に形成されるランド５は、製品によって大きさは異
なるが形状は全て円形に形成されている。
【０００４】
【発明が解決しようとする課題】図６、図７は、プリン
ト基板に接続したＢＧＡ型半導体装置が温度変化により
半田ボールの付け根部分にストレスが加わり、接続不良
を生じることを説明する図である。図６は、プリント基
板に接続したＢＧＡ型半導体装置の斜視図、図７
（ａ）、（ｂ）は、図６の手前の列の左に位置するラン
ドと半田ボールの断面を経時的に示した図である。プリ
ント基板に実装した状態で温度サイクル試験を行なう
と、ＢＧＡ型半導体装置はプリント基板１１に半田ボー
ル３により固定されているので、図６に示すように、両
者の熱膨張率の差により半田ボール３にはＢＧＡ型半導
体装置の対角線に添った方向の応力ａが作用する。ま
た、両者の熱膨張率の差はＢＧＡ型半導体装置に変形を
生じさせ、ＢＧＡ型半導体装置に反りを発生させるよう
になる。この反りにより、図６に示すように、半田ボー
ルには垂直方向の応力ｂが作用するが、この応力は四隅
の半田ボールにおいて最大となる。そして、この応力
は、半田ボールの半導体装置の中心から最も離れた部分
に集中することにより、図７（ａ）に示すように、四隅
の半田ボールの先端部分に亀裂１２が発生することにな
る。そして、温度サイクルが加わることにより、図７
（ｂ）に示すように、やがて半田ボールに剥離１３が発
生し、接続不良となる。
ト基板に接続したＢＧＡ型半導体装置が温度変化により
半田ボールの付け根部分にストレスが加わり、接続不良
を生じることを説明する図である。図６は、プリント基
板に接続したＢＧＡ型半導体装置の斜視図、図７
（ａ）、（ｂ）は、図６の手前の列の左に位置するラン
ドと半田ボールの断面を経時的に示した図である。プリ
ント基板に実装した状態で温度サイクル試験を行なう
と、ＢＧＡ型半導体装置はプリント基板１１に半田ボー
ル３により固定されているので、図６に示すように、両
者の熱膨張率の差により半田ボール３にはＢＧＡ型半導
体装置の対角線に添った方向の応力ａが作用する。ま
た、両者の熱膨張率の差はＢＧＡ型半導体装置に変形を
生じさせ、ＢＧＡ型半導体装置に反りを発生させるよう
になる。この反りにより、図６に示すように、半田ボー
ルには垂直方向の応力ｂが作用するが、この応力は四隅
の半田ボールにおいて最大となる。そして、この応力
は、半田ボールの半導体装置の中心から最も離れた部分
に集中することにより、図７（ａ）に示すように、四隅
の半田ボールの先端部分に亀裂１２が発生することにな
る。そして、温度サイクルが加わることにより、図７
（ｂ）に示すように、やがて半田ボールに剥離１３が発
生し、接続不良となる。
【０００５】本発明の課題は、上述した従来技術の問題
点を解決することであって、その目的は、材料の熱膨張
率の違いによって生じる半田ボールへの応力集中を緩和
して、接続不良の発生しにくい信頼性の高いＢＧＡ型半
導体装置を提供することである。
点を解決することであって、その目的は、材料の熱膨張
率の違いによって生じる半田ボールへの応力集中を緩和
して、接続不良の発生しにくい信頼性の高いＢＧＡ型半
導体装置を提供することである。
【０００６】
【課題を解決するための手段】本発明のＢＧＡ型半導体
装置は、半導体素子と、前記半導体素子に接続された、
その一部領域がランドになされた配線部を有するインタ
ーポーザー基板と、前記ランド上に搭載された外部端子
となる半田ボールと、を有するものであって、前記イン
ターポーザー基板の四隅に配置される前記ランドの形状
が正方形で形成され、該正方形の２組の対辺がそれぞれ
インターポーザー基板の対角線に対して平行、垂直の関
係にあることを特徴とする。
装置は、半導体素子と、前記半導体素子に接続された、
その一部領域がランドになされた配線部を有するインタ
ーポーザー基板と、前記ランド上に搭載された外部端子
となる半田ボールと、を有するものであって、前記イン
ターポーザー基板の四隅に配置される前記ランドの形状
が正方形で形成され、該正方形の２組の対辺がそれぞれ
インターポーザー基板の対角線に対して平行、垂直の関
係にあることを特徴とする。
【０００７】また、もう一つの本発明のＢＧＡ型半導体
装置は、半導体素子と、前記半導体素子に接続された、
その一部領域がランドになされた配線部を有するインタ
ーポーザー基板と、前記ランド上に搭載された外部端子
となる半田ボールと、を有するものであって、少なくと
もインターポーザー基板の四隅に配置される前記ランド
の形状が正方形で形成され、該正方形の２組の対辺が、
インターポーザー基板の中心と正方形で形成されるラン
ドの中心を結ぶ直線に対してそれぞれ平行、垂直の関係
にあることを特徴とする。そして好ましくは、正方形に
形成されたランドは、該正方形の４辺が波線で形成され
ていることを特徴とする。
装置は、半導体素子と、前記半導体素子に接続された、
その一部領域がランドになされた配線部を有するインタ
ーポーザー基板と、前記ランド上に搭載された外部端子
となる半田ボールと、を有するものであって、少なくと
もインターポーザー基板の四隅に配置される前記ランド
の形状が正方形で形成され、該正方形の２組の対辺が、
インターポーザー基板の中心と正方形で形成されるラン
ドの中心を結ぶ直線に対してそれぞれ平行、垂直の関係
にあることを特徴とする。そして好ましくは、正方形に
形成されたランドは、該正方形の４辺が波線で形成され
ていることを特徴とする。
【０００８】
【発明の実施の形態】図１は本発明の第１の実施の形態
でのインターポーザー基板の平面図である。図１では、
本発明の特徴を分かり易く説明するため外部端子である
半田ボールの図示は省略してある。図１に示すように、
本発明の第１の実施の形態におけるインターポーザー基
板１の四隅に近接しているランド５は正方形で形成され
ている。そして、正方形の２組の対辺はそれぞれインタ
ーポーザー基板の対角線に対して平行、垂直の関係にあ
る。また、一点鎖線Ａ−Ａ′は左上のランドの中心を通
る、対角線と平行な線である。
でのインターポーザー基板の平面図である。図１では、
本発明の特徴を分かり易く説明するため外部端子である
半田ボールの図示は省略してある。図１に示すように、
本発明の第１の実施の形態におけるインターポーザー基
板１の四隅に近接しているランド５は正方形で形成され
ている。そして、正方形の２組の対辺はそれぞれインタ
ーポーザー基板の対角線に対して平行、垂直の関係にあ
る。また、一点鎖線Ａ−Ａ′は左上のランドの中心を通
る、対角線と平行な線である。
【０００９】このように構成されたＢＧＡ型半導体装置
においては、実装基板上に実装された際に実装基板と半
導体装置との熱膨張率の差によって反りが生じ垂直方向
の応力が半田ボールに作用することがあっても、応力は
正方形のインターポーザー基板の中心から最も離れた辺
全体で分担することになり、応力の集中は緩和される。
そのため、半田ボールに亀裂が入ることが防止され、接
続不良の発生が軽減される。
においては、実装基板上に実装された際に実装基板と半
導体装置との熱膨張率の差によって反りが生じ垂直方向
の応力が半田ボールに作用することがあっても、応力は
正方形のインターポーザー基板の中心から最も離れた辺
全体で分担することになり、応力の集中は緩和される。
そのため、半田ボールに亀裂が入ることが防止され、接
続不良の発生が軽減される。
【００１０】図２は、本発明の第２の実施の形態による
インターポーザー基板の平面図である。図２に示すよう
に、ランド５は全て正方形で形成されている。図中の、
一点鎖線Ｂ−Ｂ′は、インターポーザー基板の中心と左
上と右下のランドの中心を結ぶ線であり、一点鎖線Ｃ−
Ｃ′は、インターポーザー基板の中心と上段の左から２
番目と下段の右から２番目のランドの中心を結ぶ線であ
り、また、一点鎖線Ｄ−Ｄ′は、インターポーザー基板
１の中心と上段の左から３番目のランドの中心と、下段
の右から３番目のランドの中心を結ぶ線である。
インターポーザー基板の平面図である。図２に示すよう
に、ランド５は全て正方形で形成されている。図中の、
一点鎖線Ｂ−Ｂ′は、インターポーザー基板の中心と左
上と右下のランドの中心を結ぶ線であり、一点鎖線Ｃ−
Ｃ′は、インターポーザー基板の中心と上段の左から２
番目と下段の右から２番目のランドの中心を結ぶ線であ
り、また、一点鎖線Ｄ−Ｄ′は、インターポーザー基板
１の中心と上段の左から３番目のランドの中心と、下段
の右から３番目のランドの中心を結ぶ線である。
【００１１】左上と右下のランドの正方形の２組の対辺
は、一点鎖線Ｂ−Ｂ′に平行、垂直の関係にある。ま
た、上段の左から２番目と下段の右から２番目のランド
の正方形の対辺と、上段の左から３番目と下段の右から
３番目のランドの正方形の対辺も同様に、それぞれ一点
鎖線Ｃ−Ｃ′、Ｄ−Ｄ′に平行、垂直の関係にある。そ
れ以外の正方形についても同様である。すなわち、本発
明の第２の実施の形態の各ランドは、インターポーザー
基板の中心から各ランドの中心を結ぶ直線に対して正方
形の２組の対辺は平行、垂直の関係にある。このように
形成されたランドでは、半田ボールの付け根部分が熱膨
張によって生じる応力をより均等な大きさで受けるので
より亀裂が生じ難くなる。
は、一点鎖線Ｂ−Ｂ′に平行、垂直の関係にある。ま
た、上段の左から２番目と下段の右から２番目のランド
の正方形の対辺と、上段の左から３番目と下段の右から
３番目のランドの正方形の対辺も同様に、それぞれ一点
鎖線Ｃ−Ｃ′、Ｄ−Ｄ′に平行、垂直の関係にある。そ
れ以外の正方形についても同様である。すなわち、本発
明の第２の実施の形態の各ランドは、インターポーザー
基板の中心から各ランドの中心を結ぶ直線に対して正方
形の２組の対辺は平行、垂直の関係にある。このように
形成されたランドでは、半田ボールの付け根部分が熱膨
張によって生じる応力をより均等な大きさで受けるので
より亀裂が生じ難くなる。
【００１２】第２の実施の形態では、ランドの形状を全
て正方形にしたが、必ずしもそうする必要はなく、イン
ターポーザー基板上の四隅にあるランドのみ正方形にし
ても良く、その場合でもランドと半田ボールの接合強度
は向上する。また、インターポーザー基板の短辺の左右
の列のランドのみ正方形にしても良い。また、インター
ポーザー基板の４辺の最寄の列にあるランドを正方形に
しても効果を有する。
て正方形にしたが、必ずしもそうする必要はなく、イン
ターポーザー基板上の四隅にあるランドのみ正方形にし
ても良く、その場合でもランドと半田ボールの接合強度
は向上する。また、インターポーザー基板の短辺の左右
の列のランドのみ正方形にしても良い。また、インター
ポーザー基板の４辺の最寄の列にあるランドを正方形に
しても効果を有する。
【００１３】図３に、本発明の第３の実施の形態による
ＢＧＡ型半導体装置のインターポーザー基板のランドの
１つとそれに接続された半田ボールを示す。図３（ａ）
は、ランドの形状を説明するための平面図であり、ま
た、図３（ｂ）はインターポーザー基板を除去した斜視
図である。図３に示されるように、インターポーザー基
板１上に形成されたランド５の辺は直線ではなく波線で
形成される。そして、半田ボール３は、そのランド上に
形成される。ランドをこのような形状に形成した場合に
は、正方形の各辺の実効的な長さが長くなり、応力緩和
能力が向上するとともに半田接合部６と半田ボール３の
接合強度が大きくなる。したがって、このような形状に
形成されたランドを第１または第２の実施の形態のＢＧ
Ａ型半導体装置のインターポーザー基板に適用すれば、
より信頼性の高い半導体装置が得られる。
ＢＧＡ型半導体装置のインターポーザー基板のランドの
１つとそれに接続された半田ボールを示す。図３（ａ）
は、ランドの形状を説明するための平面図であり、ま
た、図３（ｂ）はインターポーザー基板を除去した斜視
図である。図３に示されるように、インターポーザー基
板１上に形成されたランド５の辺は直線ではなく波線で
形成される。そして、半田ボール３は、そのランド上に
形成される。ランドをこのような形状に形成した場合に
は、正方形の各辺の実効的な長さが長くなり、応力緩和
能力が向上するとともに半田接合部６と半田ボール３の
接合強度が大きくなる。したがって、このような形状に
形成されたランドを第１または第２の実施の形態のＢＧ
Ａ型半導体装置のインターポーザー基板に適用すれば、
より信頼性の高い半導体装置が得られる。
【００１４】以上好ましい実施の形態について説明した
が、本発明はこれらの例に限定されるものではなく、本
発明の主旨を逸脱しない範囲内において適宜の変更が可
能なものである。例えば、インターポーザー基板の平面
形状は長方形に限られず正方形であってもよい。また、
正方形に形成されたランドの各辺を波形で形成するのに
代えて三角波状とすることもできる。また、半導体素子
と配線部との接続方式は金属充填部に依ることなく他の
方式で接続するものであってもよく、さらに基材として
ポリイミドフィルム以外の、例えばリジッドな基材を用
いたものであってもよい。
が、本発明はこれらの例に限定されるものではなく、本
発明の主旨を逸脱しない範囲内において適宜の変更が可
能なものである。例えば、インターポーザー基板の平面
形状は長方形に限られず正方形であってもよい。また、
正方形に形成されたランドの各辺を波形で形成するのに
代えて三角波状とすることもできる。また、半導体素子
と配線部との接続方式は金属充填部に依ることなく他の
方式で接続するものであってもよく、さらに基材として
ポリイミドフィルム以外の、例えばリジッドな基材を用
いたものであってもよい。
【００１５】
【発明の効果】以上説明したように、本発明のＢＧＡ型
半導体装置は、少なくとも四隅のランドの形状を正方形
とし、その一つの対辺がインターポーザー基板の中心と
ランドを結ぶ線と直交するかそれに近い向きとなるよう
にしたものであるので、ＢＧＡ型半導体装置と実装基板
との熱膨張率の違いによりＢＧＡ型半導体装置に歪み、
変形が生じたとしても、その歪みにより半田ボールの付
け根部分に応力が集中することが緩和される。従って、
本発明によれば、外部端子が剥離することが防止され、
接続不良の発生しにくい信頼性の高い半導体装置を提供
することができる。
半導体装置は、少なくとも四隅のランドの形状を正方形
とし、その一つの対辺がインターポーザー基板の中心と
ランドを結ぶ線と直交するかそれに近い向きとなるよう
にしたものであるので、ＢＧＡ型半導体装置と実装基板
との熱膨張率の違いによりＢＧＡ型半導体装置に歪み、
変形が生じたとしても、その歪みにより半田ボールの付
け根部分に応力が集中することが緩和される。従って、
本発明によれば、外部端子が剥離することが防止され、
接続不良の発生しにくい信頼性の高い半導体装置を提供
することができる。
【図１】本発明の第１の実施の形態のＢＧＡ型半導体装
置のインターポーザー基板の平面図。
置のインターポーザー基板の平面図。
【図２】本発明の第２の実施の形態のＢＧＡ型半導体装
置のインターポーザー基板の平面図。
置のインターポーザー基板の平面図。
【図３】本発明の第３の実施の形態のＢＧＡ型半導体装
置のランドの形状と半田ボールの状態を示す平面図と斜
視図。
置のランドの形状と半田ボールの状態を示す平面図と斜
視図。
【図４】従来のＢＧＡ型半導体装置の斜視図。
【図５】従来のＢＧＡ型半導体装置の断面図と半田ボー
ルをつけたインターポーザー基板の平面図。
ルをつけたインターポーザー基板の平面図。
【図６】従来のＢＧＡ型半導体装置の問題点を説明する
ための斜視図。
ための斜視図。
【図７】従来のＢＧＡ型半導体装置の問題点を説明する
ための断面図。
ための断面図。
１ インターポーザー基板 ２ 半導体素子 ３ 半田ボール ４ 配線部 ５ ランド ６ 半田接合部 ７ 接着剤 ８ ポリイミドフィルム ９ ソルダレジスト １０ 金属充填部 １１ プリント基板 １２ 亀裂 １３ 剥離
Claims (5)
- 【請求項１】 半導体素子と、前記半導体素子に接続さ
れた、その一部領域がランドになされた配線部を有する
インターポーザー基板と、前記ランド上に搭載された外
部端子となる半田ボールと、を有するＢＧＡ（Ball Gri
d Array）型半導体装置において、前記インターポーザ
ー基板の四隅に配置される前記ランドが概略正方形の形
状に形成され、該正方形の２組の対辺がそれぞれインタ
ーポーザー基板の対角線に対して平行、垂直の関係にあ
ることを特徴とするＢＧＡ型半導体装置。 - 【請求項２】 半導体素子と、前記半導体素子に接続さ
れた、その一部領域がランドになされた配線部を有する
インターポーザー基板と、前記ランド上に搭載された外
部端子となる半田ボールと、を有するＢＧＡ型半導体装
置において、少なくともインターポーザー基板の四隅に
配置される前記ランドが概略正方形の形状に形成され、
該正方形の２組の対辺が、インターポーザー基板の中心
と当該ランドの中心を結ぶ直線に対してそれぞれ平行、
垂直の関係にあることを特徴とするＢＧＡ型半導体装
置。 - 【請求項３】 前記インターポーザー基板が長方形の平
面形状をなし、前記インターポーザー基板の短辺に最寄
の列に位置するランドが概略正方形の形状に形成され、
それぞれの正方形の２組の対辺が、前記インターポーザ
ー基板の中心と当該正方形の中心とを結ぶ直線に対して
それぞれ平行、垂直の関係にあることを特徴とする請求
項２記載のＢＧＡ型半導体装置。 - 【請求項４】 前記インターポーザー基板の四つの辺に
最も近い列に位置するランドが概略正方形の形状に形成
され、それぞれの正方形の２組の対辺が、前記インター
ポーザー基板の中心と当該正方形の中心とを結ぶ直線に
対してそれぞれ平行、垂直の関係にあることを特徴とす
る請求項２記載のＢＧＡ型半導体装置。 - 【請求項５】 前記正方形に形成されたランドの４辺が
波線で形成されていることを特徴とする請求項１〜４の
何れかに記載のＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31051199A JP3334798B2 (ja) | 1999-11-01 | 1999-11-01 | Ｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31051199A JP3334798B2 (ja) | 1999-11-01 | 1999-11-01 | Ｂｇａ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127202A true JP2001127202A (ja) | 2001-05-11 |
| JP3334798B2 JP3334798B2 (ja) | 2002-10-15 |
Family
ID=18006117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31051199A Expired - Fee Related JP3334798B2 (ja) | 1999-11-01 | 1999-11-01 | Ｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334798B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189044A (ja) * | 2006-01-13 | 2007-07-26 | Nec Electronics Corp | 基板および半導体装置 |
| JP2015138818A (ja) * | 2014-01-21 | 2015-07-30 | キヤノン株式会社 | プリント回路板及び積層型半導体装置 |
| JP2022016281A (ja) * | 2020-07-08 | 2022-01-21 | 北京小米移動軟件有限公司 | チップ、回路基板及び電子デバイス |
| US11600584B2 (en) | 2020-03-26 | 2023-03-07 | Beijing Xiaomi Mobile Software Co., Ltd. | Chip, circuit board and electronic device |
-
1999
- 1999-11-01 JP JP31051199A patent/JP3334798B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189044A (ja) * | 2006-01-13 | 2007-07-26 | Nec Electronics Corp | 基板および半導体装置 |
| JP4719009B2 (ja) * | 2006-01-13 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 基板および半導体装置 |
| JP2015138818A (ja) * | 2014-01-21 | 2015-07-30 | キヤノン株式会社 | プリント回路板及び積層型半導体装置 |
| US11600584B2 (en) | 2020-03-26 | 2023-03-07 | Beijing Xiaomi Mobile Software Co., Ltd. | Chip, circuit board and electronic device |
| JP2022016281A (ja) * | 2020-07-08 | 2022-01-21 | 北京小米移動軟件有限公司 | チップ、回路基板及び電子デバイス |
| JP7174095B2 (ja) | 2020-07-08 | 2022-11-17 | 北京小米移動軟件有限公司 | チップ、回路基板及び電子デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3334798B2 (ja) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US6617695B1 (en) | Semiconductor device and semiconductor module using the same | |
| US7705452B2 (en) | Carrier assembly for an integrated circuit | |
| US7050303B2 (en) | Semiconductor module with vertically mounted semiconductor chip packages | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH0553066B2 (ja) | ||
| JP2000031327A (ja) | 半導体装置及びその製造方法 | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| KR100719384B1 (ko) | 얇은 프로파일의 상호연결 구조 및 연결 방법 | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| US6177722B1 (en) | Leadless array package | |
| JP3334798B2 (ja) | Ｂｇａ型半導体装置 | |
| US20030235043A1 (en) | Wiring board device | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| US6998715B1 (en) | Grid array electronic component, wire reinforcing method for the same, and method of manufacturing the same | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP2001257289A (ja) | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 | |
| JPH09270477A (ja) | セラミック基板 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP4677152B2 (ja) | 半導体装置 | |
| JP4402806B2 (ja) | 半導体装置 | |
| JP2004172260A (ja) | 配線基板 | |
| JP3783754B2 (ja) | 絶縁性基板および半導体装置および半導体実装装置 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPH03192742A (ja) | 電気回路部品の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |