JP2015138818A - プリント回路板及び積層型半導体装置 - Google Patents
プリント回路板及び積層型半導体装置 Download PDFInfo
- Publication number
- JP2015138818A JP2015138818A JP2014008422A JP2014008422A JP2015138818A JP 2015138818 A JP2015138818 A JP 2015138818A JP 2014008422 A JP2014008422 A JP 2014008422A JP 2014008422 A JP2014008422 A JP 2014008422A JP 2015138818 A JP2015138818 A JP 2015138818A
- Authority
- JP
- Japan
- Prior art keywords
- land
- solder
- lands
- interposer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Ceramic Engineering (AREA)
Abstract
Description
図1は、本発明の第1実施形態に係るプリント回路板の概略構成を示す説明図である。図1(a)は、プリント回路板のプリント配線板(マザーボード)を示す平面図であり、図1(b)は、図1(a)のIB−IB線に沿うプリント回路板を示す断面図である。
次に、本発明の第2実施形態に係るプリント回路板について説明する。図2は、本発明の第2実施形態に係るプリント回路板の概略構成を示す説明図である。図2(a)は、プリント回路板のプリント配線板(マザーボード)を示す平面図であり、図2(b)は、図2(a)のIIB−IIB線に沿うプリント回路板を示す断面図である。なお、第2実施形態のプリント回路板100Aにおいて、上記第1実施形態のプリント回路板100と同様の構成については、同一符号を付して詳細な説明は省略する。
次に、本発明の第3実施形態に係るプリント回路板について説明する。図3は、本発明の第3実施形態に係るプリント回路板のプリント配線板を示す平面図である。なお、第3実施形態のプリント回路板は、上記第2実施形態のプリント回路板100Aに対して、プリント配線板301Bの構成、具体的には、ダミーランド群342Bの各ダミーランド332Bの構成が異なる。なお、第3実施形態において、上記第1、第2実施形態と同様の構成については、同一符号を付して詳細な説明は省略する。
次に、本発明の第4実施形態に係るプリント回路板について説明する。図5は、本発明の第4実施形態に係るプリント回路板のプリント配線板を示す平面図である。なお、第4実施形態のプリント回路板において、上記第2、第3実施形態のプリント回路板と異なるのは、プリント配線板のダミーランドの形状であり、その他の構成は、同様であるので、同一符号を付して詳細な説明は省略する。
次に、本発明の第5実施形態に係る積層型半導体装置について説明する。図7は、本発明の第5実施形態に係る積層型半導体装置を示す断面図である。上記第1〜第4実施形態では、プリント配線板(マザーボード)に半導体装置が実装されたプリント回路板について説明した。第5実施形態では、プリント回路板のプリント配線板に別の半導体素子を実装させて、プリント配線板と別の半導体素子とで別の半導体装置を構成した装置、即ち半導体装置と半導体装置とが積層して構成された積層型半導体装置について説明する。
続いて、ダミーランドの形状を変えたときのはんだの広がり量を調べた実験結果を図8に示す。図8(a)は測定方法を説明するための図、図8(b)は測定結果を示すグラフである。
Claims (17)
- 半導体素子、及び一方の面に前記半導体素子が実装され、他方の面に導電性の複数のランドが形成されたインターポーザを有する半導体装置と、
前記インターポーザの他方の面に対向する対向面に導電性の複数のランドが形成されたプリント配線板と、を備え、
前記インターポーザ及び前記プリント配線板のうち一方の基板に形成された複数のランドは、他方の基板に形成されたランドにはんだで接続された第1ランド群と、前記他方の基板の絶縁部材にはんだで接続された第2ランド群と、を有し、
前記第2ランド群を構成するランドが、前記インターポーザの他方の面の中心点を中心とする所定領域に対応する位置に配置されており、
前記第1ランド群を構成するランドが、前記第2ランド群を囲うように前記第2ランド群の周囲に配置されていることを特徴とするプリント回路板。 - 前記第1ランド群を構成するランドと前記第2ランド群を構成するランドとの間隔が、前記第1ランド群を構成するランド同士の間隔よりも広いことを特徴とする請求項1に記載のプリント回路板。
- 前記第2ランド群を構成するランドが円形状に形成されていることを特徴とする請求項1又は2に記載のプリント回路板。
- 前記第2ランド群を構成するランドのうち少なくとも最外周に位置するランドが、矩形状の第1導体部分と、前記第1導体部分に交差する矩形状の第2導体部分とを有することを特徴とする請求項1又は2に記載のプリント回路板。
- 前記第1導体部分及び前記第2導体部分のうち少なくとも一方が、前記第2ランド群の中心点から放射状に延びる仮想直線に対して交差する方向に延びて形成されていることを特徴とする請求項4に記載のプリント回路板。
- 前記第1導体部分及び前記第2導体部分が、前記第2ランド群の中心点から放射状に延びる仮想直線に対して交差する方向に延びて形成されていることを特徴とする請求項4に記載のプリント回路板。
- 前記第1導体部分と前記仮想直線との成す角度、及び前記第2導体部分と前記仮想直線との成す角度が、45°であることを特徴とする請求項5又は6に記載のプリント回路板。
- 前記少なくとも最外周に位置するランドが、前記第1導体部分と前記第2導体部分とで十字形状に形成されていることを特徴とする請求項4乃至7のいずれか1項に記載のプリント回路板。
- 前記少なくとも最外周に位置するランドが、前記第1導体部分と前記第2導体部分とでV字形状に形成されていることを特徴とする請求項4乃至7のいずれか1項に記載のプリント回路板。
- 前記第2ランド群を構成するランドのうち少なくとも最外周に位置するランドが、前記第2ランド群の中心点から放射状に延びる仮想直線に対して交差し、かつ前記第2ランド群の中心点の側に形成された端辺を有することを特徴とする請求項1又は2に記載のプリント回路板。
- 前記少なくとも最外周に位置するランドが、前記端辺を有し前記仮想直線に対して交差する方向に延びる矩形状の基部と、前記基部に接続され、前記仮想直線に沿う方向に延びる突出部とでT字形状に形成されていることを特徴とする請求項10に記載のプリント回路板。
- 前記少なくとも最外周に位置するランドが、前記端辺を1辺とする多角形状に形成されていることを特徴とする請求項10に記載のプリント回路板。
- 前記多角形が三角形であることを特徴とする請求項12に記載のプリント回路板。
- 前記多角形が四角形であることを特徴とする請求項12に記載のプリント回路板。
- 前記一方の基板が前記プリント配線板であり、前記他方の基板が前記インターポーザであることを特徴とする請求項1乃至14のいずれか1項に記載のプリント回路板。
- 前記絶縁部材がソルダーレジストであることを特徴とする請求項1乃至15のいずれか1項に記載のプリント回路板。
- 請求項1乃至16のいずれか1項に記載のプリント回路板と、
前記半導体素子とは別の半導体素子と、を備え、
前記プリント配線板は、前記対向面とは反対側の面に前記別の半導体素子が実装された、前記インターポーザとは別のインターポーザであり、
前記別の半導体素子と前記別のインターポーザとを有して、前記半導体装置とは別の半導体装置が構成されていることを特徴とする積層型半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014008422A JP6344919B2 (ja) | 2014-01-21 | 2014-01-21 | プリント回路板及び積層型半導体装置 |
US14/593,346 US9406600B2 (en) | 2014-01-21 | 2015-01-09 | Printed circuit board and stacked semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014008422A JP6344919B2 (ja) | 2014-01-21 | 2014-01-21 | プリント回路板及び積層型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015138818A true JP2015138818A (ja) | 2015-07-30 |
JP6344919B2 JP6344919B2 (ja) | 2018-06-20 |
Family
ID=53545469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014008422A Active JP6344919B2 (ja) | 2014-01-21 | 2014-01-21 | プリント回路板及び積層型半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9406600B2 (ja) |
JP (1) | JP6344919B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9385098B2 (en) * | 2012-11-21 | 2016-07-05 | Nvidia Corporation | Variable-size solder bump structures for integrated circuit packaging |
KR102245132B1 (ko) * | 2014-05-14 | 2021-04-28 | 삼성전자 주식회사 | 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지 |
JP6230520B2 (ja) * | 2014-10-29 | 2017-11-15 | キヤノン株式会社 | プリント回路板及び電子機器 |
US9842818B2 (en) | 2016-03-28 | 2017-12-12 | Intel Corporation | Variable ball height on ball grid array packages by solder paste transfer |
US10304799B2 (en) | 2016-12-28 | 2019-05-28 | Intel Corporation | Land grid array package extension |
KR102450575B1 (ko) * | 2018-07-10 | 2022-10-07 | 삼성전자주식회사 | 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법 |
US11158572B2 (en) | 2019-08-30 | 2021-10-26 | Advanced Semiconductor Engineering, Inc. | Package structure including a first electronic device, a second electronic device and a plurality of dummy pillars |
US11694984B2 (en) * | 2019-08-30 | 2023-07-04 | Advanced Semiconductor Engineering, Inc. | Package structure including pillars and method for manufacturing the same |
JP2021090030A (ja) * | 2019-12-06 | 2021-06-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
TWI712136B (zh) * | 2020-02-26 | 2020-12-01 | 頎邦科技股份有限公司 | 覆晶接合結構及其線路基板 |
KR20210126228A (ko) | 2020-04-10 | 2021-10-20 | 삼성전자주식회사 | 반도체 패키지 |
US12002741B2 (en) * | 2021-07-14 | 2024-06-04 | Avago Technologies International Sales Pte. Limited | Structure for improved mechanical, electrical, and/or thermal performance having solder bumps with different lengths |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5400950A (en) * | 1994-02-22 | 1995-03-28 | Delco Electronics Corporation | Method for controlling solder bump height for flip chip integrated circuit devices |
JPH0945731A (ja) * | 1995-05-22 | 1997-02-14 | Hitachi Chem Co Ltd | 半導体チップの接続構造及びこれに用いる配線基板 |
JPH11176878A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Ltd | 半導体装置、その製造方法および実装方法 |
JP2001068594A (ja) * | 1999-06-22 | 2001-03-16 | Mitsubishi Electric Corp | 電子回路パッケージ、実装ボード及び実装体 |
JP2001127202A (ja) * | 1999-11-01 | 2001-05-11 | Nec Corp | Bga型半導体装置 |
US6762495B1 (en) * | 2003-01-30 | 2004-07-13 | Qualcomm Incorporated | Area array package with non-electrically connected solder balls |
JP2005310837A (ja) * | 2004-04-16 | 2005-11-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2007189044A (ja) * | 2006-01-13 | 2007-07-26 | Nec Electronics Corp | 基板および半導体装置 |
JP2008124363A (ja) * | 2006-11-15 | 2008-05-29 | Nec Electronics Corp | 半導体装置 |
WO2009116517A1 (ja) * | 2008-03-17 | 2009-09-24 | 日本電気株式会社 | 電子装置及びその製造方法 |
JP2010225822A (ja) * | 2009-03-24 | 2010-10-07 | Panasonic Corp | 電子部品接合方法および電子部品 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030070931A1 (en) * | 2001-10-17 | 2003-04-17 | Honeywell Advanced Circuits, Inc. | Selective plating of printed circuit boards |
KR101789765B1 (ko) * | 2010-12-16 | 2017-11-21 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
-
2014
- 2014-01-21 JP JP2014008422A patent/JP6344919B2/ja active Active
-
2015
- 2015-01-09 US US14/593,346 patent/US9406600B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5400950A (en) * | 1994-02-22 | 1995-03-28 | Delco Electronics Corporation | Method for controlling solder bump height for flip chip integrated circuit devices |
JPH0945731A (ja) * | 1995-05-22 | 1997-02-14 | Hitachi Chem Co Ltd | 半導体チップの接続構造及びこれに用いる配線基板 |
JPH11176878A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Ltd | 半導体装置、その製造方法および実装方法 |
JP2001068594A (ja) * | 1999-06-22 | 2001-03-16 | Mitsubishi Electric Corp | 電子回路パッケージ、実装ボード及び実装体 |
JP2001127202A (ja) * | 1999-11-01 | 2001-05-11 | Nec Corp | Bga型半導体装置 |
US6762495B1 (en) * | 2003-01-30 | 2004-07-13 | Qualcomm Incorporated | Area array package with non-electrically connected solder balls |
JP2005310837A (ja) * | 2004-04-16 | 2005-11-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2007189044A (ja) * | 2006-01-13 | 2007-07-26 | Nec Electronics Corp | 基板および半導体装置 |
JP2008124363A (ja) * | 2006-11-15 | 2008-05-29 | Nec Electronics Corp | 半導体装置 |
WO2009116517A1 (ja) * | 2008-03-17 | 2009-09-24 | 日本電気株式会社 | 電子装置及びその製造方法 |
JP2010225822A (ja) * | 2009-03-24 | 2010-10-07 | Panasonic Corp | 電子部品接合方法および電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP6344919B2 (ja) | 2018-06-20 |
US9406600B2 (en) | 2016-08-02 |
US20150206832A1 (en) | 2015-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6344919B2 (ja) | プリント回路板及び積層型半導体装置 | |
US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
US20110156226A1 (en) | Interposer and semiconductor device | |
US20090045523A1 (en) | Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking | |
TWI546924B (zh) | 用以製造包含具有開口之覆蓋層之電子裝置之方法及相關裝置 | |
KR20070078711A (ko) | 배선 기판 및 반도체 장치 | |
JP2006339596A (ja) | インタポーザおよび半導体装置 | |
JP2011142185A (ja) | 半導体装置 | |
KR20020065045A (ko) | 확장 패드들을 포함하는 반도체 칩 패키지 | |
US10950464B2 (en) | Electronic device module and manufacturing method thereof | |
US20090091026A1 (en) | Stackable semiconductor package having plural pillars per pad | |
KR100381111B1 (ko) | Bga패키지를 이용한 반도체장치 및 그 제조방법 | |
TWI446844B (zh) | 印刷電路板及印刷電路板之製造方法 | |
JP2007042762A (ja) | 半導体装置およびその実装体 | |
JP2009064989A (ja) | 半導体装置およびその製造方法 | |
JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
JP4777692B2 (ja) | 半導体装置 | |
TWI575686B (zh) | 半導體結構 | |
JP2007059486A (ja) | 半導体装置及び半導体装置製造用基板 | |
JP2007027576A (ja) | 半導体装置 | |
JP2016162813A (ja) | プリント基板及びハンダ付け方法 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
TWI418276B (zh) | 導電凸塊無翼部的封裝基板之製法 | |
JP2011119580A (ja) | 電子装置及びその製造方法 | |
JP2009099749A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180522 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6344919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |