JP2015138818A - プリント回路板及び積層型半導体装置 - Google Patents

プリント回路板及び積層型半導体装置 Download PDF

Info

Publication number
JP2015138818A
JP2015138818A JP2014008422A JP2014008422A JP2015138818A JP 2015138818 A JP2015138818 A JP 2015138818A JP 2014008422 A JP2014008422 A JP 2014008422A JP 2014008422 A JP2014008422 A JP 2014008422A JP 2015138818 A JP2015138818 A JP 2015138818A
Authority
JP
Japan
Prior art keywords
land
solder
lands
interposer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014008422A
Other languages
English (en)
Other versions
JP6344919B2 (ja
Inventor
寛之 工藤
Hiroyuki Kudo
寛之 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014008422A priority Critical patent/JP6344919B2/ja
Priority to US14/593,346 priority patent/US9406600B2/en
Publication of JP2015138818A publication Critical patent/JP2015138818A/ja
Application granted granted Critical
Publication of JP6344919B2 publication Critical patent/JP6344919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Ceramic Engineering (AREA)

Abstract

【課題】はんだのブリッジの発生を防止する。【解決手段】半導体パッケージ200が、インターポーザ201とインターポーザ201の一方の面211に実装された半導体素子202とを有する。インターポーザ201の他方の面212には、複数のランド220が形成されている。プリント配線板301においてインターポーザ201の面212に対向する対向面311には、複数のランド330が形成されている。プリント配線板301の複数のランド330は、ランド220にはんだ401で接続されたランド331からなるランド群341と、絶縁部材350にはんだ402で接続されたランド332からなるランド群342とに分けられる。ランド群342は、インターポーザ201の面212の中心点Poを中心とする所定領域Rに対向する領域に配置されている。ランド群341は、ランド群342を囲うようにランド群342の周囲に配置されている。【選択図】図1

Description

本発明は、半導体装置のインターポーザとプリント配線板とをはんだ接合したプリント回路板、及び半導体装置のインターポーザ同士をはんだ接合した積層型半導体装置に関する。
近年、電子機器の高機能化が進む中で、半導体装置としての半導体パッケージにおいては、端子数の増加に対応でき、かつ小型化に有利な構造がますます求められてきている。このような半導体パッケージの例として、BGA(Ball Grid Array)型やLGA(Land Grid Array)型の半導体パッケージが知られている。
この種の半導体パッケージでは、インターポーザ(パッケージ基板)の底面の領域を利用して電極を配置している。これにより、端子数をより多く確保でき、しかも実装スペースを小さくできる。
特にLGA型の半導体パッケージにおいては、はんだボールを用いずに、半導体パッケージとプリント配線板のそれぞれに形成された、ランド間の接合を行うことができる。そのため実装工程を簡易化でき、かつ、実装後の半導体パッケージ全体の実装高さを低くできるので、薄型化に有利な点などから、今後、様々な製品に使われることが期待されている。
LGA型の半導体パッケージをマザーボードや別の半導体パッケージのインターポーザ等のプリント配線板に実装する製造方法は、プリント配線板に形成されたランド上にはんだペーストを印刷する。続いてマウンターなどの搭載装置を用いて半導体パッケージをプリント配線板に搭載する。その後、半導体パッケージが搭載されたプリント配線板をリフロー炉に投入し、はんだペーストを加熱溶融することで、半導体パッケージのインターポーザとプリント配線板とに形成されたランド同士を、はんだで電気的に接続する。
このようにLGA型の半導体パッケージをプリント配線板に実装する製造方法では、印刷されたはんだペーストのみでランド間を接合するため、半導体パッケージにはんだボールを搭載する必要が無いので、工程が簡易化できる。しかもはんだ体積が少量であることから、はんだ高さを低く形成できるので、薄型化に有利な構造が得られる。
通常、リフロー工程中のプリント配線板と半導体パッケージでは、内部に積層された配線パターンの熱膨張の影響により、加熱によって反りが発生する。特に、半導体パッケージのインターポーザには、インターポーザよりも線膨張係数の低い半導体素子が搭載されており、半導体素子が実装された面とは反対側の面が凸となるように反りが発生しやすい。
LGA実装構造では、はんだ高さが低いことから、上述したようにインターポーザに反りが生じると、半導体パッケージのインターポーザとプリント配線板との間隔が狭くなった箇所では、より一層、はんだが潰れてブリッジが発生しやすくなる。そのため、はんだのブリッジの発生を防ぐためには、半導体パッケージのインターポーザとプリント配線板に反りが生じたとしても、はんだを潰れにくくする必要がある。
はんだを潰れにくくする方法の一つとして、半導体パッケージのインターポーザとプリント配線板のうち一方の基板にのみダミーランドを形成し、他方の基板に電気的に接合されないようにした、ダミーはんだを用いる技術が提案されている(特許文献1参照)。この特許文献1の構成では、他方の基板のダミーはんだ(ダミーランド)に対応する位置にはランドが形成されていない。
ランドが形成されている場合、CuあるいはAu等の導体からなるランド表面と、溶融したはんだとのぬれ性が良いため、はんだの先端部がランド表面に接触すると、はんだがランド表面にぬれ広がる。そのため、はんだの高さが低くなる。
これに対し、ランドが形成されていないソルダーレジストの表面では、溶融したはんだとのぬれ性が低く、はんだがぬれ広がりにくい。そのため、ソルダーレジスト表面に溶融したはんだが接触すると、溶融したはんだの表面張力によって、はんだの先端部とソルダーレジストとの接触面積を最小にしようとする力が働く。したがって、片方のランドしか接合されないようにしたはんだでは、両方のランドが接合される場合に比べて、はんだ高さ(両基板の間隔)が高く(広く)形成される。
特開2008−124363号公報
しかし、インターポーザの中央領域に電極となるランドがある場合、ランド同士を接合するはんだの表面張力により、インターポーザの中央領域と、この領域に対向するプリント配線板との間隔が狭くなるように力が作用する。これにより、ダミーはんだも押し潰されて隣接するはんだに接触し、ダミーはんだと隣のはんだとの間でブリッジを引き起こすことがあった。このようにダミーはんだが隣接する電極となるはんだに吸い寄せられると、ダミーはんだを吸い寄せたはんだと、当該はんだに隣接する別のはんだとの間でブリッジが発生することがあった。
そこで、本発明は、はんだのブリッジの発生を防止することを目的とするものである。
本発明のプリント回路板は、半導体素子、及び一方の面に前記半導体素子が実装され、他方の面に導電性の複数のランドが形成されたインターポーザを有する半導体装置と、前記インターポーザの他方の面に対向する対向面に導電性の複数のランドが形成されたプリント配線板と、を備え、前記インターポーザ及び前記プリント配線板のうち一方の基板に形成された複数のランドは、他方の基板に形成されたランドにはんだで接続された第1ランド群と、前記他方の基板の絶縁部材にはんだで接続された第2ランド群と、を有し、前記第2ランド群を構成するランドが、前記インターポーザの他方の面の中心点を中心とする所定領域に対応する位置に配置されており、前記第1ランド群を構成するランドが、前記第2ランド群を囲うように前記第2ランド群の周囲に配置されていることを特徴とする。
本発明によれば、第2ランド群を構成するランドに接合させたはんだを潰れにくくすることができ、はんだがランドからはみ出すのを抑制することができるので、はんだのブリッジが生じるのを防止することができる。
第1実施形態に係るプリント回路板の概略構成を示す説明図である。 第2実施形態に係るプリント回路板の概略構成を示す説明図である。 第3実施形態に係るプリント回路板のプリント配線板を示す平面図である。 第3実施形態に係るプリント回路板のプリント配線板の変形例を示す平面図である。 第4実施形態に係るプリント回路板のプリント配線板を示す平面図である。 第4実施形態に係るプリント回路板のプリント配線板の変形例を示す平面図である。 第5実施形態に係る積層型半導体装置を示す断面図である。 ダミーランドの形状を変えたときのはんだの広がり量を調べた実験結果を示す図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係るプリント回路板の概略構成を示す説明図である。図1(a)は、プリント回路板のプリント配線板(マザーボード)を示す平面図であり、図1(b)は、図1(a)のIB−IB線に沿うプリント回路板を示す断面図である。
図1(b)に示すように、プリント回路板100は、半導体装置である半導体パッケージ200と、半導体パッケージ200が実装されたプリント配線板(マザーボード)301とを備えている。
半導体パッケージ200は、LGA型の半導体パッケージである。半導体パッケージ200は、インターポーザ(パッケージ基板)201と、インターポーザ201の一方の面211に実装された半導体素子(半導体チップ)202とを有している。
インターポーザ201及びプリント配線板301には、FR−4等のガラスエポキシ材からなる多層配線基板やフレキシブル基板などの有機基板のほか、セラミック基板、ガラス基板、シリコン基板などの無機基板を用いることができる。第1実施形態では、プリント配線板301には、ガラスエポキシ材からなる多層配線基板を用い、半導体パッケージ200のインターポーザ201には、セラミック基板を用いる。
半導体パッケージ200(インターポーザ201)の大きさは特に限定されず、反りの影響を受けやすい大きいサイズであってもよい。たとえば外形が30[mm]角以上の大きさのパッケージを用いることができる。
半導体素子202は、不図示の封止部材で封止されている。封止部材としては、エポキシ樹脂を用いたモールド封止やアンダーフィルのほか、半導体素子202の実装部で気密空間を形成したガラス封止や、ウェハーレベルパッケージを用いてもよい。
インターポーザ201の一方の面211とは反対側の他方の面212には、導電性の複数のランド220が等間隔に格子状に形成されている。第1実施形態では複数のランド220は、他方の面212の中心点Po(図1(a))を中心とする所定領域(中央領域、内側領域)Rを囲むように、換言すれば所定領域Rに対する外側領域に、格子状に間隔D2で等間隔に配置されている。したがって、インターポーザ201の所定領域Rにはランドは形成されていない。
プリント配線板301においてインターポーザ201の面212に対向する面(対向面)311には、導電性の複数のランド330が互いに間隔をあけて形成されている。
ここで、ランド220の周囲には、不要なはんだの付着を防ぐための絶縁部材230からなる保護層が、ランド220を構成する導体パターンの表面の少なくとも一部が露出するように開口された状態で、面212に形成されている。同様に、ランド330の周囲には、不要なはんだの付着を防ぐための絶縁部材350からなる保護層が、ランド330を構成する導体パターンの表面の少なくとも一部が露出するように開口された状態で、面311に形成されている。これら開口部の形状によって、ランド220,330の外形が形成される。これら絶縁部材230,350は、ランド220,330よりもはんだの濡れ性が低いものを用いている。
プリント配線板301では、絶縁部材350として、例えば厚さ30[μm]程度で形成される樹脂からなるソルダーレジストを用いる。半導体パッケージ200のインターポーザ201では、絶縁部材230として、例えば5[μm]程度の厚さで形成されるアルミナコートからなるソルダーレジストを用いる。ランド220,330の形状(開口部の形状)は、特に限定されず、同一の大きさであってもよいし、異なる大きさを用いてもよいが、第1実施形態では、共にΦ1.0[mm]の円形状としている。
第1実施形態では、インターポーザ201及びプリント配線板301のうち一方の基板が、プリント配線板301であり、他方の基板が、インターポーザ201である。
一方の基板であるプリント配線板301に形成された複数のランド330は、インターポーザ201に形成されたランド220にはんだ(電極はんだ)401で接続された電極ランド群(第1ランド群)341を有している。つまり、電極ランド群341を構成する複数のランド(電極ランド)331は、ランド220と同じ間隔D2で等間隔に格子状に配置されている。そして、電極ランド331とランド220とに電極はんだ401が接合されて、電極ランド331とランド220とが電気的及び機械的に接続されている。
また、複数のランド330は、インターポーザ201の絶縁部材230にはんだ(ダミーはんだ)402で接続されたダミーランド群(第2ランド群)342を有している。つまり、ダミーランド群342を構成する複数のランド(ダミーランド)332には、ダミーはんだ402が接合されているが、ダミーランド332はランド220とは電気的に絶縁状態である。そして、ダミーはんだ402は、絶縁部材230に接触している状態であるが、電気的に接続させるためではなく、基板間の間隔を保持するための柱部材として配置させている。
よって、電極ランド331は、信号の伝送路又は電力の伝送路の一部、即ち電極として機能するランドである。一方、ダミーランド332は、信号及び電力のいずれの伝送路でもなく、基板201,301間の間隔を保持するためのダミーはんだ402の接合用に用いられ、電気的な機能がないダミーのランドである。
ダミーランド332は、インターポーザ201の中心点Poを中心とする所定領域Rに対応する位置、第1実施形態では、プリント配線板301の対向面311においてインターポーザ201の所定領域Rに対向する領域に配置されている。電極ランド331は、ダミーランド群342を囲うようにダミーランド群342の周囲に配置されている。ダミーランド332は、等間隔に格子状に配置されている。
つまり、半導体パッケージ200のインターポーザ201の面212とプリント配線板301の面311との間の領域内において、外側領域には電極はんだ401のみを配置し、内側領域にはダミーはんだ402のみを配置している。
ダミーランド332(ダミーはんだ402)の配置個数は、外側領域に所望の電極ランド331(電極はんだ401)を配置できる範囲であれば特に限定されないが、少なくとも4個、第1実施形態では4個としている。
はんだ401,402には、鉛はんだや鉛フリーはんだ(例えばSnBi系及びSnAgCu系など)を用いることができる。ランド220,330は、例えばインターポーザ201やプリント配線板301に有機基板を用いる場合はCuを用いるが、Cuの上面に更にNiめっきとAuめっきを形成していてもよい。また、ランド220,330は、インターポーザ201やプリント配線板301にセラミック基板を用いる場合には、タングステンからなるメタライズ層を形成後、Niめっき、Auめっきの順に積層して形成してもよい。その他、表面酸化物を除去することではんだと接合できる材質であれば、上記に限らずランドを構成するために用いることができる。
ランド220同士及び電極ランド331同士の配置ピッチ(間隔D2)は、例えば0.5[mm]とする。最内周に位置する電極ランド331と最外周に位置するダミーランド332との間隔D1、即ち電極ランド331と、該電極ランド331に隣接するダミーランド332との間隔D1は、間隔D2よりも広いのが好ましい。第1実施形態では、間隔D1は、1.0[mm]とする。
ダミーランド332同士の隣接間隔は特に限定されず、インターポーザ201とプリント配線板301の反りによって生じる、ダミーはんだ402の潰れの大きさに応じて、電極ランド331同士の間隔D2よりも広くすることも可能である。第1実施形態では、間隔D2と同じ0.5[mm]とする。
次に、第1実施形態における半導体パッケージ200を備えたプリント回路板100の製造方法について説明する。
まず、プリント配線板301に形成されたCuからなる電極ランド331及びダミーランド332上に、不図示の印刷機を用いてはんだペーストを印刷する。はんだペーストは、融点が140[℃]程度であるSnBi系のはんだ粒子とフラックスの混合物を用いる。
はんだペーストの供給量は、印刷版のマスク開口部の体積によっておおよそ決定されるため、開口サイズと印刷版の厚さによって変えることができる。
電極はんだ401とダミーはんだ402のそれぞれに対して、はんだペーストの供給量を変えることもできる。第1実施形態では、電極はんだ401とダミーはんだ402共に、ランド径と同一サイズのΦ1.0[mm]をマスク開口径とし、版厚を0.3[mm]とする。
続いてマウンターなどの搭載装置を用いて、プリント配線板301の面311上に半導体パッケージ200を搭載する。具体的には、搭載装置にて吸着ヘッドにより半導体パッケージ200をピックアップし、カメラにより位置決めした後、予めプリント配線板301に印刷されたはんだペースト上に搭載する。
インターポーザ201の面(底面)212には、プリント配線板301に形成された電極ランド331に対向する位置にのみランド220が形成されている。従って、インターポーザ201に形成された各ランド220は、電極ランド331上のはんだペーストに接触する。
その後、半導体パッケージ200が搭載されたプリント配線板301をリフロー炉に投入する。リフロー炉にてはんだの融点以上の温度ではんだペーストを加熱することで、はんだ粒子を溶融させ、インターポーザ201に形成されたランド220とプリント配線板301に形成された電極ランド331とをはんだ401で電気的に接続する。
このリフロー加熱を行うことで、半導体パッケージ200のインターポーザ201とプリント配線板301に反りが発生する。図1(b)に示すように、インターポーザ201は、一方の面211にインターポーザ201よりも線膨張係数の低い半導体素子202が搭載されているので、他方の面212が凸、即ち下向きに凸の形状となる反りが生じる。プリント配線板301は上向きに凸の状となる反りが生じる。このことから、中央部では端部に比べて50〜100[μm]程度上下間隔が狭くなる。
このとき、中央部に配置したダミーはんだ402の高さは、上述した反りの影響に加えて、パッケージ重量、はんだ量、ランド面積等によって決定されるが、第1実施形態では、おおよそ100[μm]以下となる。
電極はんだ401ではないダミーはんだ402は、製造時にダミーランド332上の溶融はんだが絶縁部材230に接することにより、ランド220,331間の溶融はんだよりも溶融はんだの濡れ広がりが抑制される。そして、プリント配線板301のダミーランド332が、インターポーザ201の中心点Poを中心とする所定領域Rに対向する領域に形成され、この領域には電極ランド331がない。
即ち、反りによって中央部の上下間隔が外周部の上下間隔よりも狭くなった場合に、ダミーはんだ402が電極はんだ401の内側に集中的に配置されているので、インターポーザ201とプリント配線板301との間隔を広げるように力が働きやすい。したがって、これらダミーランド332上のダミーはんだ402により基板間隔が保持され、ダミーはんだ402と電極はんだ401とのブリッジ、電極はんだ401同士のブリッジを防止することができる。
ところで、半導体パッケージ200が搭載されない状態ではんだを溶融したときの高さは、基板間中央部の2倍の高さ200[μm]前後となるようにはんだペーストの量が設定されている。従って、中央部に配置したダミーはんだ402では、半分程度の高さまで押し潰されるため、ダミーランド332からはみ出して、周囲に広がろうとする。
上下間で押し潰された溶融はんだは、外圧による負荷が小さい方向へ押し出されるので、インターポーザ201とプリント配線板301との間隔が広い方向に広がろうとする。すなわち、潰された溶融はんだは、インターポーザ201とプリント配線板301の反りによって生じる、上下間隔が狭い中央部から、上下間隔が広い外周方向へと広がる傾向にある。
そこで、第1実施形態では、電極ランド群341の最内周の電極ランド331とダミーランド群342の最外周のダミーランド332との間隔D1を、隣接する2つの電極ランド331,331同士の間隔D2よりも広く設定している。
これにより、製造時にダミーはんだ402となる溶融はんだが潰れて、インターポーザ201の外周方向にはみ出したとしても、間隔D1を設けているので、隣の電極はんだ401との接触を防ぐことができる。これにより、電極はんだ401にダミーはんだ402の溶融はんだが流亡するのを防ぐことができ、電極はんだ401同士でブリッジが発生するのを防ぐことができる。
なお、電極ランド331とダミーランド332との間隔D1は、ダミーはんだ402のはみ出し方の違いによって適宜変えることが可能である。例えば、プリント配線板301の反りが小さく、ダミーはんだ402のはみ出し量が少ない場合は、間隔D1を狭めてもよいし、反対に反りが大きい場合には、間隔D1を広くしておけばよい。このように選択的に間隔D1を変えることで、電極ランド331或いはダミーランド332の配置数を増やすことができる。
電極ランド331を増やすことは、多ピン化にとって有利な効果をもたらす。またダミーランド332を増やすことで、インターポーザ201とプリント配線板301との間隔を広げる効果が高まるので、より確実に電極はんだ401同士のブリッジの発生を防止できるようになる。
以上より、ダミーはんだ402が潰れたとしても、電極はんだ401同士のブリッジの発生を防止できるので、インターポーザ201の反りの影響が大きな大型の半導体パッケージを用いることが可能になる。また、小型の半導体パッケージを用いてLGA実装を行う際には、よりはんだを少量にできるので、狭ピッチでランドを配置できる。したがって、多ピン化に有利な実装構造を得ることができる。
なお、電極ランド331よりもダミーランド332の大きさ(面積)を小さくすることで、同量のはんだペーストを印刷した際に、ダミーはんだ402の高さを高くすることができる。こうすることで、インターポーザ201とプリント配線板301との間隔をより広げられるので、電極はんだ401同士のブリッジの発生をより低減できる。
また、絶縁部材230がソルダーレジストであるため、インターポーザ201において、ソルダーレジストの表面レベルがランドの表面レベルよりも高い位置にある。これにより、インターポーザ201に形成されたランド220よりもソルダーレジストの厚さ分高い位置で、ダミーはんだ402が接触することになる。したがって、インターポーザ201とプリント配線板301の間隔をより広げる効果が得られる。
[第2実施形態]
次に、本発明の第2実施形態に係るプリント回路板について説明する。図2は、本発明の第2実施形態に係るプリント回路板の概略構成を示す説明図である。図2(a)は、プリント回路板のプリント配線板(マザーボード)を示す平面図であり、図2(b)は、図2(a)のIIB−IIB線に沿うプリント回路板を示す断面図である。なお、第2実施形態のプリント回路板100Aにおいて、上記第1実施形態のプリント回路板100と同様の構成については、同一符号を付して詳細な説明は省略する。
プリント回路板100Aは、上記第1実施形態と同様の構成の半導体装置である半導体パッケージ200と、半導体パッケージ200が実装された、上記第1実施形態とは異なる構成のプリント配線板(マザーボード)301Aとを備えている。
プリント配線板301Aにおいてインターポーザ201の面212に対向する面(対向面)311には、導電性の複数のランド330Aが互いに間隔をあけて形成されている。ランド330Aの周囲には、上記第1実施形態と同様、絶縁部材350からなる保護層が、ランド330Aの表面の少なくとも一部が露出するように開口された状態で、面311に形成されている。開口部の形状によって、ランド330Aの外形が形成される。
第2実施形態では、インターポーザ201及びプリント配線板301Aのうち一方の基板が、プリント配線板301Aであり、他方の基板が、インターポーザ201である。
一方の基板であるプリント配線板301Aに形成された複数のランド330Aは、上記第1実施形態と同様、インターポーザ201に形成されたランド220にはんだ(電極はんだ)401で接続された電極ランド群(第1ランド群)341を有している。つまり、電極ランド群341を構成する複数のランド(電極ランド)331は、ランド220と同じ間隔で等間隔に格子状に配置されている。そして、電極ランド331とランド220とに電極はんだ401が接合されて、電極ランド331とランド220とが電気的及び機械的に接続されている。
また、複数のランド330Aは、インターポーザ201の絶縁部材230にはんだ(ダミーはんだ)402Aで接続されたダミーランド群(第2ランド群)342Aを有している。つまり、ダミーランド群342Aを構成する複数のランド(ダミーランド)332Aには、ダミーはんだ402Aが接合されているが、ダミーランド332Aはランド220とは電気的に絶縁状態である。
ダミーランド332Aは、インターポーザ201の中心点Poを中心とする所定領域Rに対応する位置、第2実施形態では、プリント配線板301Aの対向面311においてインターポーザ201の所定領域Rに対向する領域に配置されている。電極ランド331は、ダミーランド群342Aを囲うようにダミーランド群342Aの周囲に配置されている。ダミーランド332Aは、等間隔に格子状に配置されている。
つまり、電極はんだ401とダミーはんだ402Aの配置方法としては、半導体パッケージ200のインターポーザ201の面212とプリント配線板301Aの面311との間の領域内において、外側領域には電極はんだ401のみを配置している。内側領域には、ダミーはんだ402Aのみを配置している。
第2実施形態では、ダミーランド332Aの形状が上記第1実施形態と異なる。全てのダミーランド332Aのうち少なくとも最外周に位置するダミーランド、第2実施形態では全てのダミーランド332Aが、直線状に延びる矩形状の導体部分361と、導体部分361に交差する、直線状に延びる矩形状の導体部分362とを有している。第2実施形態では、第1導体部分である導体部分361と第2導体部分である導体部分362とが直交して十字形状に形成されている。第2実施形態では、導体部分361の中心と導体部分362の中心とが一致するよう形成されている。
電極ランド331の直径がΦ1.0[mm]であるのに対し、ダミーランド332Aの外形寸法は、たとえば1.0[mm]×1.0[mm]であり、中心で交差した直線状の導体部分361,362の幅は0.3[mm]である。
ダミーランド332Aは、電極ランド331が配置される領域の内側領域において、例えば4列×4列で配置される。即ち、ダミーランド332A(ダミーはんだ402A)の配置個数は、外側領域に所望の電極ランド331(電極はんだ401)を配置できる範囲であれば特に限定されないが、少なくとも4個、第2実施形態では16個としている。
電極ランド331とダミーランド332Aとの間隔は、電極ランド331同士の隣接間隔と同じにすることができ、第1実施形態では、電極ランド331同士の隣接間隔と同じ0.5[mm]としている。
ダミーランド332A同士の隣接間隔は特に限定されず、ダミーはんだ402Aの潰れの大きさに応じて、電極ランド331よりも広くすることも可能である。第1実施形態では、電極ランド331同士の隣接間隔と同じ0.5[mm]としている。
ダミーランド332Aに接合されるダミーはんだ402Aの体積は、電極はんだ401と同じにしてもよいし、必要に応じて異なる体積にすることができる。
ダミーはんだ402Aの供給方法は、第1実施形態に前述したが、はんだペーストを用いた印刷により行われる。ここでは、ダミーランド332Aに対する印刷版開口をΦ1.0[mm]とし、電極はんだ401とダミーはんだ402Aの体積を同一にしている。
第2実施形態によれば、ダミーランド332Aが矩形状の導体部分361と導体部分362とを交差させた形状、特に十字形状であるため、円形状のときと比較して、ダミーはんだ402Aをはみ出しにくくさせることができる。すなわち、はんだの加熱溶融時において、インターポーザ201とプリント配線板301Aに、上記第1実施形態と同様の反りが生じた場合にも、ダミーはんだ402Aを潰れにくくできるので、ブリッジの発生を低減できる。
また、ダミーはんだ402Aをはみ出しにくくさせることで、電極ランド331とダミーランド332Aとの間隔を必要以上に設けなくてもよい。そのため、電極ランド331或いはダミーランド332Aの配置数を増やすことができる。
インターポーザ201あるいはプリント配線板301Aの反りの影響により、ダミーはんだ402Aのはみ出しが大きい場合は、電極ランド331とダミーランド332Aとの間隔を、電極ランド331同士の隣接間隔よりも広くすればよい。これにより、電極ランド331同士のブリッジの発生を効果的に防止することができる。
また、ダミーランド332Aの形状を十字形状にすることで、円形状のときと同じ隣接間隔で配置したとしても、ダミーランド332Aの面積を小さくすることができる。これにより、電極ランド331と同量のはんだペーストを供給した際に、ダミーはんだ402Aの高さが円形状の場合よりも高く形成される。これにより、インターポーザ201とプリント配線板301Aとの間隔をより広げることができ、はんだのブリッジの発生をより効果的に防止することができる。
[第3実施形態]
次に、本発明の第3実施形態に係るプリント回路板について説明する。図3は、本発明の第3実施形態に係るプリント回路板のプリント配線板を示す平面図である。なお、第3実施形態のプリント回路板は、上記第2実施形態のプリント回路板100Aに対して、プリント配線板301Bの構成、具体的には、ダミーランド群342Bの各ダミーランド332Bの構成が異なる。なお、第3実施形態において、上記第1、第2実施形態と同様の構成については、同一符号を付して詳細な説明は省略する。
第3実施形態では、図3に示すように、ダミーランド332Bは、配置場所に応じて、ダミーランド332Bの中心点を中心に回転して形成されている。
ダミーランド332Bは、導体部分361,362のうち少なくとも一方、第3実施形態では両方が、ダミーランド群342Bの中心点Pから放射状に延びる仮想直線Lに対して交差する方向に延びて形成されている。つまり、導体部分361,362が、仮想直線Lに対して交差している。この仮想直線Lは、ダミーランド332Bの中心点を通過する直線である。
第3実施形態では、仮想直線Lと導体部分361の延びる方向の直線との成す角の角度θが45°、仮想直線Lと導体部分362の延びる方向の直線との成す角の角度θが45°である。
ここで、プリント配線板301Bにおけるダミーランド群342Bの中心点Pは、インターポーザ201の中心点Po(例えば図2(a)参照)に対向する点である。
導体部分361,362の少なくとも一方、第3実施形態では、両方を、仮想直線Lに対して交差して配置することで、ダミーランド332Bに形成したダミーはんだの放射方向(外周方向)への流動を効果的に抑制することができる。即ち、インターポーザ201とプリント配線板301Bの反りによって、第1実施形態と同様に、インターポーザ201の中央部の上下間隔が狭くなった場合でも、より効果的に、ダミーはんだのはみ出しを抑えることができる。
さらに、反り量が大きい基板を用いても、高い歩留りでLGAの半導体パッケージ200をプリント配線板301Bに実装することが可能になる。したがって低コスト化が実現できる。
ここで、図4は、第3実施形態に係るプリント配線板の変形例を示す平面図であり、図4(a)及び図4(b)には、それぞれ別の変形例のプリント配線板301C,301Dを図示している。なお、半導体装置の構成は、上記第1実施形態と同様である。
図4(a)に示すように、十字形状のダミーランド332Cの導体部分361を仮想直線Lに対して交差(直交)させ、導体部分362を仮想直線Lに沿って形成させてもよい。その際、導体部分361の中心点と導体部分362の中心点とが図4(a)に示すようにずれていてもよい。
また、ダミーランド332Dが、十字形状に限らず、図4(b)に示すように、放射方向(外周方向)に開くように導体部分361と導体部分362とでV字形状に形成されていてもよい。その際、導体部分361と仮想直線Lとの成す角の角度θと、導体部分362と仮想直線Lとの成す角の角度θとが、45°であるのが好ましい。
いずれの場合であっても、はんだのブリッジの発生をより効果的に防止することができる。
[第4実施形態]
次に、本発明の第4実施形態に係るプリント回路板について説明する。図5は、本発明の第4実施形態に係るプリント回路板のプリント配線板を示す平面図である。なお、第4実施形態のプリント回路板において、上記第2、第3実施形態のプリント回路板と異なるのは、プリント配線板のダミーランドの形状であり、その他の構成は、同様であるので、同一符号を付して詳細な説明は省略する。
プリント配線板301Eには、複数のダミーランド332Eで構成されるダミーランド群342Eが形成されている。全てのダミーランド332Eのうち少なくとも最外周に位置するランド、第4実施形態では全てのダミーランド332Eが、導体部分361と導体部分362とで外形がT字形状に形成されている。導体部分361は、仮想直線Lに対して交差(直交)する方向に延びて形成された矩形状の基部である。導体部分362は、導体部分361に接続され、導体部分361に対して中心点Pとは反対方向に仮想直線Lに沿う方向に延びて形成された矩形状の突出部である。
第4実施形態では、ダミーランド332EがT字形状に形成されているので、導体部分361は、中心点Pの側に形成された端辺363を有する。この端辺363は、ダミーランド332Eの中心よりも中心点P側に形成された辺である。ダミーランド332Eは、ダミーランド332Eの仮想直線Lに交差(直交)する方向の幅が、端辺363で最も広く、中心点Pから遠ざかるに連れて狭くなるように形成されている。つまり、絶縁部材350は、ダミーランド332Eよりもはんだの濡れ性が低いので、ダミーランド332Eに集まりやすく、また、ダミーランド332Eの幅の広いところに集まりやすい。したがって、ダミーランド332Eの幅の広いところほど、溶融はんだの高さが高くなりやすい。よって、端辺363に近い側にはんだが集まるので、はんだが外周方向に押し潰されたとしても、外周方向にはみ出すはんだの量が少なくなる。従って、はんだのブリッジが発生しにくい。
電極ランド331は、直径が例えばΦ1.0[mm]の円形状であり、ダミーランド332Eは、外形寸法が例えば1.0[mm]×1.0[mm]に形成されるT字形状である。導体部分361,362は、0.3[mm]×1.0[mm]で形成されている。導体部分361の中心を起点として導体部分362が導体部分361に対して直交して配置されている。ダミーランド332Eは、電極ランド331が配置される領域の内側領域において、例えば4列×4列で16個、配置される。ダミーランド332Eは、ダミーランド群342Eの中心点P(インターポーザ201の中心点Poに対向する点)とダミーランド332Eの外形に対する中心点とを結ぶ仮想直線L上に、導体部分362の頂点が重なる向きで配置される。
電極ランド331とダミーランド332Eとの間隔は、電極ランド331同士の隣接間隔と同じにすることができ、第4実施形態では、電極ランド331同士の隣接間隔と同じ0.5[mm]としている。
ダミーランド332Eに接合されるダミーはんだ402(図1(b)参照)の体積は、電極はんだ401(図1(b)参照)と同じにしてもよいし、必要に応じて異なる体積にしてもよい。ダミーはんだ402の供給方法は、上記第1実施形態と同様、はんだペーストを用いた印刷により行われる。第4実施形態では、電極ランド331とダミーランド332Eに対する印刷版開口を、どちらもΦ1.0[mm]とし、同一体積が得られるようにしている。
第4実施形態では、ダミーランド332Eを上記第1〜第3実施形態と同様、インターポーザ201の中央部に対向する位置に配置している。従って、上記第1〜第3実施形態と同様、インターポーザ201とプリント配線板301Eの反りによって、インターポーザ201の中央部の上下間隔が狭くなった場合でも、効果的にダミーはんだ402のはみ出しを抑制できる。即ち、はんだの加熱溶融時において、インターポーザ201とプリント配線板301Eに、上記第1実施形態で説明した反りが生じた場合にも、ダミーはんだ402を潰れにくくできる。
また、第4実施形態では、ダミーランド332EがT字形状に形成されているので、円形状のランドを用いる場合よりもはんだのブリッジの発生を低減できる。そのため、半導体パッケージ200として、反りの影響が大きな大型の半導体パッケージを用いることが可能になる。
また、小型の半導体パッケージを用いてLGA実装を行う際には、よりはんだを少量にできるので、狭ピッチでランドを配置できる。したがって、多ピン化に有利な実装構造を得ることができる。また、ダミーはんだ402をはみ出しにくくさせることで、電極ランド331とダミーランド332Eとの間隔を必要以上に設けなくてもよい。そのため、電極ランド331あるいはダミーランド332Eの配置数を増やすことができる。
インターポーザ201又はプリント配線板301Eの反りの影響により、ダミーはんだ402のはみ出しが大きい場合は、電極ランド331とダミーランド332Eの間隔を、電極ランド331同士の隣接間隔よりも広げることで、ブリッジの発生を回避できる。
また、ダミーランド332Eの形状をT字形状にすることで、円形状のときと同じ隣接間隔で配置したとしても、ランドの面積を小さくすることができる。これにより、電極ランド331と同量のはんだペーストを供給した際に、ダミーはんだの高さが高く形成されるので、インターポーザ201とプリント配線板301Eとの間隔をより広げることができ、はんだのブリッジの発生をより低減することができる。さらに、反り量が大きな基板を用いても、高い歩留りでLGAを実装することが可能になる。したがって低コスト化が実現できる。
ここで、図6は、第4実施形態に係るプリント配線板の変形例を示す平面図であり、図6(a)及び図6(b)には、それぞれ別の変形例のプリント配線板301F,301Gを図示している。なお、半導体装置の構成は、上記第1実施形態と同様である。図6(a)及び図6(b)には、図5のプリント配線板301Eと同様、中心点P側の端辺363を有するダミーランドの例を示している。ダミーランドの外形は、端辺363を1辺とする多角形状に形成されており、図6(a)では三角形、図6(b)では四角形を例示している。
ダミーランド332F,332Gが端辺363を有することにより、溶融はんだが表面張力により端辺363に引き寄せられやすくなるので、効果的にはんだのブリッジを防止することができる。
そして、ダミーランド332F,332Gの形状を、多角形のうち三角形又は四角形とすることにより、端辺363から放射方向(外周方向)に向かうに連れて、幅が狭くなる又は同一となる。そのため、幅が広がる場合よりも効果的に端辺363側に溶融したはんだを引き寄せることができ、効果的にはんだのブリッジを防止することができる。特に、ダミーランド332Fの形状が三角形であるので、端辺363から放射方向(外周方向)に向かうに連れて幅が狭くなる。そのため、より効果的に端辺363側に溶融したはんだを引き寄せることができ、より効果的にはんだのブリッジを防止することができる。
[第5実施形態]
次に、本発明の第5実施形態に係る積層型半導体装置について説明する。図7は、本発明の第5実施形態に係る積層型半導体装置を示す断面図である。上記第1〜第4実施形態では、プリント配線板(マザーボード)に半導体装置が実装されたプリント回路板について説明した。第5実施形態では、プリント回路板のプリント配線板に別の半導体素子を実装させて、プリント配線板と別の半導体素子とで別の半導体装置を構成した装置、即ち半導体装置と半導体装置とが積層して構成された積層型半導体装置について説明する。
積層型半導体装置500は、第1半導体装置である上記第1実施形態と同様の構成の半導体パッケージ200と、半導体パッケージ200とは別の第2半導体装置である半導体パッケージ300とを備えている。積層型半導体装置500は、これら半導体パッケージ200,300が積層方向に積層されて構成されている。
半導体パッケージ300は、インターポーザ201とは別のインターポーザとして、プリント配線板であるインターポーザ301Hと、半導体素子202とは別の半導体素子(半導体チップ)302とを有している。半導体素子302は、インターポーザ301Hの面(インターポーザ201の面212に対向する対向面)311とは反対側の面312に実装されている。したがって、インターポーザ301Hは、半導体パッケージ200と同様、半導体素子302が実装された面とは反対側の面311が凸、即ち上向きに凸の形状となる反りが生じる。なお、インターポーザ301Hの面312には、他の基板のランドにはんだで接合されるランド333が形成されている。
第5実施形態では、インターポーザ301Hは、上記第1実施形態と同様、複数のランド330が形成されている。複数のランド330は、上記第1実施形態と同様、複数の電極ランド331からなる電極ランド群341と、複数のダミーランド332からなるダミーランド群342とからなる。そして、電極ランド331及びランド220には、電極はんだ401が接合されて電極ランド331とランド220とが電気的に接続されている。ダミーランド332には、ダミーはんだ402が接合されているが、ダミーはんだ402はランド220には非接合である。そして、ダミーはんだ402は、上記第1実施形態と同様、インターポーザ201の面212の複数のランド220の内側領域である所定領域に接触して、インターポーザ201,301H間の間隔を保持する。
よって、第5実施形態によれば、上記第1実施形態と同様、ダミーはんだ402と電極はんだ401とのブリッジ、電極はんだ401同士のブリッジを防止することができる。
[実施例]
続いて、ダミーランドの形状を変えたときのはんだの広がり量を調べた実験結果を図8に示す。図8(a)は測定方法を説明するための図、図8(b)は測定結果を示すグラフである。
本実験では、半導体パッケージとプリント配線板の反りによって、幅32[mm]のパッケージを実装する領域において、中央部と端部に200[μm]の高低差が生じた場合を想定した。このとき、インターポーザとプリント配線板との間では、およそ0.7[°]の傾斜角度ではんだが上方から押し潰されるものとして単純モデル化した。
プリント配線板を想定した基板には、ガラスエポキシ材からなる有機基板を使用した。基板上には、寸法が0.5[mm]×0.15[mm]の矩形を2つ組み合わせて形成される、十字形状とT字形状のランドをそれぞれ設けた。また、直径がΦ0.5[mm]の円形状のランドを形成した。
ランド上にはソルダーレジストを設けておらず、ランドの外形はCu箔のエッチングのみにより形成されているが、溶融したはんだと基板とのぬれ性は、ソルダーレジストと同様に極めて低いことから、本結果への影響は考慮していない。
上記の基板上に、インターポーザを想定したガラス板の一端を支点になるよう固定し、支点から8[mm]の位置の基板上に厚さ0.1[mm]のスペーサを設けた。上記のスペーサは、ガラス板を押し込んだ際に、0.1[mm]の高さで停止するようにし、ガラス板と基板との間の傾斜角度を一定とするためのものである。
なお、ガラス板を押し当てた際のはんだを、およそ60[μm]の高さに形成するため、上記のガラス板の支点は、ランドの外形寸法に対する中心Peの位置から、5[mm]の間隔を離した位置で固定させるものとした。
各ランド上には、融点が140[℃]であるΦ0.4[mm]のはんだボールを、予め加熱溶融させて搭載しておいた。
以上のように作製したサンプルを用いて、はんだを加熱溶融させた後、はんだ上部からガラス板を押し当てながら、はんだが潰れた状態で冷却および固化させた。加熱方法はホットプレートを用い、設定温度は200[℃]とした。
ガラス板を押し当てる際は、はんだ溶融後に、基板を冷却用のアルミプレート上に移し、はんだが固化する前に行った。その後、図8(a)に示すように、固化したはんだ400の先端から後端までの長さを全長として、光学顕微鏡により測定し、比較を行った。
図8(b)に示すように、円形状のランドの場合のはんだの全長は、平均0.96[mm]であり、十字形状のランドの場合のはんだの全長は、平均0.94[mm]であった。この実験結果から、円形状のランドの場合と比較して、十字形状のランドでははんだの全長が短くなっていることが確認された。よって、上記第2実施形態で示したように、ダミーランド332Aの形状を十字形状にした場合では、円形状よりもはんだのはみ出し量を抑制する効果が高いことが示された。
さらに、十字形状のランド332Aをはんだのはみ出し方向に対して45°回転させた上記第3実施形態のランド332Bとした場合では、はんだの全長が平均0.90[mm]であったので、はんだの全長がさらに短くなることがわかった。この結果から、はんだのはみ出し方向に対して回転させない場合よりも、広がり量を抑制する効果が、より高められることが明らかとなった。
また、上記第4実施形態で示したT字形状のランド332Eでは、はんだの全長が平均0.86[mm]であり、他のランド形状と比較して、最もはんだの全長が短くなることが示された。
上述した効果が得られる理由は以下のとおりと考えられる。一つ目の理由として、基板とガラス板との上下間隔が平行でない状態ではんだが押し潰されると、ランドの表面付近では、はんだがランドにぬれて安定している。これに対し、ランド表面から離れた上方のはんだでは、ランドの面内を自由に流動できる状態となる。
ランドの形状が十字形状やT字形状の場合、押し潰されたはんだが、ランド表面と基板表面の両方と接触した状態となる。そのため、溶融したはんだとぬれ性が低い基板表面では、はんだがはみ出そうとする方向に対して、押し戻す力が同時に発生する。その結果、はみ出そうとする方向と直交する向きにはんだが広がりやすくなるため、はみ出し方向に対するはんだの全長が低減される。特に、T字形状の場合、仮想直線Lに対して交差(直交)する方向の幅が外周方向に向かって狭くなるように配置しているので、中心点Pに近い端辺363側にはんだが集まりやすい。したがって、仮想直線Lに沿う外周方向に向かってはんだがはみ出すのを抑制することができる。
またもう一つの理由として、はんだはランドとのぬれによって拘束されているため、はんだが押し潰されたとしても、ランドから逸脱してしまうことは無く、はみ出し方向と反対側のランドの端点を起点に広がろうとする。そのため、上記の起点の幅がはみ出し方向と直交する向きに広い程、はみ出し方向と反対側にはんだ体積を留まらせることができる。十字形状を45°回転させたランドや、T字形状を逆さに配置したものでは、はみ出し方向に対するランドの最後部において、上記の起点の幅が広いことから、このような効果がより高まったと考えられる。
上述した理由から、十字形状とT字形状では角部が形成されている必要は無く、曲線の組合せによって形成される、略十字形状や、略T字形状であっても同様の効果が得られる。
また、T字形状を用いる場合は、はんだのはみ出し方向に対して、正反対であることがより好ましいが、必ずしも正反対に配置しなければ、円形状のときよりも効果が得られないものではない。例えば、T字形状の基部が、0.3[mm]×1.0[mm]で形成される場合、T字形状の外形サイズに対する中心点を基準として、±16[°]以内の範囲で回転させたとしても、円形状よりも高い効果が期待できる。上述した結果は、それぞれランド単体での評価結果であるが、プリント配線板上に、ダミーランドとして複数配置した際にも、同様の効果を発揮できると考えられる。
また、インターポーザとプリント配線板の間隔が広がる方向に対し、十字形状あるいはT字形状のランドを、向きを変えて複数配置させることにより、ダミーはんだのはみ出し抑制効果をより高めることができ、より確実にブリッジ発生を低減できる。
なお、本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。
上記第1〜第4実施形態では、ダミーランド332〜332Gをプリント配線板に形成し、インターポーザ201のダミーランドに対向する部分には、絶縁部材230が形成されている場合について説明したが、逆の構成であってもよい。即ち、インターポーザ201にダミーランドを形成し、プリント配線板の絶縁部材350をダミーランドに対向させて、ダミーはんだを絶縁部材350に接続(接触)させてもよい。
その際、インターポーザ201の面212の中心点Poを中心とする所定領域Rに対応する位置とは、上記実施形態では、プリント配線板の、所定領域Rに対向する領域であったが、この場合はインターポーザ201の面212の所定領域Rそのものである。つまり、この場合、ダミーランド群を構成するダミーランドは、インターポーザ201の中心点Poを中心とする所定領域Rに配置されている。
また、この場合、絶縁部材350がソルダーレジストであるため、プリント配線板において、ソルダーレジストの表面レベルがランドの表面レベルよりも高い位置にある。これにより、プリント配線板に形成されたランドよりもソルダーレジストの厚さ分高い位置で、ダミーはんだが接触することになる。したがって、インターポーザとプリント配線板の間隔をより広げる効果が得られる。
更にまた、上記第1実施形態では、電極ランド331とダミーランド332との間隔が、電極ランド331同士の間隔よりも広い場合について説明したが、同一の間隔であってもよい。
また、上記第2〜第4実施形態において、電極ランドとダミーランドとの間隔を、電極ランド同士の間隔よりも広くすれば、はんだのブリッジの発生を更に効果的に防止することができる。
また第5実施形態では、インターポーザ301Hが上記第1実施形態のプリント配線板301と略同様の構成、即ちインターポーザ301Hのダミーランドの形状及び配置が上記第1実施形態と同様の場合について説明したがこれに限定するものではない。インターポーザ301Hのダミーランドの形状及び配置を、上記第2〜第4実施形態と同様としてもよい。
また、上記第1〜第5実施形態では、半導体パッケージがLGA型の場合について説明したが、これに限定するものではなく、半導体パッケージがBGA型の場合についても本発明は適用可能である。なおLGA型の半導体パッケージの実装構造の場合は、BGA型の半導体パッケージの実装構造の場合よりも基板間隔が小さくブリッジが生じやすいため、本発明を適用することにより、効果的にブリッジの発生を防止することができる。
100…プリント回路板、200…半導体パッケージ、201…インターポーザ、202…半導体素子、211…一方の面、212…他方の面、220…ランド、230…絶縁部材、301…プリント配線板、311…対向面、330…ランド、341…電極ランド群(第1ランド群)、342…ダミーランド群(第2ランド群)、350…絶縁部材

Claims (17)

  1. 半導体素子、及び一方の面に前記半導体素子が実装され、他方の面に導電性の複数のランドが形成されたインターポーザを有する半導体装置と、
    前記インターポーザの他方の面に対向する対向面に導電性の複数のランドが形成されたプリント配線板と、を備え、
    前記インターポーザ及び前記プリント配線板のうち一方の基板に形成された複数のランドは、他方の基板に形成されたランドにはんだで接続された第1ランド群と、前記他方の基板の絶縁部材にはんだで接続された第2ランド群と、を有し、
    前記第2ランド群を構成するランドが、前記インターポーザの他方の面の中心点を中心とする所定領域に対応する位置に配置されており、
    前記第1ランド群を構成するランドが、前記第2ランド群を囲うように前記第2ランド群の周囲に配置されていることを特徴とするプリント回路板。
  2. 前記第1ランド群を構成するランドと前記第2ランド群を構成するランドとの間隔が、前記第1ランド群を構成するランド同士の間隔よりも広いことを特徴とする請求項1に記載のプリント回路板。
  3. 前記第2ランド群を構成するランドが円形状に形成されていることを特徴とする請求項1又は2に記載のプリント回路板。
  4. 前記第2ランド群を構成するランドのうち少なくとも最外周に位置するランドが、矩形状の第1導体部分と、前記第1導体部分に交差する矩形状の第2導体部分とを有することを特徴とする請求項1又は2に記載のプリント回路板。
  5. 前記第1導体部分及び前記第2導体部分のうち少なくとも一方が、前記第2ランド群の中心点から放射状に延びる仮想直線に対して交差する方向に延びて形成されていることを特徴とする請求項4に記載のプリント回路板。
  6. 前記第1導体部分及び前記第2導体部分が、前記第2ランド群の中心点から放射状に延びる仮想直線に対して交差する方向に延びて形成されていることを特徴とする請求項4に記載のプリント回路板。
  7. 前記第1導体部分と前記仮想直線との成す角度、及び前記第2導体部分と前記仮想直線との成す角度が、45°であることを特徴とする請求項5又は6に記載のプリント回路板。
  8. 前記少なくとも最外周に位置するランドが、前記第1導体部分と前記第2導体部分とで十字形状に形成されていることを特徴とする請求項4乃至7のいずれか1項に記載のプリント回路板。
  9. 前記少なくとも最外周に位置するランドが、前記第1導体部分と前記第2導体部分とでV字形状に形成されていることを特徴とする請求項4乃至7のいずれか1項に記載のプリント回路板。
  10. 前記第2ランド群を構成するランドのうち少なくとも最外周に位置するランドが、前記第2ランド群の中心点から放射状に延びる仮想直線に対して交差し、かつ前記第2ランド群の中心点の側に形成された端辺を有することを特徴とする請求項1又は2に記載のプリント回路板。
  11. 前記少なくとも最外周に位置するランドが、前記端辺を有し前記仮想直線に対して交差する方向に延びる矩形状の基部と、前記基部に接続され、前記仮想直線に沿う方向に延びる突出部とでT字形状に形成されていることを特徴とする請求項10に記載のプリント回路板。
  12. 前記少なくとも最外周に位置するランドが、前記端辺を1辺とする多角形状に形成されていることを特徴とする請求項10に記載のプリント回路板。
  13. 前記多角形が三角形であることを特徴とする請求項12に記載のプリント回路板。
  14. 前記多角形が四角形であることを特徴とする請求項12に記載のプリント回路板。
  15. 前記一方の基板が前記プリント配線板であり、前記他方の基板が前記インターポーザであることを特徴とする請求項1乃至14のいずれか1項に記載のプリント回路板。
  16. 前記絶縁部材がソルダーレジストであることを特徴とする請求項1乃至15のいずれか1項に記載のプリント回路板。
  17. 請求項1乃至16のいずれか1項に記載のプリント回路板と、
    前記半導体素子とは別の半導体素子と、を備え、
    前記プリント配線板は、前記対向面とは反対側の面に前記別の半導体素子が実装された、前記インターポーザとは別のインターポーザであり、
    前記別の半導体素子と前記別のインターポーザとを有して、前記半導体装置とは別の半導体装置が構成されていることを特徴とする積層型半導体装置。
JP2014008422A 2014-01-21 2014-01-21 プリント回路板及び積層型半導体装置 Active JP6344919B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014008422A JP6344919B2 (ja) 2014-01-21 2014-01-21 プリント回路板及び積層型半導体装置
US14/593,346 US9406600B2 (en) 2014-01-21 2015-01-09 Printed circuit board and stacked semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014008422A JP6344919B2 (ja) 2014-01-21 2014-01-21 プリント回路板及び積層型半導体装置

Publications (2)

Publication Number Publication Date
JP2015138818A true JP2015138818A (ja) 2015-07-30
JP6344919B2 JP6344919B2 (ja) 2018-06-20

Family

ID=53545469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014008422A Active JP6344919B2 (ja) 2014-01-21 2014-01-21 プリント回路板及び積層型半導体装置

Country Status (2)

Country Link
US (1) US9406600B2 (ja)
JP (1) JP6344919B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
KR102245132B1 (ko) * 2014-05-14 2021-04-28 삼성전자 주식회사 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
US9842818B2 (en) 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
US10304799B2 (en) 2016-12-28 2019-05-28 Intel Corporation Land grid array package extension
KR102450575B1 (ko) * 2018-07-10 2022-10-07 삼성전자주식회사 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
US11158572B2 (en) 2019-08-30 2021-10-26 Advanced Semiconductor Engineering, Inc. Package structure including a first electronic device, a second electronic device and a plurality of dummy pillars
US11694984B2 (en) * 2019-08-30 2023-07-04 Advanced Semiconductor Engineering, Inc. Package structure including pillars and method for manufacturing the same
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
TWI712136B (zh) * 2020-02-26 2020-12-01 頎邦科技股份有限公司 覆晶接合結構及其線路基板
KR20210126228A (ko) 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
US12002741B2 (en) * 2021-07-14 2024-06-04 Avago Technologies International Sales Pte. Limited Structure for improved mechanical, electrical, and/or thermal performance having solder bumps with different lengths

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JPH0945731A (ja) * 1995-05-22 1997-02-14 Hitachi Chem Co Ltd 半導体チップの接続構造及びこれに用いる配線基板
JPH11176878A (ja) * 1997-12-09 1999-07-02 Hitachi Ltd 半導体装置、その製造方法および実装方法
JP2001068594A (ja) * 1999-06-22 2001-03-16 Mitsubishi Electric Corp 電子回路パッケージ、実装ボード及び実装体
JP2001127202A (ja) * 1999-11-01 2001-05-11 Nec Corp Bga型半導体装置
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2007189044A (ja) * 2006-01-13 2007-07-26 Nec Electronics Corp 基板および半導体装置
JP2008124363A (ja) * 2006-11-15 2008-05-29 Nec Electronics Corp 半導体装置
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法
JP2010225822A (ja) * 2009-03-24 2010-10-07 Panasonic Corp 電子部品接合方法および電子部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030070931A1 (en) * 2001-10-17 2003-04-17 Honeywell Advanced Circuits, Inc. Selective plating of printed circuit boards
KR101789765B1 (ko) * 2010-12-16 2017-11-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JPH0945731A (ja) * 1995-05-22 1997-02-14 Hitachi Chem Co Ltd 半導体チップの接続構造及びこれに用いる配線基板
JPH11176878A (ja) * 1997-12-09 1999-07-02 Hitachi Ltd 半導体装置、その製造方法および実装方法
JP2001068594A (ja) * 1999-06-22 2001-03-16 Mitsubishi Electric Corp 電子回路パッケージ、実装ボード及び実装体
JP2001127202A (ja) * 1999-11-01 2001-05-11 Nec Corp Bga型半導体装置
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2007189044A (ja) * 2006-01-13 2007-07-26 Nec Electronics Corp 基板および半導体装置
JP2008124363A (ja) * 2006-11-15 2008-05-29 Nec Electronics Corp 半導体装置
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法
JP2010225822A (ja) * 2009-03-24 2010-10-07 Panasonic Corp 電子部品接合方法および電子部品

Also Published As

Publication number Publication date
JP6344919B2 (ja) 2018-06-20
US9406600B2 (en) 2016-08-02
US20150206832A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
JP6344919B2 (ja) プリント回路板及び積層型半導体装置
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US20110156226A1 (en) Interposer and semiconductor device
US20090045523A1 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
TWI546924B (zh) 用以製造包含具有開口之覆蓋層之電子裝置之方法及相關裝置
KR20070078711A (ko) 배선 기판 및 반도체 장치
JP2006339596A (ja) インタポーザおよび半導体装置
JP2011142185A (ja) 半導体装置
KR20020065045A (ko) 확장 패드들을 포함하는 반도체 칩 패키지
US10950464B2 (en) Electronic device module and manufacturing method thereof
US20090091026A1 (en) Stackable semiconductor package having plural pillars per pad
KR100381111B1 (ko) Bga패키지를 이용한 반도체장치 및 그 제조방법
TWI446844B (zh) 印刷電路板及印刷電路板之製造方法
JP2007042762A (ja) 半導体装置およびその実装体
JP2009064989A (ja) 半導体装置およびその製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP4777692B2 (ja) 半導体装置
TWI575686B (zh) 半導體結構
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JP2007027576A (ja) 半導体装置
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP5372235B2 (ja) 半導体装置および半導体装置実装体
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
JP2011119580A (ja) 電子装置及びその製造方法
JP2009099749A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180522

R151 Written notification of patent or utility model registration

Ref document number: 6344919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151