KR100381111B1 - Ｂｇａ패키지를 이용한 반도체장치 및 그 제조방법 - Google Patents

Ｂｇａ패키지를 이용한 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100381111B1
KR100381111B1 KR10-2001-0005840A KR20010005840A KR100381111B1 KR 100381111 B1 KR100381111 B1 KR 100381111B1 KR 20010005840 A KR20010005840 A KR 20010005840A KR 100381111 B1 KR100381111 B1 KR 100381111B1
Authority
KR
South Korea
Prior art keywords
connection
semiconductor device
type semiconductor
bga type
protrusions
Prior art date
Application number
KR10-2001-0005840A
Other languages
English (en)
Other versions
KR20010078779A (ko
Inventor
가노히데키
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20010078779A publication Critical patent/KR20010078779A/ko
Application granted granted Critical
Publication of KR100381111B1 publication Critical patent/KR100381111B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

BGA형 반도체장치는 기재(1), 기재(1)상에 형성된 접속부(2) 및 접합부상에 도금으로 형성된 다수의 돌출부(4)를 구비한다. 돌출부(4)를 매개하여 접합부(2)는 솔더볼(6)에 접속된다. 각 접속부(2)와 돌출부(4)는 금속도금층(5)으로 피복된 표면을 가진다.

Description

ＢＧＡ패키지를 이용한 반도체장치 및 그 제조방법{Semiconductor device using a BGA package and method of producing the same}
본 발명은 BGA(Ball Grid Array)패키지를 이용한 반도체장치 및 이를 제조하는 방법에 관한 것이다.
BGA패키지에 있어서, 핀수의 증가와 LSI 사이즈의 감소에 부응하여 솔더볼(solder ball)의 직경은 작아지고 있다.
BGA패키지는 종종 휴대장치에서 사용되고 있으며 낙하충격에 영향을 받을 수도 있다. 그러므로, 솔더볼과 기재(base member) 사이의 접속력을 증가시키는 것이 중요하다.
도 1에 나타낸 바와 같이, 종래 BGA형 반도체장치에 있어서, 솔더볼(44)은 기재(41)상에 형성되어 있으며 평평한 구조를 가진 접속부(42)에 접속된다. 금속도금층(45)은 접속부에 형성된다. 기재(41)에는 접속부(42)에 접속된 솔더레지스트(43)가 설치된다. 솔더볼(44)은 솔더레지스트(43)와 접속된다. 이러한 구조에 의하면, 솔더볼(44)과 기재(41)가 서로 접속된 접속면적이 충분하지 못할 정도로 작다. 따라서, 솔더볼(44)은 종종 열적충격테스트를 하는 경우 기재(41)로부터 떨어지거나 분리되는 경향이 있다.
전술한 문제점을 해결하기 위하여, 일본의 공개특허공보 평11-40940에서 접속력을 개선하고자 하는 구조를 가진 BGA형 반도체장치를 제안했다. BGA형 반도체는 도 2a에 나타내었다. 도 2a에 있어서, 기재(41)상의 접속부(42)는 다수의 요철부(56)를 형성하도록 에칭되어 있다. 따라서, 솔더볼(54)과 접속부(42) 사이의 접속면적이 확대된다.
그러나, 전술한 구조는 이하에서 도 2a 및 2b와 관련하여 설명되는 문제점들을 가지고 있다.
첫 번째 문제점은 다음과 같다. 접속부(42)를 에칭하여 얻어진 상기 구조에 있어서, 접속부(42)에 형성된 요철부(56)에는 종종 용융된 땜납(57)이 완벽하게 채워지지 않아 갭(58)을 남게 한다. 이 경우에 있어서, LSI가 프린트배선판(PWB)상에 탑재될 때, 틈이나 기포같은 다양한 흠(59)이 열적 응력하에서 갭(58)으로부터 생긴다.
두 번째 문제점은 다음과 같다. 접속부(42)가 에칭될 때, 접속부(42)의 표면이 오염되거나 산화될 수도 있다. 이것은 접속부(42)의 표면상에서 도금층(45)을 형성하는 것을 방해하여 솔더볼(54)과 접속부(42) 사이의 접속력이 저하되게 된다.
따라서, 본 발명의 목적은 BGA형 반도체장치와 그 제조방법에 있어서, 접속부와 솔더볼 사이의 접속력을 개선하는 것이다.
본 발명의 다른 목적은 BGA형 반도체장치와 그 제조방법에 있어서, 접속부와 솔더볼 사이의 갭의 형성을 방지하는 것이다.
본 발명의 또 다른 목적은 BGA형 반도체장치와 그 제조방법에 있어서, 접속부표면의 청정을 유지하는 것이다.
본 발명에 있어서, 기재상에 형성된 접속부 및 접속부상에 형성된 다수의 돌출부를 포함하는 BGA형 반도체장치가 제공된다.
BGA형 반도체장치는 접속부에 형성된 돌출부를 매개하여 접속부가 연결된 솔더볼을 더 포함한다.
돌출부는 접속부와 솔더볼 사이의 접속면적이 확대되도록 형성된다.
각 접속부와 돌출부는 금속도금층으로 피복된 표면을 가진다.
접속부와 솔더볼은 각 접속부와 돌출부의 표면상에 형성된 금속도금층을 매개하여 접속된다.
기재는 프린트기판이나 테이프인 것이 바람직하다.
접속부는 금속으로 이루어지는 것이 바람직하고 그 금속은 구리인 것이 바람직하다.
돌출부는 구리로 구성되는 것이 바람직하다.
돌출부는 접속부를 에칭하지 않고 접속부의 표면상에 형성된다.
기재에는 접속부와 접속된 솔더레지스트가 설치된다. 각 돌출부들은 솔더레지스트의 측면과 접하도록 위치하게 된다.
돌출부들의 높이는 솔더레지스트의 두께와 실질적으로 같도록 하는 것이 바람직하다.
또한, 본 발명에 의하면, 기재상에 접속부를 형성하는 단계, 접속부를 피복하도록 레지스트를 도포하는 단계, 접속부의 여러 부분들을 노출시키기 위하여 레지스트의 여러 부분들을 선택적으로 제거하는 단계, 접속부의 여러 부분상에 다수의 금속도금부분을 형성하기 위하여 접속부상에 금속도금을 수행하는 단계, 및 레지스트의 나머지 부분을 제거하여 다수의 금속도금부분이 접속부의 다수 돌출부로서 돌출하도록 하는 단계를 포함하는 BGA형 반도체장치의 제조방법이 제공된다.
상기 제조방법은 기재 및 접속부를 피복하도록 솔더레지스트를 도포하는 단계, 다수의 돌출부 및 다수의 돌출부를 에워싸는 접속부의 중앙영역을 노출시키도록 솔더레지스트에서 개구부를 형성하는 단계, 다수의 돌출부와 접속부의 중앙영역상에 금속도금층을 형성하는 단계, 및 접속부상에 형성된 다수의 돌출부를 매개하여 접속부상에 용융접합(fusion-bonding)으로 솔더볼을 접속하는 단계를 더 포함한다.
다수의 돌출부는 접속부를 에칭하지 않고 접속부상에 형성된다.
본 발명에 의한 BGA패키지를 사용하는 반도체장치에 있어서, 돌출부는 그것에 의하여 솔더볼과 접속부가 서로 접속하는 접속면적을 확대하기 위하여, 테이프 및 프린트기판과 같은 기재상에 형성된 접속부(솔더볼에 접속됨)상에 형성된다.
보다 구체적으로 말하면, 돌출부는 접속부상에 형성되기 때문에, 접속면적은 접속부가 평평한 구조를 갖는 종래 BGA형 반도체장치(도 1)에 비해서 증가된다. 따라서, 접속부와 솔더볼 사이의 접속력이 개선된다.
접속부와 솔더볼 사이의 접속력을 증가시키기 위한 목적을 가진 종래 BGA형 반도체장치에 있어서, 접속부는 접속면적을 확대하기 위하여 요철을 형성하도록 에칭된다(도 2a 및 2b). 그러나, 이 구조는 솔더볼을 접속할 때 용융된 땜납이 완벽하게 요철부에 채워지지 않아 갭이 생길 수도 있는 문제점이 있다. 이러한 갭들은 BGA패키지가 프린트기판상에 탑재될 때의 높은 온도에서 틈의 원인이 될 수도 있다. 다시 말하면, 본 발명에 의하면, 솔더볼과 접속부 사이의 그와 같은 갭들의 형성을 방지하는 것이 가능하다.
도 2a 및 2b에 나타낸 구조에 있어서, 접속부는 에칭되어 있다. 그러므로, 접속부의 표면은 오염될 수도 있고, 에칭의 찌꺼기나 그 밖의 다른 불순물이 에칭할 때 포획될 수도 있다. 다시 말하면, 본 발명에 의하면, 돌출부는 도금에 의하여 형성되기 때문에 접속부표면의 청정을 유지하는 것이 가능하다.
도 1은 접속부가 평평한 구조로 된 종래 BGA형 반도체장치;
도 2a 및 2b는 접속부가 요철구조로 된 종래의 다른 BGA형 반도체장치;
도 3은 본 발명의 제1 실시예의 BGA형 반도체장치;
도 4a 내지 4h는 도 3에 나타낸 BGA형 반도체장치의 제조방법을 나타낸 도면; 및
도 5a 및 5b는 본 발명의 제2 실시예의 BGA형 반도체장치를 나타낸 도면이다.
*도면의 주요부분에 대한 부호의 설명
1, 41 : 기재 2, 42 : 접속부
3, 7, 43 : 솔더레지스트 4, 9, : 돌출부
5, 45 : 금속도금층 6, 44, 54 : 솔더볼
8 : 마스크 56 : 요철부
10, 57 : 땜납 58 : 갭
59 : 흠
도 3과 참조하면서 본 발명의 제1 실시예의 BGA형 반도체장치를 상세히 설명하기로 한다.
도 3에 나타낸 BGA형 반도체장치는 기판이나 테이프를 포함하는 기재(1), 구리와 같은 금속으로 구성된 접속부{솔더볼에 연결됨}(2), 기재(1)에 대한 보호와 절연을 위한 솔더레지스트(3)를 포함한다.
접속부(2)상에는 다수의 돌출부(4)가 예를 들면 구리도금에 의하여 형성된다. 각 접속부(2) 및 돌출부(4)는 금속도금층(5)으로 표면이 피복된다.
전술한 구조에 의하여 솔더볼(6)은 금속도금층(5)의 표면과 접속된다.
다음으로, 도 4a 내지 4h를 참조하면서 도 3에 나타낸 BGA형 반도체장치의 제조방법에 관한 설명을 하기로 한다. 도시된 방법은 돌출부를 형성하는 단계이다.
먼저, 도 4a를 참조하면, 기재(1)에는 회로형성을 실시하여 접속부(2)를 형성한다. 여기서 접속부(2)의 높이는 약 30㎛정도이다.
다음에는 도 4b를 참조하면, 구리도금용 솔더레지스트(7)가 피복된다.
도 4c에 나타낸 바와 같이, 솔더레지스트(7)에는 돌출부(4)에 대응하는 위치에 마스크(8)가 부분적으로 피복된다. 그후에, 노광과 현상이 수행된다.
도 4d를 참조하면, 마스크(8) 및 돌출부(4)부분의 솔더레지스트(7)가 제거된다.
도 4e에 나타낸 바와 같이, 돌출부(4)는 금속도금으로 형성된다. 여기서, 금속도금은 구리도금이다. 돌출부는 약 25 내지 30㎛의 높이를 가진다.
도 4f를 참조하면, 구리도금용 솔더레지스트(7)가 제거된다.
그후에 솔더레지스트(3)가 피복되고 개구부의 솔더레지스트(3)의 부분이 도 4g에 나타낸 바와 같이 제거된다.
다음에는 도 4h를 참조하면, Ni 및 Au와 같은 금속도금층(5)이 접속부(2)와 돌출부(4)상에 형성된다.
마지막으로, 도 3에 나타낸 바와 같이, 도 4h에 나타낸 단계에서 형성된 금속도금층(5)을 매개하여 솔더볼(6)은 약 200℃ 이상의 온도에서 용융되어 돌출부(4)에 접속된다.
다음에는 도 5a를 참조하면서 본 발명의 제2 실시예의 BGA형 반도체장치를 설명하기로 한다.
다수의 돌출부(9)가 도 4a 내지 4h와 관련하여 설명된 방법과 동일하게 형성된다.
제2 실시예에 있어서, 도 5a에 나타낸 바와 같이, 돌출부(9)는 솔더레지스트(3)의 측면과 접하도록 위치된다.
이런 구조에 의하면, 도 5b에 나타낸 바와 같이, 솔더볼(6)을 고온으로 용융하여 접속하는 경우에, 땜납(10)은 솔더볼(6)은 접속부(2) 쪽으로 뿐만 아니라 솔더레지스트(3)의 측면 쪽으로 땜납된다. 그러므로 접속면적은 확대된다.
그 결과, 접속력은 더욱 개선된다. 이 경우에 있어서, 돌출부(9)는 솔더레지스트(3)의 두께와 실질적으로 같은 30㎛의 높이를 가진다.
따라서, 본 발명의 제1 효과는 접속부와 솔더볼 사이의 접속력을 향상하는 것이다. 이것은 접속부상에 형성된 돌출부들이 종래 BGA형 반도체장치의 평평한 구조에 비하여 접속면적이 확대되기 때문이다.
본 발명의 제2 효과는 솔더볼과 접속부 사이의 갭형성을 방지할 수 있는 것이다. 접속부와 솔더볼 사이의 접속력을 증가시키기 위한 종래 BGA형 반도체장치에 있어서, 접속부는 접속면적이 확대되도록 에칭에 의하여 요철을 형성하였다.
그러나, 이 구조에 의하면 솔더볼이 접속될 때 용융된 땜납은 완벽하게 요철에 채워지지 않아 갭이 형성될 수 있는 문제점이 있다. 이 갭들은 BGA패키지가 프린트기판상에 탑재되는 높은 온도에서 틈의 원인이 될 수도 있다. 본 발명에 의하면, 그러한 갭의 존재에 의한 틈의 발생이 방지될 수 있다.
본 발명의 제3 효과에 의하면 접속부표면의 청정을 유지할 수 있다. 제2 효과와 관련하여 참조된 종래 구조에 있어서, 접속부는 에칭된다. 그러므로, 접속부의 표면은 오염될 수 있고 에칭의 찌꺼기나 불순물이 에칭할 때 포획될 수 있다. 다시 말하면, 본 발명에 의하면 접속부의 표면은 돌출부가 도금에 의하여 형성되기 때문에 높은 청정을 유지할 수 있다.

Claims (15)

  1. 기재상에 형성된 접속부;
    상기 접속부상에 형성된 다수의 돌출부; 및
    각각의 상기 접속부와 상기 돌출부에 피복된 금속도금층을 포함하는 BGA형 반도체장치.
  2. 제1항에 있어서, 상기 접속부가 상기 접속부상에 형성된 상기 돌출부를 매개하여 접속된 솔더볼을 더 포함하는 BGA형 반도체장치.
  3. 제2항에 있어서, 상기 접속부와 상기 솔더볼 사이의 접속면적이 확대되도록 상기 돌출부가 형성된 BGA형 반도체장치.
  4. 삭제
  5. 제4항에 있어서, 상기 접속부 및 상기 돌출부의 표면상에 형성된 상기 금속도금층을 매개하여 상기 접속부와 상기 솔더볼이 접속된 BGA형 반도체장치.
  6. 제1항에 있어서, 상기 기재는 프린트기판이나 테이프인 BGA형 반도체장치.
  7. 제1항에 있어서, 상기 접속부가 금속으로 구성된 BGA형 반도체장치.
  8. 제7항에 있어서, 상기 금속이 구리인 BGA형 반도체장치.
  9. 제1항에 있어서, 상기 돌출부가 구리로 구성된 BGA형 반도체장치.
  10. 제1항에 있어서, 상기 접속부를 에칭하지 않고 상기 접속부의 표면상에 상기 돌출부가 형성된 BGA형 반도체장치.
  11. 제1항에 있어서, 상기 기재에는 상기 접속부와 접하는 솔더레지스트가 설치되고, 각각의 상기 돌출부가 상기 솔더레지스트의 측면에 접하도록 위치한 BGA형 반도체장치.
  12. 제1항에 있어서, 상기 돌출부가 상기 솔더레지스트의 두께와 실질적으로 같은 높이를 가진 BGA형 반도체장치.
  13. BGA형 반도체장치의 제조방법에 있어서,
    기재상에 접속부를 형성하는 단계;
    상기 접속부를 피복하도록 레지스트를 도포하는 단계;
    상기 접속부의 다수 부분을 노출하도록 상기 레지스트의 다수 부분을 선택적으로 제거하는 단계;
    접속부의 상기한 다수 부분상에 다수의 금속도금부분을 형성하기 위하여 상기 접속부상에 금속도금을 수행하는 단계; 및
    상기 레지스트의 나머지 부분을 제거하여 상기 접속부상에서 다수의 돌출부로 되는 상기의 다수 금속도금부분을 남겨놓는 단계를 포함하는 BGA형 반도체장치의 제조방법.
  14. 제13항에 있어서,
    상기 기재 및 상기 접속부를 피복하도록 솔더레지스트를 도포하는 단계;
    상기 다수의 돌출부, 및 상기 다수의 돌출부를 에워싸는 상기 접속부의 중앙영역을 노출시키기 위하여 상기 솔더레지스트에서 개구부를 형성하는 단계;
    상기 다수의 돌출부 및 상기 접속부의 중앙영역상에 금속도금을 형성하는 단계; 및
    상기 접속부상에 형성된 상기 다수의 돌출부를 매개하여 상기 접속부에 솔더볼을 용융접합으로 접속하는 단계를 더 포함하는 제조방법.
  15. 제13항에 있어서, 상기 접속부를 에칭하지 않고 상기 접속부상에 상기 다수의 돌출부가 형성되는 제조방법.
KR10-2001-0005840A 2000-02-09 2001-02-07 Ｂｇａ패키지를 이용한 반도체장치 및 그 제조방법 KR100381111B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-031710 2000-02-09
JP2000031710A JP2001223293A (ja) 2000-02-09 2000-02-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20010078779A KR20010078779A (ko) 2001-08-21
KR100381111B1 true KR100381111B1 (ko) 2003-04-23

Family

ID=18556428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0005840A KR100381111B1 (ko) 2000-02-09 2001-02-07 Ｂｇａ패키지를 이용한 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US20010011777A1 (ko)
JP (1) JP2001223293A (ko)
KR (1) KR100381111B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US20050221635A1 (en) * 2004-03-30 2005-10-06 International Business Machines Corporation Micro-bumps to enhance lga interconnections
JP4010311B2 (ja) * 2004-09-06 2007-11-21 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
DE102007045732A1 (de) * 2007-09-25 2009-04-09 Qimonda Ag Bauelement mit dreidimensionaler Lötfläche und Herstellverfahren
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
JP2009105119A (ja) 2007-10-22 2009-05-14 Spansion Llc 半導体装置及びその製造方法
JP5003416B2 (ja) * 2007-11-06 2012-08-15 住友電気工業株式会社 面発光半導体レーザ
JP5020051B2 (ja) * 2007-12-14 2012-09-05 ローム株式会社 半導体装置
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5334814B2 (ja) * 2009-11-27 2013-11-06 京セラ株式会社 配線基板および電子部品実装基板
JP6160901B2 (ja) * 2013-02-08 2017-07-12 ローム株式会社 半導体装置およびその製造方法
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
CN104934399A (zh) * 2015-06-23 2015-09-23 日月光封装测试(上海)有限公司 半导体基板及制造半导体基板的方法
WO2019225073A1 (ja) * 2018-05-22 2019-11-28 日立オートモティブシステムズ株式会社 物理量検出装置
CN112582366A (zh) * 2020-12-11 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装结构及其制备方法
US20220328394A1 (en) * 2021-04-07 2022-10-13 Mediatek Inc. Three-dimensional pad structure and interconnection structure for electronic devices

Also Published As

Publication number Publication date
KR20010078779A (ko) 2001-08-21
US20010011777A1 (en) 2001-08-09
JP2001223293A (ja) 2001-08-17

Similar Documents

Publication Publication Date Title
KR100381111B1 (ko) Ｂｇａ패키지를 이용한 반도체장치 및 그 제조방법
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
KR100541394B1 (ko) 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
KR100287393B1 (ko) 기판용 부착 패드 및 땜납 상호접속부의 형성방법
US20040232562A1 (en) System and method for increasing bump pad height
JP6344919B2 (ja) プリント回路板及び積層型半導体装置
US6514845B1 (en) Solder ball contact and method
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
JP2009117862A (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
KR980012316A (ko) 반도체 장치 및 그 제조 방법
KR102600022B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2010114140A (ja) 半導体装置及びその製造方法
KR20020000012A (ko) 슬릿이 형성된 칩 스케일 패키지 제조 방법
JPH1174312A (ja) 半導体装置およびはんだバンプの形成方法
KR100487812B1 (ko) 인쇄회로기판의 미세회로패턴 제조방법
KR20110058938A (ko) 반도체 패키지용 리드핀 및 반도체 패키지
JP4033811B2 (ja) フリップチップ実装体
JP2005183868A (ja) 半導体装置およびその実装構造
JP2002246512A (ja) Ｂｇａパッケージの構造及び実装基板の構造
JP2009076569A (ja) 半導体パッケージ、実装基板、およびこれらを含む半導体装置
KR100618700B1 (ko) 웨이퍼 레벨 패키지 제조방법
JP2006093290A (ja) 半導体装置およびその製造方法ならびに電子機器
JPS58157147A (ja) 混成集積回路基板
JPH09214114A (ja) プリント配線板製造方法
US6352915B1 (en) Method for manufacturing semiconductor package containing cylindrical type bump grid array

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee