JP5334814B2 - 配線基板および電子部品実装基板 - Google Patents

配線基板および電子部品実装基板 Download PDF

Info

Publication number
JP5334814B2
JP5334814B2 JP2009269450A JP2009269450A JP5334814B2 JP 5334814 B2 JP5334814 B2 JP 5334814B2 JP 2009269450 A JP2009269450 A JP 2009269450A JP 2009269450 A JP2009269450 A JP 2009269450A JP 5334814 B2 JP5334814 B2 JP 5334814B2
Authority
JP
Japan
Prior art keywords
conductor layer
wiring board
insulating substrate
metal
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009269450A
Other languages
English (en)
Other versions
JP2011114170A (ja
Inventor
久人 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009269450A priority Critical patent/JP5334814B2/ja
Publication of JP2011114170A publication Critical patent/JP2011114170A/ja
Application granted granted Critical
Publication of JP5334814B2 publication Critical patent/JP5334814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、半導体素子等の電子部品が実装され、電気信号の入出力のための接続端子が設けられて、機能モジュールを構成するのに好適な配線基板と、半導体素子等の電子部品が実装された電子部品実装基板に関する。
配線基板は、通常、絶縁層が複数層積層された絶縁基板の内部および表面に電気的に導通を取るための貫通導体や配線層が形成されている。このような配線基板では、表面に形成されている配線層のうち、半導体素子等の電子部品が実装されるか、あるいは外部回路基板など他の配線基板と接続され電気信号の入出力に寄与する接続端子が接合される部分はパッドとなっている。この場合、接続端子は、パッドに薄膜導体層や金属めっき層等を介してろう付けされている。
配線基板は、近年、半導体素子等の電子部品の高周波化や伝送信号の高速化に対応するために、配線層の低抵抗化が図られている。従来、配線基板は、絶縁基板としてアルミナを主成分とするものを用い、配線層にタングステンやモリブデンが用いられていたが、近年、これに代わり、配線層がタングステンやモリブデンよりも電気抵抗の低い銅や銀を主成分とするものに置き換えられ、それとともに絶縁基板はアルミナを主成分とするものから銅や銀等との同時焼成が可能なガラスセラミックスに置き換わってきている。
配線基板を構成する絶縁基板がガラスセラミックスにより形成されている場合、アルミナを絶縁基板とするものに比較して、配線層と絶縁基板との接合強度が低くなっていた。そのため、両者の接合性について様々な検討がなされ、接合性を改善するための技術が提案されてきた。
例えば、特許文献1には、絶縁基板の表面に形成される配線層を、厚み方向に2層構造とすることが示されている。この配線層は、絶縁基板側に、銅を主成分とし、アルミナなどの無機成分を接合強化剤として含ませた第1の導体層を配置し、この第1の導体層の表面側に、接合強化剤を含まないで銅を主成分とする第2の導体層とを層状に配置させた構造となっている。
そして、特許文献1では、第1の導体層に含まれるアルミナなどの無機成分が絶縁基板であるガラスセラミックスと反応して反応層を形成することによって、銅とガラスセラミックスとの接合強度が高まるものとされている。また、第1の導体層の表面側に形成された第2の導体層は、接合強化剤を含まないことから表面のほぼ全面に金属(銅)が露出しているため金属めっき層やろう財との接着性が向上するとともに、半導体素子等の電子部品や外部回路基板など他の配線基板との接続を行うための接続端子の接合も良好なものになる、と述べている。
特開平8−181441号公報
上述のように、特許文献1に開示されたようなパッドの構造では、絶縁基板側に配置された第1の導体層に対して、第1の導体層の表面側のほぼ全面に第2の導体層を形成した構造とすることで、第1の導体層と絶縁基板であるガラスセラミックスとの接合強度および第2の導体層と金属めっき層やろう材との接着性を初期の段階でいずれも良好な強度になる。
ところが、このような配線基板に対して温度サイクル試験などの信頼性評価を行った場合、絶縁基板と第2の導体層との熱膨張係数が大きく異なることに起因して、第1の導体層の表面側のほぼ全面に形成された第2の導体層の歪量が大きいことから絶縁基板と第1の導体層との接合界面が剥がれやすくなるために、第1の導体層と絶縁基板であるガラスセラミックスとの接合強度が大きく低下するという問題があった。
従って、本発明は、ガラスセラミックスからなる絶縁基板と導体層との接合性を長期間に亘って良好に維持できるとともに、金属めっき層やろう財との接着性に優れた配線基板と、これに搭載された電子部品を具備して構成される電子部品実装基板を提供することを目的とする。
本発明の配線基板は、ガラスセラミックスからなる絶縁基板と、該絶縁基板の表面に設けられた導体層とを具備する配線基板であって、前記導体層が、銅または銀とガラスを主成分とする接合強化剤とが焼結してなる基礎導体層と、該基礎導体層の表面に一部が埋設された状態で点在する、前記基礎導体層と同一の金属からなる金属粒子とを具備していることを特徴とする。
また、本発明の配線基板では、平面視したときの前記基礎導体層の表面の面積に対する前記金属粒子が占める面積の割合が、20〜80%であることが望ましい。
本発明の電子部品実装基板は、上記の配線基板と、該配線基板に実装された電子部品とを有することを特徴とする。
本発明によれば、ガラスセラミックスからなる絶縁基板と導体層との接合性を長期間に亘って良好に維持できるとともに、金属めっき層やろう材との接着性に優れた配線基板を提供することができる。また、この配線基板に電子部品を実装した電子部品実装基板は、信頼性に優れたものにすることができる。
本発明の配線基板を含む半導体素子収納用パッケージの断面図である。 本発明の一実施形態としての接続パッドの拡大断面図である。 図2に示す接続パッドを下側から見た状態の平面図である。 パッドの表面にろう材(ハンダ)を接合した状態を示す拡大断面図である。
本発明の配線基板の一実施形態について説明する。
図1は、本発明の配線基板を使用した半導体素子収納用パッケージの概略断面図である。図2は、本発明の配線基板の一実施形態として、外部回路基板など外部の回路と接続するための導体層であるパッドの拡大断面図である。図3は、図2に示すパッドを下側から見た状態を示す平面図である。図4は、パッドの表面にろう材(ハンダ)を接合した状態を示す拡大断面図である。
本発明の配線基板は、ガラスセラミックスからなる絶縁基板1と、この絶縁基板1の表面に設けられた導体層3とを具備するものである。また、絶縁基板1は、表面に形成された導体層3の他に、その絶縁基板1の内部に、貫通導体5を有しており、絶縁基板1の表面(図1では下面に対応)に設けられた導体層3は、貫通導体5と接続されて、例えば、外部回路基板など外部の回路と接続するためのパッドを形成している。以下、ここでいう導体層3とはパッドを意味するものである。
また、本発明の配線基板は、絶縁基板1の収納部1aに半導体素子等の電子部品7がガラス、樹脂およびろう材などから選ばれる1種の接着剤を介して固定されており、電子部品7は、導体層3にボンディングワイヤ8を介して電気的に接続されている。また、絶縁基板1の上面には蓋体9がガラス、樹脂、金属およびろう材などから選ばれる1種の封止材を介して接合されており、絶縁基板1と蓋体9とからなる容器の内部に半導体素子等の電子部品7を気密に収納し、配線基板の下層側の導体層3にハンダ10を接合することによって電子部品実装基板の一例である半導体素子収納用パッケージが完成する。
本発明の配線基板は、導体層3が、銅または銀とガラスを主成分とする接合強化剤とが焼結してなる基礎導体層3aと、該基礎導体層3aの表面に一部が埋設された状態で点在する、前記基礎導体層と同一の金属からなる金属粒子3bとを具備していることを特徴とする。
このような構成によれば、導体層3が、絶縁基板1側に銅または銀と接合強化剤とを焼結してなる基礎導体層3aを有するものであることから、基礎導体層3aに含まれる接合強化剤がガラスセラミックスと反応して反応層を形成することにより、基礎導体層3aとガラスセラミックスからなる絶縁基板1との接合強度を高めることができる。
また、かかる導体層3は、基礎導体層3aの表面に一部が埋設された状態で基礎導体層3aと同一の金属からなる金属粒子3bが点在した構造となっており、基礎導体層3aの金属と金属粒子3bの金属とを同じ金属とすることで、導体層3の表面に付与される金属めっき層やろう材との接着性を高めることができる。
さらに、この導体層3においては、上記のように、基礎導体層3bの表面に一部が埋設された状態で金属粒子3bが点在した構造となっているため、基礎導体層3aの表面側のほぼ全面に導体層が膜状に形成された場合に比較して温度変化によって起こる金属粒子の歪量が小さくなる。このため配線基板に対して温度サイクル試験などの信頼性評価を行った場合においても絶縁基板1と基礎導体層3bとの接合界面の剥がれを抑制できる。このことから基礎導体層3bと絶縁基板1であるガラスセラミックスとの接合強度の低下を小さくでき、これによりガラスセラミックスからなる絶縁基板1と基礎導体層3bとの接合性および金属粒子3bと金属めっき層やろう材との接着性を長期間に亘って良好に維持できる。これにより、温度サイクル試験後においてもハンダのボールプル強度の低下の少ない配線基板を得ることができる。
配線基板を構成するガラスセラミックスからなる絶縁基板1は、銅や銀の融点以下の温度で焼結可能な組成を有するガラスセラミックス材料からなるものである。
具体的には、ガラス粉末とセラミック粉末の原料粉末とを含むグリーンシートを焼結させたものであり、結晶相とガラス相とを有している。結晶相として、絶縁性および強度(ハンダのボールプル強度)の点で、ディオプサイド、セルシアン、コージェライト、アノーサイトが析出しているものが望ましい。
なお、本明細書中、”ガラスセラミックス”というのは、非晶質のガラス粉末と結晶性のセラミックスの粉末とを混合し焼成したもの、あるいは結晶性のガラスあるいはセラミックス、の両方含めた意味で用いる。
導体層3を構成する基礎導体層3は、銅または銀を主成分とし、これにガラスを主成分とする接合強化剤を含ませて焼結してなるものである。接合強化剤としては、ガラスセラミックスからなる絶縁基板の成分を含み焼結温度でガラスセラミックスとの間にアンカー効果による接着性向上が見られるガラス材料を選択することが好ましく、好適には、ガラスセラミックスからなる絶縁基板を形成するガラスや、このガラスにアルミナ,クオーツ,エンスタタイト,コージエライトおよびムライト等の無機フィラーを含ませたものが使用可能である。
この場合、ガラス材料としては、ガラスセラミックスからなる絶縁基板との反応性が高く、ガラスセラミックスからなる絶縁基板との同時焼成時の焼成収縮開始温度および焼成収縮終了温度が近く軟化温度が±50℃以内を示すものが好適であり、その組成は、SiOが50〜60質量%、Bが5〜10質量%、Alが5〜10質量%であり、残部に、BaO,SrO,CaOおよびMgO等のアルカリ土類金属酸化物を含むものが好ましい。
そして、基礎導体層3aの組成としては、銅または銀を100質量%としたときに、ガラスが2〜5質量%、および無機フィラーが0〜2質量%であるのがよい。ガラスが2質量%以下という下限は、前述のアンカー効果およびケミカルボンドが期待できる最低限の量としての観点から決定されたものである。5質量%という上限は、焼成後の導体層3の体積固有抵抗が銅または銀本来のそれに近く、充分に低くなるようにとの観点から決定されたものである。
また、ガラスおよび無機フィラーを上記範囲にすることにより基礎導体層3aと金属粒子3bとの接合性を高められると同時に、導体層3の表面に最終的に形成される金属めっき層やろう材との密着性をも高められるという利点がある。
さらに、本発明における接合強化剤には、上記のようなガラスセラミックスと反応して反応層を形成でき、これにより銅または銀とガラスセラミックスとの接着性を向上させる効果のあるチタン、酸化チタン、クロム、酸化クロム、マンガン、二酸化マンガン等も使用可能である。
焼成後の導体層3の体積固有抵抗を出来る限り低くするためには、接合強化剤の添加量は、できるだけ少量に抑えることが好ましい。従って、添加量が少なくても前述のアンカー効果およびケミカルボンドが期待できるように、接合強化剤の平均粒径は5μm以下とすることが望ましい。
上述の基礎導体層3aは、銅粉末または銀粉末と、接合強化剤となる他の成分粉末とを含んだペーストを印刷して所定のパターンを形成し焼成することで形成する。この場合、銅粉末、銀粉末およびガラスを主成分とする接合強化剤となる他の成分粉末の平均粒径は、ガラスセラミックスとの焼成収縮整合の点から1〜6μmが望ましい。
また、本発明の配線基板は、該基礎導体層3aの表面に一部が埋設された状態で点在する金属粒子3bとを具備している。
金属粒子3bは、基礎導体層3aとなるパターンを形成した後、このパターン上に、これも金属粒子3bを含むペーストを印刷して形成される。この場合、金属粒子3bは、基礎導体層3aとなるパターン上に、金属粒子3bを含むペーストを印刷した後、加圧処理を行い、金属粒子3bを基礎導体層3aとなるパターン中に一部埋設させることにより形成する。この場合、金属粒子3bを基礎導体層3b中で接触せずに互いにほぼ等間隔をおいて存在させるために、所定の間隔で開口されたメッシュを用いるのがよい。
ここで、金属粒子3bを形成するために用いるペーストは、実質的に無機成分として金属粒子3bとなる金属粉末以外は含まないものがよい。実質的に無機成分を含有しないペーストを用いることにより、金属粒子3bを形成するために用いるペースト中に含まれる金属粉末同士が焼結して、基礎導体層3bに一部埋設された状態で点在する金属粒子3bを形成することができるからである。
また、金属粒子3bの形状は、球状または不定形のいずれでもよく、さらに、金属粒子3bの表面に微少な凹みを有するものであってもよい。金属粒子3bの表面に微少な凹みが形成されていると、この金属粒子3bの表面に形成される金属めっき層やろう材がこの凹みに入り込み両材料の接着性をさらに高められるという利点がある。
また、金属粒子3bとなる金属粉末の平均粒径は、基礎導体層3aを形成するために用いる金属粉末と同等かもしくはわずかに大きいものを用いるのがよく、1〜8μmの範囲ものを用いることが望ましい。金属粉末として平均粒径が小さいものは、実質的に無機成分を含有しない金属粉末同士が焼結して表面に微少な凹みを無数有する金属粒子3bが形成され、一方、金属粉末の平均粒径が大きいものは、サイズの大きい金属粉末が基礎導体層3b中に単独で残るようになり、金属粒子3bが基礎導体層3aに一部が埋設された状態で点在するようになる。
金属粒子3bは、導体層3を平面視したときに、基礎導体層3aの表面の面積に対する金属粒子3bの占める面積の割合が20〜80%であることが望ましい。
導体層3を平面視したときに、基礎導体層3aの表面の面積に対する金属粒子3bの占める面積の割合が20〜80%であると、絶縁基板1上に形成した導体層3のボールプル強度の初期値に対する温度サイクル試験後の割合を97.5%以上に維持できるという利点がある。
この場合、基礎導体層3aに、一部埋設された金属粒子3bは、金属粒子3b同士が基礎導体層3a中で接触せずに互いにほぼ等間隔をおいて存在していることが望ましい。
また、金属粒子3bのサイズは、導体層3が円形である場合、導体層3の直径の1/20〜1/5が好ましい。金属粒子3bのサイズが、導体層3の直径の1/20〜1/5であると、金属粒子3b同士が基礎導体層3上において接触しにくく、また、導体層3の最上層の表面の凹凸を小さくできるという利点がある。
また、本発明の配線基板では、金属粒子3bの層のさらに外側に、適宜、金めっき層(特に、置換金めっき層)を設けてもよく、さらには、導体層3にピンの取り付ける場合は、ろう材(例えば、AuSn)を用いて行う。この場合、金めっき層はろう材中に溶け込んでしまい、事実上存在しなくなることが多い。
上述の配線基板を作製する方法としては、導体層3の形成しやすさ、取扱いの容易さなどからグリーンシート法を用いるのが望ましい。
グリーンシートは、原料粉末と樹脂、溶剤等を混合撹拌して得たスラリーを脱気した後、グリーンシート作製機によって作製される。この方法においては、スラリーの粘度及びドクターブレードの間隙等の調整によってグリーンシートの厚さを変えることが可能であるが、割れ等のないシートを作るためにシートの厚さは100〜500μmが望ましい。このシートを用途に応じて、穴明け、導体ペースト充填、配線、パターンを印刷した後、複数枚積層し、焼成する。上述の基礎導体層3a、金属粒子3bの層となるパターンを、この焼成前に印刷しておく。また、積層に際しては、金属粒子3bを外側に位置させるような向きで積層する。
焼成雰囲気としては、導体層3に銅を用いる場合には、導体が酸化せず、樹脂が飛散除去される非酸化性雰囲気もしくは真空中が望ましい。導体層3に銀を用いる場合には、大気中または酸素濃度が大気雰囲気に近い酸化性雰囲気が望ましい。雰囲気圧は、通常、常圧でよいが、必要に応じて加圧してもよい。焼成温度は、900〜1050℃とするのがよく、焼結時間は、通常0.5〜3時間とするのがよい。また焼成時、通常、積層基板を加圧しないが、必要に応じて加圧焼成してもよい。
本発明の配線基板は、ガラスセラミックスからなる絶縁基板側に位置する基礎導体層3bは、銅または銀以外に、ガラスを主成分とする接合強化剤を含み、さらに、アルミナ、ムライト、チタン、酸化チタン、クロム、酸化クロム、マンガン、二酸化マンガン等の無機フィラーを含むため、アンカー効果およびケミカルボンド等によって絶縁基板であるガラスセラミックスとの接着性が良好である。
一方、外側に位置する金属粒子3bは、実質的に無機成分を含有しないペーストを用いて焼成を行うため、基礎導体層3bの表面に一部が埋設された状態で点在する金属粒子3bを形成することができる。そのため、金属めっき層との接着性、ろう材との接着性がともに良好となるのである。
これらの2つの層(基礎導体層3aと金属粒子3b)はどちらも銅または銀が主成分であり、また、銅または銀の融点に近い温度で焼成するため、両層間の接着性は極めて良好である。
本発明の電子部品実装基板は、上述したように、半導体素子収納用パッケージに代表されるものであり、配線基板と、該配線基板に実装された電子部品とを有することを特徴とする。電子部品実装基板を構成する配線基板が、上記した本発明の配線基板であると、配線基板に半導体素子6などの電子部品を搭載して実際に長期間使用した場合においても、絶縁基板1と導体層3との接合界面の剥がれを抑制できることから、信頼性に優れた電子部品実装基板を得ることができる。なお、電子部品としては、能動素子の代表例である半導体素子の他に、コンデンサ、圧電素子、受光素子などの受動素子を実装可能である。
本発明の配線基板について実装信頼性を評価するために、評価基板を作製した。この評価基板は、幅30mm×30mm、厚み1.0mmのガラスセラミックスからなる絶縁層を複数積層して形成した絶縁基板の表面に、直径が0.12mmの導体層を形成し、この導体層をパッドとしたものである。
以下に、評価基板の製造方法について示す。
まず、絶縁基板を構成するグリーンシートを作製した。SiO、Al、B、BaO、MgO、CaO、ZnOを含むガラス粉末、クォーツ粉末、およびCaZrO粉末を準備し、ガラス粉末を57質量%、クォーツ粉末を40質量%、CaZrO粉末を3質量%秤量し、有機バインダー、可塑剤を添加して、ガラスセラミック組成物用スラリーを調製した。
次に、このガラスセラミック組成物用スラリーをドクターブレード法により成形して、200mm×200mm、厚み125μmのグリーンシートを作製した。ここで、グリーンシートにはパンチングにより直径120μmのスルーホールを形成した。
パッドの基礎導体層を形成するために、金属粉末として銅または銀を、接合強化剤として、グリーンシートに用いたのと同じガラス粉末を、有機バインダとしてアクリル樹脂を、また、有機バインダを溶解させる溶媒としてジブチルプタレートを、可塑剤としてそれぞれ準備した。次いで、銅粉末または銀粉末100質量部に対して、ガラス粉末を5質量部添加し、これに有機バインダを15質量部添加し、溶剤を混ぜて混錬することで、主成分として銅または銀を含む導体ペーストを作製した。この方法で作製した導体ペーストをスクリーン印刷法により、グリーンシートに形成したビアホールへ充填するとともに、表面に印刷塗布を行なった。銅粉末および銀粉末は平均粒径が2μmのものを用いた。ガラス粉末は平均粒径が1μmのものを用いた。なお、比較例として、基礎導体層を形成する導体ペーストとしてガラス粉末を添加しない導体ペーストを用いたものも作製した。
次に、導体層における金属粒子の部分を形成するための第2導体ペーストは、基礎導体層側のパターンを形成するために調製した導体ペーストからガラス粉末を添加しないで調製したものを準備した。
次に、グリーンシートの表面に形成した導体ペーストの上に、金属粒子を形成するための第2の導体パターンをスクリーン印刷法を用いて形成し、次に、加圧処理により第2導体パターンの金属粒子をその下方にある導体パターン中に一部(例えば、直径の半分程度)
を埋設させた。基礎導体層を形成するための導体パターンの面積に対する金属粒子となる第2導体パターンの面積比率は、スクリーンに開口している孔の数を変化させて調整した。
なお、基礎導体層となる導体パターンの直径は約1000μmとし、印刷厚みは約20μmとした。また、金属粒子となる第2導体パターンの直径は約80μmとし、印刷厚みは10μmとした。グリーンシートの表面に形成した基礎導体層を形成するための導体パターンの数は一つの評価基板において100個とした。
こうして得られた導体層となる導体パターンを形成したグリーンシートを最表面に配置したグリーンシート積層体を作製した。グリーンシートの積層数は10層とした。この時、グリーンシート間に接着剤を均一に塗布し、40℃、20MPaの条件で加圧積層を行った。
続いて、これらのグリーンシート積層体を酸化アルミニウム質焼結体の台板上に載置して有機バインダ等の有機成分を分解除去するために、窒素雰囲気中、750℃で加熱処理した後、窒素雰囲気中、900℃で1時間焼成を行って評価基板を作製した。
焼成後に得られた評価基板のうち、一部の評価基板には、導体層にめっき層として、ニッケルを約3〜5μm、金を約0.1〜0.5μmの厚さで順次被着させた。
このようにして得られた評価基板の導体層の直径はφ0.8mmであり、導体層に存在する金属粒子の面積比率は表1に示す比率になっていることを実体顕微鏡(倍率:100倍)を用いて写真撮影し、その写真を画像解析装置にかけて基礎導体層の表面の面積および金属粒子の面積を算出して面積比率を求めた。
なお、焼成後に得られた評価基板に形成された導体層上の金属粒子の表面には、金属粒子の最大径の1/50〜1/200程度の直径を有する凹みが無数に形成されていた。
また、評価基板を厚み方向に切断した断面を研磨して導体層の断面を、元素分析装置を備えた電子顕微鏡により分析したところ、基礎導体層と絶縁基板との界面を含む基礎導体層の内部には銅または銀とともに添加したガラスが存在していることが確認された。さらに、金属粒子はその断面から見た形状が不定形であり、また、金属粒子の表面の微少な凹みには金属めっき層が入り込んでいることを確認できた。
次に、金属めっき層を形成した評価基板の導体層上に、直径が0.8μmの半田ボール(鉛:64モル/錫:34モル)を設け、半田ボールの一部が溶融する温度に加熱して半田ボールを導体層に接合して、ボールプル強度試験用の評価基板を作製した。
そして、作製したボールプル強度試験用の評価基板のうち約半数について温度サイクル試験(温度:−55〜125℃、下限温度および上限温度での保持時間:30分、−55から125℃までの昇降温の時間を15分、サイクル数:1000回)を行った。
ボールプル強度試験は、温度サイクル試験を行う前と温度サイクル試験後にそれぞれ測定し、100個の評価基板の平均値として求めた。このとき、ボールプル強度試験は、測定機としてボンドテスター4000を用い、チャック治具はJAW0.80DIA、チャック圧は1.5bar、保持時間2s、スピード83μm/sで測定した。また、このボールプル強度の測定試料の破壊モードを10倍の顕微鏡を用いて確認した。この結果を表1に示す。
Figure 0005334814
表1の結果から明らかなように、本発明範囲内の試料(試料No.2〜10,13〜21,24〜32)では、ボールプル強度の初期値が7.8kg/mm以上であり、温度サイクル試験後のボールプル強度が初期値に対して87.5%以上であり、また、破壊モードがいずれもハンダボールの破壊となっており、金属粒子と金属めっき層間の剥がれが無く、基礎導体層と絶縁基板であるガラスセラミックスからなる絶縁基板との接合強度の低下の小さいものであった。
特に、平面視したときの基礎導体層の表面の面積に対する金属粒子の面積の割合が20〜80%である試料(試料No.3〜9,14〜20,25〜31)では、温度サイクル試験後のボールプル強度が初期値に対して、97.5%以上であった。
これに対して、導体層に金属粒子を形成しなかった試料(試料No.1,12および23)では、ボールプル強度の初期値が6.1kg/mm以下であり、ボールプル強度試験後の破壊モードがハンダとパッド間の破壊となっていた。また、金属粒子の面積比率を100%とした試料(試料No.11,22および33)では、温度サイクル試験後のボールプル強度が初期値に対して、37.5%以下であった。また、基礎導体層を形成する導体ペーストとしてガラス粉末を添加しないものを用いて作製した評価基板では、ボールプル強度の初期値が5.1kg/mmであり、上記条件の温度サイクル試験後に基礎導体層とガラスセラミックスからなる絶縁基板との界面で一部剥がれが見られた。
1・・・・絶縁基板
1a・・・収納部
3・・・・導体層
3a・・・基礎導体層
3b・・・金属粒子
5・・・・貫通導体
6・・・・パッド
7・・・・電子部品
8・・・・ボンディングワイヤ
9・・・・蓋体
10・・・ハンダ

Claims (3)

  1. ガラスセラミックスからなる絶縁基板と、該絶縁基板の表面に設けられた導体層とを具備する配線基板であって、前記導体層が、銅または銀とガラスを主成分とする接合強化剤とが焼結してなる基礎導体層と、該基礎導体層の表面に一部が埋設された状態で点在する、前記基礎導体層と同一の金属からなる金属粒子とを具備していることを特徴とする配線基板。
  2. 平面視したときの前記基礎導体層の表面の面積に対する前記金属粒子の面積の割合が、20〜80%であることを特徴とする請求項1に記載の配線基板。
  3. 請求項1または2に記載の配線基板と、該配線基板に実装された電子部品とを有することを特徴とする電子部品実装基板。
JP2009269450A 2009-11-27 2009-11-27 配線基板および電子部品実装基板 Active JP5334814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009269450A JP5334814B2 (ja) 2009-11-27 2009-11-27 配線基板および電子部品実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009269450A JP5334814B2 (ja) 2009-11-27 2009-11-27 配線基板および電子部品実装基板

Publications (2)

Publication Number Publication Date
JP2011114170A JP2011114170A (ja) 2011-06-09
JP5334814B2 true JP5334814B2 (ja) 2013-11-06

Family

ID=44236274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269450A Active JP5334814B2 (ja) 2009-11-27 2009-11-27 配線基板および電子部品実装基板

Country Status (1)

Country Link
JP (1) JP5334814B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2553749B2 (ja) * 1990-09-07 1996-11-13 沖電気工業株式会社 半導体素子の実装方法
JPH04319202A (ja) * 1991-04-16 1992-11-10 Sumitomo Metal Mining Co Ltd 厚膜導体形成用組成物
JPH11111761A (ja) * 1997-10-08 1999-04-23 Fujitsu Ltd 半導体チップ部品の実装体
JP2001223293A (ja) * 2000-02-09 2001-08-17 Nec Corp 半導体装置及びその製造方法
JP2001267371A (ja) * 2000-03-21 2001-09-28 Hitachi Ltd 液晶表示装置
JP2003163427A (ja) * 2001-11-29 2003-06-06 Kyocera Corp セラミック配線基板
JP2006245140A (ja) * 2005-03-01 2006-09-14 Nissha Printing Co Ltd 回路端子の接続構造及び接続方法
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置

Also Published As

Publication number Publication date
JP2011114170A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP5293605B2 (ja) セラミック多層基板及びその製造方法
JP4703207B2 (ja) 配線基板
JP5334814B2 (ja) 配線基板および電子部品実装基板
JP4688314B2 (ja) 配線基板の製造方法
JP2001015895A (ja) 配線基板およびその製造方法
JP2004087989A (ja) 多層配線基板
JP4028810B2 (ja) 多層配線基板の製造方法
JP2008159726A (ja) 多層配線基板
JP4587562B2 (ja) 多層配線基板の製造方法
JP2002050869A (ja) 多層配線基板の製造方法
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2013115123A (ja) 配線基板およびその製造方法
JP5132387B2 (ja) 多層配線基板およびその製造方法
JP2000340716A (ja) 配線基板
JP3692214B2 (ja) 多層配線基板
JP2002353626A (ja) 多層配線基板およびその製造方法
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
CN107431047A (zh) 布线基板、电子装置以及电子模块
JP2005015284A (ja) 低温焼成磁器およびその製造方法、並びに配線基板
JP2004235346A (ja) 多層配線基板の製造方法
JP3934811B2 (ja) 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JP2007294926A (ja) 配線基板およびその製造方法
JP3273113B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130730

R150 Certificate of patent or registration of utility model

Ref document number: 5334814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150