JP6948302B2 - 回路のパッケージ構造 - Google Patents

回路のパッケージ構造 Download PDF

Info

Publication number
JP6948302B2
JP6948302B2 JP2018195414A JP2018195414A JP6948302B2 JP 6948302 B2 JP6948302 B2 JP 6948302B2 JP 2018195414 A JP2018195414 A JP 2018195414A JP 2018195414 A JP2018195414 A JP 2018195414A JP 6948302 B2 JP6948302 B2 JP 6948302B2
Authority
JP
Japan
Prior art keywords
lead
segment
width
connection portion
bump connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018195414A
Other languages
English (en)
Other versions
JP2019083312A (ja
Inventor
ツェン クオ−ウェイ
ツェン クオ−ウェイ
チェン ポ−チ
チェン ポ−チ
チェン ジュイ−フサン
チェン ジュイ−フサン
Original Assignee
シトロニックス テクノロジー コーポレーション
シトロニックス テクノロジー コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シトロニックス テクノロジー コーポレーション, シトロニックス テクノロジー コーポレーション filed Critical シトロニックス テクノロジー コーポレーション
Publication of JP2019083312A publication Critical patent/JP2019083312A/ja
Application granted granted Critical
Publication of JP6948302B2 publication Critical patent/JP6948302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1715—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/17154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1716—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8146—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、概して回路のリード構造に関する。本発明は、特に、生産安定性を改善し、かつ、微細ピッチに必要な要求に応えるために、隣り合うリード間のギャップが大きくなった回路のリード構造に関する。
近年、電子デバイスの機能に対する要求が高まっていることから、それに伴って電子デバイスの集積回路（ＩＣ）のリードカウントが増え、隣り合うリード間のギャップが狭くなっている。これにより、ＩＣ実装工程において、ＩＣにおける高リードカウントの開発動向を満足することを目標としてさらに多くのリードを狭スペースに作製するために、パッケージ中のリード構造は、隣り合うリード間のギャップを狭くする微細ピッチの目標を達成する必要がある。残念ながら、隣り合うリード間のギャップは狭いため、エッチング液を入れるのが困難である。その結果、エッチングが難しくなり、リード構造でさえもエッチングで形成することができない。実装技術の関連文献、例えば、米国特許公報第６、２２２、７３８Ｂ１、中国特許公報第１０９９１３５Ｃ２において、微細ピッチを目的とする技術内容およびエッチングの課題に対する解決法は何れも与えられていない。これにより、現在のＩＣ実装工程において、リード構造におけるギャップの限界がチップ設計に限界をもたらす。例えば、通常のパッケージは、隣り合うリードの間のギャップを十分に確保するために、リード構造の最小ピッチ（例えば、２０μｍ）を必要とする。この要件により、限られた回路スペースにおいてリードカウントが制限される。
それゆえ、本発明は、プロセスパラメータの変更、機械のアップグレード、および製造コストの上昇を必要とすることなく、安定して形成される回路のリード構造を提供する。さらに、形成された回路のリード構造は、微細ピッチ要求の目標にしっかりと応えることができる。これにより、生産収率を改善することができる。
本発明の目的は、隣り合うリード間のギャップを大きくするネッキング設計を採用する回路のリード構造を提供することにある。これにより、リード構造は、安定して作製され、かつ、微細ピッチ要求に応じることができ、生産収率を改善することができる。
本発明は、回路のリード構造を開示する。当該回路のリード構造は、第１リードと、第２リードとを備える。前記第１リードは、第１バンプ接続部と、第１リードセグメントとを備える。前記第１リードセグメントは、前記第１バンプ接続部に接続されている。前記第１リードセグメントの幅は、前記第１バンプ接続部の幅よりも狭い。前記第２リードは、前記第１リードに隣り合っており、前記第２リードと前記第１リードとの間には、リードギャップを有する。前記第２リードは、第２バンプ接続部、および第１リードセグメントを備える。前記第２リードの前記第１リードセグメントは、前記第２バンプ接続部に接続されている。前記第１バンプ接続部および前記第２バンプ接続部は、スタガード配置されている。前記第２バンプ接続部は、前記第１リードの前記第１リードセグメントに隣り合っている。
本発明の一実施形態に係るチップオンフィルム実装の側面図を示す。 チップオンフィルム実装に適用される、本発明の第１実施形態に係る回路のリード構造の上面図を示す。 チップオンフィルム実装に適用される、本発明の第２実施形態に係る回路のリード構造の上面図を示す。 本発明の第２実施形態に係る回路のリード構造の概略図を示す。 本発明の第３実施形態に係る回路のリード構造の概略図を示す。 本発明の第４実施形態に係る回路のリード構造の概略図を示す。 本発明の第５実施形態に係る回路のリード構造の概略図を示す。 本発明の第６実施形態に係る回路のリード構造の概略図を示す。 本発明の第７実施形態に係る回路のリード構造の概略図を示す。 本発明の第８実施形態に係る回路のリード構造の概略図を示す。 本発明の第９実施形態に係る回路のリード構造の概略図を示す。
本明細書および後掲の特許請求の範囲には、特定のデバイスを指す用語が使用されているが、製造者によっては異なる名称を用いて同一のデバイスを呼ぶことがあることは、当業者であれば認識できるであろう。本明細書および後掲の特許請求の範囲は、名称の相違を以って各デバイスを区別するのでなく、機能上の相違をデバイスの区別の基準とする。また、本明細書全体および後掲の特許請求の範囲に記載されている「含む」という文言は、オープンランゲージであり、「〜を含むが、これに限定されない」と解釈すべきである。また、「接続する」という文言は、直接的および間接的な、いかなる電気的接続をも含む。よって、例えば「第１装置が第２装置に接続されている」と記載されている場合、該第１装置が直接的に該第２装置に電気的に接続されていてもよいし、あるいは、該第１装置が他の装置または他の接続手段を介して該第２装置に電気的に接続されていてもよいことを意味する。
以下では、本発明の構成および構造、ならびに本発明によって奏する効果が、より一層理解および認識されるよう、各実施形態および添付の図面に沿って、本発明を詳細に説明する。
駆動チップの実装形式は、テープキャリアパッケージ（ＴＣＰ）、チップオンフィルム（ＣＯＦ）実装、およびチップオングラス（ＣＯＧ）実装を含む。以下では、本発明に係る回路のリード構造を説明するための実施形態としてＣＯＦ実装を選択する。しかしながら、 本発明に係る回路のリード構造は、他の実装形式にも適用可能である。それらの実施形態は説明しない。
図１は、本発明の一実施形態に係るチップオンフィルム実装の側面図を示す。図示するように、 実装構造１０は、基板２０、基板２０の両側に位置する複数の金属層３０、３１、複数のはんだマスク層４０、４２、および接着層５０を備え、ＩＣ６０を実装するために使用される。複数のバンプ６２が、ＩＣ６０の底部において、はんだ付けパッド（不図示）上に形成される。基板２０は、好ましくは可撓性基板である。従って、 基板２０の材質は、好ましくは折り曲げ可能な材質（例えばポリイミド（ＰＩ））が採用される。基板２０の厚みは折り曲げ可能となるように薄く作製されてよい。複数の金属層３０、３１の材質は、優れた信号伝送特性を有する導電体（例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、鉄（Ｆｅ）、錫（Ｓｎ））であってよい。複数のバンプ６２の材質は、金（Ａｕ）または錫鉛合金（Ｓｎ／Ｐｂ）であってよい。基板２０の両側に位置する複数の金属層３０、３１は、エッチングにより形成され、信号伝送のために使用される回路のリード構造である。複数のバンプ６２は、それぞれ複数の金属層３０、３１に接続する。言い換えると、 複数のバンプ６２は、ＩＣ６０と複数の金属層３０、３１とを接続するブリッジである。複数のはんだマスク層４０、４２は、複数の金属層３０、３１の一部領域を覆う。つまり、複数のはんだマスク層４０、４２は、回路のリード構造の一部構造を覆う。その一部構造の一例としては、回路のリード構造をはんだ付けするためには使用されないリードセグメントである。回路のリード構造のはんだ付けは、半田の付着物により生ずる酸化または短絡等から回路のリード構造を保護することを目的とする。接着層５０は、複数のはんだマスク層４０、４２それぞれの間のスペースを埋める。接着層５０は、基板２０、複数の金属層３０、３１、および複数のはんだマスク層４０、４２の間の複数のバンプ６２を覆う。さらに、接着層５０は、複数のはんだマスク層４０、４２の一部、およびＩＣ６０の底部と側面を覆う。接着層５０は、焼成工程の後で硬化され、接着層５０により覆われた、複数の金属層３０、３１（リード構造）、複数のバンプ６２、およびＩＣ６０を保護する。複数のはんだマスク層４０、４２の間に位置するリード構造のリードセグメントは、インナーリードと称されてよい。複数のはんだマスク層４０、４２の間に位置しないリード構造のリードセグメントは、アウターリードと称されてよく、外部回路に接続するために使用される。
図２は、チップオンフィルム実装に適用される、本発明の第１実施形態に係る回路のリード構造の上面図を示す。本発明に係る回路のリード構造と公知技術に係るリード構造との差異を明確に説明するために、本発明および公知技術に係る回路のリード構造が図２のＣＯＦ実装上に同時に示される。図示するように、左側の金属層３０が、エッチング後の本発明に係る回路のリード構造であり、互いに隣り合う複数のリード３３、３５、３６を有する。加えて、隣り合うリード間にはリードギャップが存在し、リードが互いに接続しないようにしている。例えば、第２リード３５は、第１リード３３に隣り合うものの接続していない。右側の金属層３１は、エッチング後の公知の回路のリード構造であり、隣り合う複数のリード３７、３８、３９を有する。隣り合うリード間にはリードギャップが存在し、これにより、リードは互いに接続していない。複数のリード３７、３８、３９はそれぞれ帯状である。複数のリード３７、３８、３９の一端は、ＩＣ６０の底部に対応し、ＩＣ６９の底部において複数のバンプ６２にそれぞれ接続する。これにより、複数のリード３７、３８、３９の幅は、複数のバンプ６２の幅よりも広い。複数のリード３７、３８、３９の他端は、外部回路（不図示）と接続するためにはんだマスク層４２に覆われていない。
再び図２を参照して、本発明に係る第１リード３３は、第１バンプ接続部３３２、第１リードセグメント３３４、および第２リードセグメント３３６を有する。第１リードセグメント３３４は、第１バンプ接続部３３２と第２リードセグメント３３６との間に接続される。第２リード３５は、第２バンプ接続部３５２、第１リードセグメント３５４、および第２リードセグメント３５６を有する。第１リードセグメント３５４は、第２バンプ接続部３５２と第２リードセグメント３５６との間に接続される。第３リード３６は、第３バンプ接続部３６２、第１リードセグメント３６４、および第２リードセグメント３６６を有する。第１リードセグメント３６４は、第３バンプ接続部３６２と第２リードセグメント３６６との間に接続される。本実施形態によると、 第３リード３６は、第１リード３３と同一であるが、第３リード３６が第１リード３３と同一である必要はない。上述したリード３３、３５、３６の複数のバンプ接続部３３２、３５２、３６２は、ＩＣ６０の底部において複数のバンプ６２にそれぞれ接続する。複数のリード３３、３５、３６の複数の第２リードセグメント３３６、３５６、３６６の一端は、外部回路と接続するためにはんだマスク層４０に覆われていない。
図２の実施形態によると、第１リード３３の第１リードセグメント３３４の幅および第２リードセグメント３３６の幅は第１バンプ接続部３３２の幅よりも狭い。第２リード３５の第１リードセグメント３５４の幅および第２リードセグメント３５６の幅は第２バンプ接続部３５２の幅よりも狭い。第３リード３６の第１リードセグメント３６４の幅および第２リードセグメント３６６の幅は第３バンプ接続部３６２の幅よりも狭い。本発明に係る回路のリード構造のネッキング設計（necking design）により、第１リード３３と第２リード３５との間のリードギャップは大きくなる。例えば、第１リード３３の第１リードセグメント３３４の幅および第２リードセグメント３３６の幅は第１バンプ接続部３３２の幅よりも狭い。これにより、第１リード３３の第１リードセグメント３３４と第２リード３５の第１リードセグメント３５４との間のギャップＣ１、および第１リード３３の第２リードセグメント３３６と第２リード３５の第２リードセグメント３５６との間のギャップＣ２は大きくなる。さらに、第２バンプ接続部３５２は、第１リードセグメント３３４の一方の側に位置し、第１リードセグメント３３４に隣り合う。これは、第１バンプ接続部３３２および第２バンプ接続部３５２がスタガード配置（千鳥状の配置）され（図中の水平方向に沿って）、第１リード３３と第２リード３５との間のリードギャップ（例えば、第２リード３５の第２バンプ接続部３５２と第１リード３３の第１リードセグメント３３４との間のギャップＣ３）がさらに大きくなりうることを意味する。前記のスタガード配置は、第１バンプ接続部３３２が第２バンプ接続部３５２の前方に位置することを意味する（図中の水平方向に沿って）。第２バンプ接続部３５２は、第１バンプ接続部３３２に隣り合ってもよいし、隣り合わなくてもよい。同様に、第２バンプ接続部３５２は、第３リード３６の第１リードセグメント３６４に隣り合う。第３バンプ接続部３６２および第２バンプ接続部３５２も同様に、第２リード３５と第３リード３６との間のリードギャップを大きくするためにスタガード配置される。（図中の水平方向に沿って）。
再び図２を参照して、本実施形態によると第１リード３３の第２リードセグメント３３６の幅は第１リードセグメント３３４の幅よりも広いが、それぞれのリードの第２リードセグメントの幅は第１リードセグメントの幅よりも広くなければならないわけではない。例えば、第２リード３５の第２リードセグメント３５６の幅は、第１リードセグメント３５４の幅と同じに設計されてもよい。本発明の他の実施形態によると、 第１リード３３の第２リードセグメント３３６の幅は、第１バンプ接続部３３２の幅よりも狭い必要はない。第２リード３５の第１リードセグメント３５４の幅および第２リードセグメント３５６の幅は、第２バンプ接続部３５２の幅よりも狭い必要はない。第３リード３６の第２リードセグメント３６６の幅は、第３バンプ接続部３６２の幅よりも狭い必要はない。
本発明に係る回路のリード構造と公知技術との差異を明確に比較するために、図２に記載された本発明に係る回路のリード構造と公知技術に係る回路のリード構造のピッチは同一である。例えば、ピッチＡ１、Ｂは、微細ピッチ要求に応じるためにそれぞれ１８μｍである。通常、ピッチは、二つの隣り合うリード構造間のギャップと一方のリード構造の幅の合計で定義される。従って、ピッチＡ１は、第２リードセグメント３３６の幅とギャップＣ２の合計となる。ピッチＢは、公知技術に係るリード３７の幅とギャップＣ０の合計である。図２によると、公知の回路のリード構造に係るリード３７、３８間のギャップＣ０は、明らかに、本発明に係る回路のリード構造の第１リード３３と第２リード３５との間のギャップＣ１、Ｃ２、Ｃ３よりも狭い。このため、エッチングにより公知技術に係るリード３７、３８を形成するときにリード３７、３８の間のスペースにエッチング液を入れるのが難しなり、エッチングが不十分となりうる。これは、安定性の高いリード構造が形成できず、生産収率が低くなるという問題が生じることを意味する。一方、第１および第２リード３３、３５間のギャップＣ１、Ｃ２、Ｃ３が広いことで、エッチング液は十分にギャップに入ることができる。これにより、安定性の高い第１および第２リード３３、３５が形成され、生産収率を改善する。さらに、本発明に係る回路のリード構造を採用することにより、コストを下げるためにリード構造の材料使用量が削減される。さらに、同じピン数とした場合、本発明に係る回路のリード構造のピッチＡ１が狭くなった後（例えば１８μｍ未満）、ＩＣ６０上の複数のはんだパッド間のギャップはさらに狭くなりうる。ＩＣ６０の領域（面積）をさらに小さくすることにより、ウェハ上により多くのチップを搭載でき、１つのウェハの価値を高めることができる。加えて、隣り合うリードのバンプ接続部にスタガード配置を採用することにより、隣り合うリードのバンプ接続部間のギャップが拡がり、バンプ接続部間の原子移動の可能性を下げる。さらに、本発明に係る基板２０を可撓性基板としうることで、リード間のギャップを拡げることにより、基板２０が歪む間にリードが短絡、断線、または破損する可能性が実質的に低下する。従って、本発明の実施形態に係る回路のリード構造が作製された後、リードを破損することなく複数回の折り曲げに耐えることができる。
図３は、チップオンフィルム実装に適用される、本発明の第２実施形態に係る回路のリード構造の上面図を示す。図２の実施形態によると、本発明に係る回路のリード構造がネッキング設計を採用することにより、同じピッチとした場合、本発明に係る回路のリード構造におけるギャップは、明らかに、公知の回路のリード構造のギャップよりも広い。これにより、ギャップを狭くすることで、リードのピッチはさらに減り、回路領域（面積）の利用効率を高めることができる。図３の実施形態によると、基板２０の左側面に位置する本発明に係る回路のリード構造のピッチＡ２（例えば１４μｍ）は、図２に示す実施形態にピッチＡ１よりも狭い。一方、基板２０の右側面に位置する公知の回路のリード構造のピッチＢは、図２に示すピッチＢと同じである。これにより、公知技術
に係る３つのリード３７、３８、３９が占めるのと同じ領域上に、本発明に係る４つのリード３２、３３、３５、３６を形成することができる。
さらに、第１リードセグメント３３４にネッキング設計が用いられると、第２バンプ接続部３５２は、第１リードセグメント３３４のネッキング部に位置し、第１リードセグメント３３４に隣り合うことができる。これにより、第１バンプ接続部３３２および第２バンプ接続部３５２はスタガード配置される。スタガード配置は、第２バンプ接続部３５２が第１バンプ接続部３３２に隣り合わないことを意味する。さらに、ネッキング設計された第１リードセグメント３３４は接着層５０の範囲を超えない。これにより、第１リードセグメントは、外部応力によって容易に破損しなくなる。加えて、リードセグメント３３４、３３６、３５４、３５６、３６４、３６６、３２４、３２６の幅が狭くなった後、それらリードセグメントが占める領域は少なくなり、容量性プレート効果（capacitive plate effect）が低下する。さらに、通常のエッチング工程において、２つの隣り合うリード間のギャップが狭すぎると、エッチングが不十分または不完全になり、２つの隣り合うリードが短絡する。公知の回路のリード構造において、２つの隣り合うリード間のギャップは制限されている。このギャップをさらに狭くする余地はほとんど残されていない。従って、厳しい微細ピッチ要求（例えば、１４μｍの微細ピッチ）に応える回路のリード構造を形成することは困難になる。一方。公知の回路のリード構造と比較すると、ネッキング設計が用いられた本発明に係る回路のリード構造は、２つの隣り合うリード間のギャップを拡げることができる。これにより、本発明に係る回路のリード構造は、安定的に作製され、厳しい微細ピッチ要求に応えることができる。実際に、公知の回路のリード構造のリード３７、３８の幅はバンプ６２の幅よりも広くないといけないため、リード３７、３８のピッチが１４μｍ未満で形成された場合には、リード３７、３８間のギャップＣ０は６μｍくらいにしなければならない。リード構造のギャップがそのように狭いと、エッチングが不十分になる可能性が著しく高まる。一般に、エッチングにより形成された１４μｍのギャップＢを有する公知の回路のリード構造の収率は、１０％以下であり、大量生産がまったくできない。エッチングにより形成された１４μｍのギャップＡ２を有する本発明に係る回路のリード構造の生産収率は大幅に高まり、大量生産が可能となる。従って、本発明に係る回路のリード構造を採用することにより、ピッチ１４μｍの要求に対して生産収率は大幅に改善する。さらに、リードセグメントの幅が狭くなり、２つの隣り合うリードセグメント間のギャップが広がることにより、大規模な電流スパイクの発生確率は低下し、実装中の金属残差により生ずる短絡の問題は軽減し、帯電防止チャージ容量（the anti-static-charge capability）は向上する。
再び図３を参照して、第１リードセグメント３３４は、第１リードセグメント３５４に隣り合う。第１リードセグメント３３４と第１リードセグメント３５４との間にはギャップＣ４が存在する。本実施形態において、ピッチは、リードセグメントおよびギャップの幅の合計である。例えば、ピッチは、第１リードセグメント３３４の幅およびギャップＣ４の合計である。ピッチは、１４μｍから１８μｍまであり、かつ、１８μｍ未満であってよい。同様に、第１リードセグメント３５４の幅およびギャップＣ４の合計は、１４μｍから１８μｍまでであり、かつ、１８μｍ未満であってよい。さらに、第２バンプ接続部３５２は、第１リードセグメント３３４に隣り合う。第２バンプ接続部３５２と第１リードセグメント３３４との間にはギャップＣ５が存在する。同様に、第１リードセグメント３３４の幅およびギャップＣ５の合計は、１４μｍから１８μｍまでであり、かつ、１８μｍ未満であってよい。さらに、第２リードセグメント３３６と第２リードセグメント３５６との間にはギャップＣ６が存在する。同様に第２リードセグメント３３６の幅およびギャップＣ６の合計は、１４μｍから１８μｍまでであり、かつ、１８μｍ未満であってよい。
図４は、本発明の第２実施形態に係る回路のリード構造の概略図を示す。図示するように、第１リードセグメント３３４および第２リードセグメント３３６の幅は第１バンプ接続部３３２の幅よりも狭い。第１リードセグメント３５４および第２リードセグメント３５６の幅は第２バンプ接続部３５２の幅よりも狭い。さらに、第１リードセグメント３３４の幅は、第２リードセグメント３３６の幅と等しい。第１リードセグメント３５４の幅は第２リードセグメント３５６の幅と等しい。第１リードセグメント３３４の側面は平坦である。第２バンプ接続部３５２の側面は第１リードセグメント３３４の側面と平行で、かつ平坦である。加えて、図４の実施形態に係るリード構造は、遷移部（例えば、第１リード３３の遷移部３３７）を有する。第１リードセグメント３３４は、遷移部３３７の底部と接続する。遷移部３３７の上部は、第２リードセグメント３３６と接続する。第３リード３６の構造は、遷移部３６７を備える。第１リードセグメント３６４は、遷移部３６７の上部と接続する。遷移部３６７の底部は、第２リードセグメント３６６と接続する。これにより、第２リード３５の第２バンプ接続部３５２は、ネッキング設計の２つの第１リードセグメント３３４、３６４の間に位置する。しかしながら、バンプ接続部は、ネッキング設計の２つの第２リードセグメントの間に位置してもよい。
図５は、本発明の第３実施形態に係る回路のリード構造の概略図を示す。図示するように、第１バンプ接続部３３２の幅は第２リードセグメント３３６の幅と等しい。第２バンプ接続部３５２の幅は、第２リードセグメント３５６の幅と等しい。さらに、第１リードセグメント３３４の幅は、第２リードセグメント３３６の幅よりも狭い。第１リードセグメント３５４の幅は、第２リードセグメント３５６の幅よりも狭い。これにより、図４および図５の実施形態に係る実施形態によると、第１リード３３の第２リードセグメント３３６の幅は、第１リードセグメント３３４の幅よりも広く、第１バンプ接続部３３２の幅よりも狭くしうる。
図６は、本発明の第４実施形態に係る回路のリード構造の概略図を示す。図示するように、第２バンプ接続部３５２は、第１リードセグメント３３４に隣り合う。第２バンプ接続部３５２と第１リードセグメント３３４との間には第１ギャップＤが存在する。第１リードセグメント３５４は、第２リードセグメント３３６に隣り合う。第１リードセグメント３５４と第２リードセグメント３３６との間には第２ギャップＥが存在する。第１ギャップＤと第２ギャップＥは同一である。
図７は、本発明の第５実施形態に係る回路のリード構造の概略図を示す。図示するように、第１リードセグメント３３４の幅は第１バンプ接続部３３２の幅よりも狭い。第２リードセグメント３３６の幅は、第１バンプ接続部３３２の幅と同一である。第１リードセグメント３５４および第２リードセグメント３５６の幅は、第２バンプ接続部３５２の幅よりも狭い。加えて、第１リードセグメント３５４の幅は、第２リードセグメント３５６の幅と同一である。
図８は、本発明の第６実施形態に係る回路のリード構造の概略図を示す。図示するように、第１リードセグメント３３４の幅は第１バンプ接続部３３２の幅よりも狭い。第２リードセグメント３３６の幅は、第１バンプ接続部３３２の幅と同一である。第１リードセグメント３５４の幅は、第２バンプ接続部３５２の幅よりも狭い。第１リードセグメント３５４の幅は、第２リードセグメント３５６の幅と同一である。
図４〜図８の実施形態に加えて、接着剤埋込工程において接着剤の排出を促すため、リードの形状は、丸く平滑に改められうる。図９は、本発明の第７実施形態に係る回路のリード構造の概略図を示す。図示するように、第２バンプ接続部３５２の形状は、接着剤の排出を促すため、丸く平滑に改められる。加えて、第１リードセグメント３３４の側面は湾曲にされる。これにより、第１リードセグメント３３４の側面に対応する第２バンプ接続部３５２の側面も同様に湾曲にされる。
図１０は、本発明の第８実施形態に係る回路のリード構造の概略図を示す。図示するように、第１バンプ接続部３３２および第２バンプ接続部３５２は、接着剤の排出を促すため、丸く平滑に改められる。加えて、第２バンプ接続部３５２は、第１リードセグメント３３４に隣り合う。第２バンプ接続部３５２と第１リードセグメント３３４との間にはギャップＦが存在する。第１リードセグメント３５４は、第２リードセグメント３３６に隣り合う。第１リードセグメント３５４と第２リードセグメント３３６との間にはギャップＧが存在する。ギャップＦはギャップＧと異なる。さらに、図１０の実施形態に係る第２リード３５の構造は、ネッキング設計による第１リード３３と第３リード３６との間に位置するため、第２リード３５の第１リードセグメント３５４の幅は第２バンプ接続部３５２の幅と同一になるように変更できる。あるいは、第２リード３５の第１リードセグメント３５４および第２リードセグメント３５６の幅は、第２バンプ接続部３５２の幅と同一になるように変更できる。これにより、もともとギャップＧと異なるギャップＦは、ギャップＧと同一になるように変更できる。
図１１は、本発明の第９実施形態に係る回路のリード構造の概略図を示す。図示するように、図１１の実施形態に係るリード構造の第２バンプ接続部３５２は、例えばバンプ接続部３５８の形状のように、異なる形状を有することができる。さらに、回路のリード構造に係る前記種々の実施形態によると、リードセグメントの幅が狭くなったため、リードセグメントと隣り合うリードセグメントまたはバンプとの間のギャップは広がる。このスペースの拡大は熱放散に有用である。さらに、回路のリード構造の種々の実施形態は互換適用できる。例えば、図１０の丸く平滑なバンプ接続部は図４に適用できる。図４のバンプ接続部の形状は、矩形から、丸く平滑や形状に変更できる。あるいは、図５に記載する、第２リードセグメント３３６の幅よりも狭い第１リードセグメント３３４の幅の条件は、図４に適用できる。そして、図４の第１および第２リードセグメント３３４、３３６の最初の等しい幅は、等しくないように変更できる。
纏めると、本発明は、第１リードおよび第２リードを備えた回路のリード構造を開示する。第１リードは、第１バンプ接続部および第１リードセグメントを有する。第１リードセグメントは、第１バンプ接続部に接続されている。第１リードセグメントの幅は、第１バンプ接続部の幅よりも狭い。第２リードは第１リードに隣り合っており、第１リードと第２リードの間にはリードギャップが存在する。第２リードもまた、第２バンプ接続部および第１リードセグメントを有する。第２リードの第１リードセグメントは、第２バンプ接続部に接続されている。第２バンプ接続部および第１バンプ接続部は、スタガードに配置されている。第２バンプ接続部は、第１リードの第１リードセグメントに隣り合っている。
本発明に係る回路のリード構造技術は、すべてのテープ体（tape houses）に広めることができる。追加的な機械を購入せず、資金を投下することなく、微細ピッチ要求に応じた回路のリード構造の安定性と生産収率を改善することができる。
従って、本発明は、新規性、進歩性、および単一性に関する法的要求に準拠する。しかしながら、前記記述は、本発明に係る実施形態を説明するのであって、本発明の範囲を限定するものではない。本発明の特許請求の範囲に記載の形状、構造、回路、特徴および精神に基づいて成される均等的な変更および修正は、全て本発明の特許請求の範囲内に含まれる。

Claims (16)

  1. 回路のパッケージ構造であって、
    基板と、
    前記基板上に配置されており、かつ、第１リードおよび第２リードを含む、複数の金属層と、
    複数のはんだマスク層と、
    複数のバンプと、
    接着層と、を備え、
    前記第１リードは、第１バンプ接続部と、第１リードセグメントと、第２リードセグメントと、を備え、
    前記第１リードセグメントは、前記第１バンプ接続部に接続されており、
    前記第１リードセグメントの幅は、前記第１バンプ接続部の幅よりも狭く、
    前記第１リードセグメントは、前記第１バンプ接続部と前記第２リードセグメントとの間に接続されており、
    前記第２リードは、前記第１リードに隣り合っており、
    前記第２リードと前記第１リードとの間には、リードギャップがあり、
    第２バンプ接続部と、第１リードセグメントと、第２リードセグメントと、を備え、
    前記第２リードの前記第１リードセグメントは、前記第２バンプ接続部に接続されており、
    前記第１バンプ接続部および前記第２バンプ接続部は、スタガード配置されており、
    前記第２バンプ接続部は、前記第１リードの前記第１リードセグメントに隣り合っており、
    前記第２リードセグメントの前記第１リードセグメントは、前記第２バンプ接続部と前記第２リードセグメントとの間に接続されており、
    前記複数のはんだマスク層は、前記第１リードの前記第２リードセグメントの一端および前記第２リードの前記第２リードセグメントの一端を覆うことなく、前記第１リードおよび前記第２リードの一部を覆っており、
    前記複数のバンプは、チップの底部との接続のために、前記第１バンプ接続部上および前記第２バンプ接続部上に形成されており、
    前記接着層は、前記基板と、前記複数の金属層と、前記複数のバンプと、を覆っている、回路のパッケージ構造。
  2. 前記第２リードの前記第１リードセグメントの幅は、前記第２バンプ接続部の幅よりも狭い、請求項１に記載の回路のパッケージ構造。
  3. 前記第１リードの前記第１リードセグメントは、前記第２リードの前記第１リードセグメントに隣り合っており、
    前記第１リードの前記第１リードセグメントおよび前記第２リードの前記第１リードセグメントは、それらの間にギャップを形成し、
    前記第１リードの前記第１リードセグメントの幅と前記ギャップとの合計は、１４μｍから１８μｍまでであり、かつ、１８μｍ未満であり、
    前記第２リードの前記第１リードセグメントの幅と前記ギャップとの合計は、１４μｍから１８μｍまでであり、かつ、１８μｍ未満である、請求項１に記載の回路のパッケージ構造。
  4. 前記第２バンプ接続部は、前記第１リードの前記第１リードセグメントに隣り合っており、
    前記第２バンプ接続部および前記第１リードの前記第１リードセグメントは、それらの間にギャップを形成し、
    前記第１リードの前記第１リードセグメントの幅と前記ギャップとの合計は、１４μｍから１８μｍまでであり、かつ、１８μｍ未満である、請求項１に記載の回路のパッケージ構造。
  5. 前記第１リードの前記第１リードセグメントの幅、および、前記第１リードの前記第２リードセグメントの幅は、前記第１バンプ接続部の幅よりも狭い、請求項１に記載の回路のパッケージ構造。
  6. 前記第２リードセグメントの幅は、前記第１バンプ接続部の幅と等しい、請求項１に記載の回路のパッケージ構造。
  7. 前記第２リードセグメントの幅は、前記第１リードの前記第１リードセグメントの幅と等しい、請求項１に記載の回路のパッケージ構造。
  8. 前記第２リードセグメントの幅は、
    前記第１リードの前記第１リードセグメントの幅よりも広く、かつ、
    前記第１バンプ接続部の幅よりも狭い、請求項１に記載の回路のパッケージ構造。
  9. 前記第２バンプ接続部は、前記第１リードの前記第１リードセグメントに隣り合っており、
    前記第２バンプ接続部および前記第１リードの前記第１リードセグメントは、それらの間に第１ギャップを形成し、
    前記第２リードの前記第１リードセグメントは、前記第１リードの前記第２リードセグメントに隣り合っており、
    前記第２リードの前記第１リードセグメントおよび前記第１リードの前記第２リードセグメントは、それらの間に第２ギャップを形成し、
    前記第１ギャップは、
    前記第２ギャップと同一である、または、
    前記第２ギャップとは異なる、請求項１に記載の回路のパッケージ構造。
  10. 前記第２リードの前記第１リードセグメントの幅、および、前記第２リードの前記第２リードセグメントの幅は、前記第２バンプ接続部の幅よりも狭い、請求項１に記載の回路のパッケージ構造。
  11. 前記第２リードセグメントの幅は、前記第２バンプ接続部の幅と等しい、請求項１に記載の回路のパッケージ構造。
  12. 前記第２リードセグメントの幅は、前記第２リードの前記第１リードセグメントの幅と等しい、請求項１に記載の回路のパッケージ構造。
  13. 前記第２リードセグメントの幅は、
    前記第２リードの前記第１リードセグメントの幅よりも広く、かつ、
    前記第２バンプ接続部の幅よりも狭い、請求項１に記載の回路のパッケージ構造。
  14. 第３リードをさらに備え、
    前記第３リードは、前記第２リードと隣り合っており、
    当該第３リードと前記第２リードとの間にはリードギャップがあり、
    前記第３リードは、第３バンプ接続部および第１リードセグメントを備え、
    前記第３リードの前記第１リードセグメントは、前記第３バンプ接続部に接続されており、
    前記第３リードの前記第１リードセグメントの幅は、前記第３バンプ接続部の幅よりも狭く、
    前記第３バンプ接続部および前記第２バンプ接続部は、スタガード配置されており、
    前記第２バンプ接続部は、前記第１リードの前記第１リードセグメントおよび前記第３リードの前記第１リードセグメントと隣り合っている、請求項１に記載の回路のパッケージ構造。
  15. 前記第１リードの前記第１リードセグメントの側面は、湾曲しており、かつ、
    前記第１リードの前記第１リードセグメントの側面に対応する前記第２バンプ接続部の側面は、湾曲している、請求項１に記載の回路のパッケージ構造。
  16. 前記第１リードの前記第１リードセグメントの側面は平坦であり、
    前記第２バンプ接続部の側面は、前記第１リードの前記第１リードセグメントの側面と平行であり、かつ、平坦である、請求項１に記載の回路のパッケージ構造。
JP2018195414A 2017-10-16 2018-10-16 回路のパッケージ構造 Active JP6948302B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762572613P 2017-10-16 2017-10-16
US62/572,613 2017-10-16

Publications (2)

Publication Number Publication Date
JP2019083312A JP2019083312A (ja) 2019-05-30
JP6948302B2 true JP6948302B2 (ja) 2021-10-13

Family

ID=66096006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018195414A Active JP6948302B2 (ja) 2017-10-16 2018-10-16 回路のパッケージ構造

Country Status (5)

Country Link
US (1) US11217508B2 (ja)
JP (1) JP6948302B2 (ja)
KR (3) KR20190042481A (ja)
CN (1) CN109671693A (ja)
TW (1) TWI749268B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板
CN111490024A (zh) * 2020-04-16 2020-08-04 常州欣盛半导体技术股份有限公司 一种提高cof-ic封装过程中引脚剥离强度的线路结构
TWI773257B (zh) * 2021-04-20 2022-08-01 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構
CN113376907A (zh) * 2021-06-11 2021-09-10 四川京龙光电科技有限公司 集成功能的lcd模组

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199228A (en) * 1981-06-02 1982-12-07 Toshiba Corp Wire bonding pad device
JPS6111148Y2 (ja) 1981-06-11 1986-04-09
JPS63276235A (ja) 1987-05-08 1988-11-14 Nec Corp 半導体集積回路装置
US6194667B1 (en) * 1998-08-19 2001-02-27 International Business Machines Corporation Receptor pad structure for chip carriers
JP4075642B2 (ja) * 2003-02-25 2008-04-16 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
KR100654338B1 (ko) 2003-10-04 2006-12-07 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
TWI226111B (en) * 2003-11-06 2005-01-01 Himax Tech Inc Semiconductor packaging structure
KR101237172B1 (ko) * 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
JP2006229018A (ja) 2005-02-18 2006-08-31 Matsushita Electric Ind Co Ltd テープキャリア基板およびその製造方法および半導体装置
US20060255473A1 (en) * 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP2007053121A (ja) 2005-08-12 2007-03-01 Sharp Corp 半導体装置、積層型半導体装置、及び配線基板
JP4224086B2 (ja) 2006-07-06 2009-02-12 三井金属鉱業株式会社 耐折性に優れた配線基板および半導体装置
KR100881183B1 (ko) * 2006-11-21 2009-02-05 삼성전자주식회사 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
JP2009272571A (ja) * 2008-05-09 2009-11-19 Mitsui Mining & Smelting Co Ltd プリント配線基板及びその製造方法
WO2009153835A1 (ja) * 2008-06-18 2009-12-23 富士通株式会社 回路基板、半導体装置およびそれらの製造方法
JP4864126B2 (ja) 2009-08-26 2012-02-01 ルネサスエレクトロニクス株式会社 Ｔｃｐ型半導体装置
JP5296116B2 (ja) 2011-02-16 2013-09-25 シャープ株式会社 半導体装置
KR102178791B1 (ko) * 2014-01-02 2020-11-13 삼성전자주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
TWI749268B (zh) 2021-12-11
US11217508B2 (en) 2022-01-04
CN109671693A (zh) 2019-04-23
KR20220037431A (ko) 2022-03-24
US20190115285A1 (en) 2019-04-18
KR20230133258A (ko) 2023-09-19
KR20190042481A (ko) 2019-04-24
JP2019083312A (ja) 2019-05-30
TW201931554A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
JP6948302B2 (ja) 回路のパッケージ構造
JP6750872B2 (ja) プリント配線板、プリント回路板及び電子機器
TWI485840B (zh) 具有彈性導電體之堆疊式封裝
CN108538802B (zh) 半导体装置封装及制造半导体装置封装的方法
US20080265411A1 (en) Structure of packaging substrate and method for making the same
JP4819335B2 (ja) 半導体チップパッケージ
KR20080072542A (ko) 반도체 패키지 기판
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
US9559076B2 (en) Package having substrate with embedded metal trace overlapped by landing pad
JP4758813B2 (ja) 実装基板
US20120170162A1 (en) Semiconductor package and fabrication method thereof
JPH11191572A (ja) 半導体装置とその製造方法
KR20100123415A (ko) 인쇄회로기판
TW201919166A (zh) 薄膜覆晶封裝結構
US11373942B2 (en) Semiconductor devices
KR100986294B1 (ko) 인쇄회로기판의 제조방법
TWI797049B (zh) 軟性電路基板之線路結構
US10950535B2 (en) Package structure and method of manufacturing the same
EP2120262A1 (en) Structure of packaging substrate and method for making the same
US20130153278A1 (en) Ball grid array package and method of manufacturing the same
TW202415152A (zh) 軟性電路基板之線路結構
TW551011B (en) High-density circuit board without bonding pad design and the manufacturing method thereof
CN116613133A (zh) 电子封装件及其基板结构
CN115245056A (zh) 印刷电路板
KR101119305B1 (ko) 더미영역을 포함하는 반도체 패키지 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210917

R150 Certificate of patent or registration of utility model

Ref document number: 6948302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150