KR20230133258A - 회로의 리드 구조 - Google Patents

회로의 리드 구조 Download PDF

Info

Publication number
KR20230133258A
KR20230133258A KR1020230119743A KR20230119743A KR20230133258A KR 20230133258 A KR20230133258 A KR 20230133258A KR 1020230119743 A KR1020230119743 A KR 1020230119743A KR 20230119743 A KR20230119743 A KR 20230119743A KR 20230133258 A KR20230133258 A KR 20230133258A
Authority
KR
South Korea
Prior art keywords
lead
segment
width
bump connection
connection portion
Prior art date
Application number
KR1020230119743A
Other languages
English (en)
Inventor
쿼-웨이 청
포-츠 천
쥐-슈안 청
Original Assignee
시트로닉스 테크놀로지 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시트로닉스 테크놀로지 코퍼레이션 filed Critical 시트로닉스 테크놀로지 코퍼레이션
Publication of KR20230133258A publication Critical patent/KR20230133258A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1715—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/17154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1716—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8146—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 제1 리드 및 제2 리드를 포함하는 회로의 리드 구조를 개시한다. 제1 리드는 제1 범프 연결 부분 및 제1 리드 세그먼트를 포함한다. 제1 리드 세그먼트는 제1 범프 연결 부분에 연결된다. 제1 리드 세그먼트의 폭은 제1 범프 연결 부분의 폭보다 좁다. 제2 리드는 제1 리드에 인접하고, 그 사이에 리드 간극이 존재한다. 제2 리드는 또한 제2 범프 연결 부분 및 제1 리드 세그먼트를 포함한다. 제2 리드의 제1 리드 세그먼트는 제2 범프 연결 부분에 연결된다. 제2 범프 연결 부분 및 제1 범프 연결 부분은 엇갈리게 배열된다. 제2 범프 연결 부분은 제1 리드의 제1 리드 세그먼트에 인접한다.

Description

회로의 리드 구조{LEAD STRUCTURE OF CIRCUIT}
본 발명은 일반적으로 회로의 리드 구조에 관한 것이며, 특히 제품 안정성을 개선하고 미세 피치 요건에 따르기 위해 인접한 리드들 사이에 증가한 간극들을 가지는 회로의 리드 구조에 관한 것이다.
최근 수년간 전자 디바이스들의 기능성에서의 요구의 증가로 인해, 전자 디바이스들 내의 집적 회로(IC)의 리드 카운트가 그에 따라 증가하여, 인접한 리드들 사이의 간극들을 더 좁게 만들었다. 이에 의해, IC들에 대한 패키징 공정에서, IC들 내의 높은 리드 카운트의 개발 트렌드를 만족시키도록 한정된 공간 내에 더 많은 리드들을 제조하기 위해, 패키징 내의 리드 구조는 인접한 리드들 사이의 간극들을 축소시키기 위해 핀 피치(fin pitch)의 목표를 달성할 필요가 있다. 불행히도, 인접한 리드들 사이의 간극들이 좁기 때문에, 에천트들이 들어가기 어렵다. 결과적으로, 에칭이 어렵거나, 또는 심지어 리드 구조가 에칭에 의해 형성될 수 없다. 패킹 기술(packing technology)의 관련 문헌들, 예를 들어, 미국 특허 공보 번호 US6,222,738 B1 및 중국 특허 공보 번호 CN1099135C2에는, 미세 피치를 목표로 하는 기술적 내용도, 에칭 문제에 대한 해법도 제공되지 않는다. 이에 의해, IC들에 대한 현재 패킹 공정에서, 리드 구조들에서의 간극들의 제한이 칩 설계를 제한한다. 예를 들어, 일반적인 패킹 하우스들은 인접한 리드들에 대한 충분한 간극들을 보장하기 위해 리드 구조의 최소 피치, 예컨대 20㎛를 요구할 것이다. 이 요건은 제한된 회로 공간에서의 리드 카운트를 제한할 것이다.
따라서, 본 발명은 공정 파라미터들을 수정하고, 머신들을 업그레이드하고, 제조 비용을 증가시킬 필요 없이, 안정적으로 형성될 수 있는 회로의 리드 구조를 제공한다. 추가로, 회로의 형성된 리드 구조는 미세 피치 요건의 목표에 안정적으로 따를 수 있다. 이에 의해, 생산 수율이 향상될 수 있다.
본 발명의 목적은 인접한 리드들 사이의 간극을 증가시키기 위한 네킹 설계(necking design)를 채택하는, 회로의 리드 구조를 제공하는 것이다. 이에 의해, 리드 구조는 안정적으로 제조되고 미세 피치 요건에 따를 수 있으며, 따라서 생산 수율이 개선될 수 있다.
본 발명은 제1 리드 및 제2 리드를 포함하는, 회로의 리드 구조를 개시한다. 제1 리드는 제1 범프 연결 부분 및 제1 리드 세그먼트를 포함한다. 제1 리드 세그먼트는 제1 범프 연결 부분에 연결된다. 제1 리드 세그먼트의 폭은 제1 범프 연결 부분의 폭보다 더 작다. 제2 리드는 제1 리드에 인접하고, 그 사이에 리드 간극이 존재한다. 제2 리드는 또한 제2 범프 연결 부분 및 제1 리드 세그먼트를 포함한다. 제2 리드의 제1 리드 세그먼트는 제2 범프 연결 부분에 연결된다. 제2 범프 연결 부분 및 제1 범프 연결 부분은 엇갈리게(staggeredly) 배열된다. 제2 범프 연결 부분은 제1 리드의 제1 리드 세그먼트에 인접한다.
도 1은 본 발명의 실시예에 따른 칩 온 필름 패키지(chip on film package)의 측면도를 도시한다.
도 2는 칩 온 필름 패키지에 적용되는 본 발명의 제1 실시예에 따른 회로의 리드 구조의 최상부 도면을 도시한다.
도 3은 칩 온 필름 패키지에 적용되는 본 발명의 제2 실시예에 따른 회로의 리드 구조의 최상부 도면을 도시한다.
도 4는 본 발명의 제2 실시예에 따른 회로의 리드 구조의 개략도를 도시한다.
도 5는 본 발명의 제3 실시예에 따른 회로의 리드 구조의 개략도를 도시한다.
도 6은 본 발명의 제4 실시예에 따른 회로의 리드 구조의 개략도를 도시한다.
도 7은 본 발명의 제5 실시예에 따른 회로의 리드 구조의 개략도를 도시한다.
도 8은 본 발명의 제6 실시예에 따른 회로의 리드 구조의 개략도를 도시한다.
도 9는 본 발명의 제7 실시예에 따른 회로의 리드 구조의 개략도를 도시한다.
도 10은 본 발명의 제8 실시예에 따른 회로의 리드 구조의 개략도를 도시한다.
도 11은 본 발명의 제9 실시예에 따른 회로의 리드 구조의 개략도이다.
명세서 및 후속하는 청구항들에서, 특정 단어들은 특정 디바이스들을 나타내기 위해 사용된다. 본 기술분야의 통상의 기술자는 하드웨어 제조자들이 상이한 명사들을 사용하여 동일한 디바이스를 명명할 수 있다는 것을 알아야 한다. 명세서 및 후속하는 청구항들에서, 명칭들에서의 차이가 디바이스들을 구별하기 위해 사용되지 않는다. 대신, 기능들에서의 차이가 구별을 위한 가이드라인들이다. 전체 명세서 및 후속하는 청구항들에서, 단어 "포함하는"은 개방 언어이며 "~를 포함하지만 이에 제한되지 않는"으로서 설명되어야 한다. 또한, 단어 "커플링하다"는 임의의 직접적인 그리고 간접적인 전기 접속을 포함한다. 이에 의해, 기재가 제1 디바이스가 제2 디바이스에 커플링된다는 것인 경우, 그것은 제1 디바이스가 직접적으로 제2 디바이스에 전기적으로 접속되거나, 또는 제1 디바이스가 다른 디바이스 또는 접속 수단을 통해 간접적으로 제2 디바이스에 전기적으로 접속되는 것을 의미한다.
본 발명의 구조와 특성들뿐만 아니라 효과가 추가로 이해되고 인지되도록 하기 위해, 본 발명의 상세한 설명은 다음과 같이 실시예들 및 첨부 도면들과 함께 제공된다.
구동 칩들의 패키지 타입들은 탭 캐리어 패키지(tap carrier package)(TCP), 칩 온 필름(chip on film)(COF) 패키지, 및 칩 온 글래스(chip on glass)(COG) 패키지를 포함한다. 다음에서, COF 패키지가 본 발명에 따른 회로의 리드 구조를 기술하기 위한 실시예로서 선택된다. 그럼에도, 본 발명에 따른 회로의 리드 구조는 또한 다른 패키지 타입들에 적용될 수 있다. 이들의 실시예들은 추가로 기술되지 않을 것이다.
본 발명의 실시예에 따른 칩 온 필름 패키지의 측면도를 도시하는, 도 1을 참조한다. 도면에 도시된 바와 같이, 패키지 구조(10)는 기판(20), 기판(20)의 양 측면 상에 위치되는 복수의 금속층(30, 31), 복수의 솔더 마스크층(40, 42) 및 글루층(50)을 포함하고, IC(60)를 패키징하기 위해 사용된다. 복수의 범프(62)는 IC(60)의 최하부에 있는 솔더링 패드(soldering pad)(도면에 도시되지 않음) 상에 형성된다. 기판(20)은 바람직하게는 플렉시블 기판이다. 따라서, 기판(20)의 재료는 바람직하게는 폴리이미드(PI)와 같은 구부러질 수 있는 재료를 사용하는 것이고, 기판(20)의 두께는 그것이 구부러질 수 있도록 하기 위해 더 얇게 만들어질 수 있다. 복수의 금속층들(30, 31)의 재료들은 구리(Cu), 금(Au), 은(Ag), 철(Fe), 주석(Sn) 등과 같은 양호한 신호 전송 특성을 가지는 전도체일 수 있다. 복수의 범프(62)의 재료는 금(Au) 또는 주석과 납의 합금(Sn/Pb)일 수 있다. 기판(20)의 양측 상의 복수의 금속층(30, 31)은 에칭에 의해 형성되고 신호들을 전송하기 위해 사용되는 회로의 리드 구조이다. 복수의 범프(62)는 각자, 복수의 금속층(30, 31)에 연결된다. 다시 말해, 복수의 범프(62)는 IC(60)와 복수의 금속층(30, 31)을 연결하는 브리지들이다. 복수의 솔더 마스크층(40, 42)은 복수의 금속층(30, 31)의 일부 영역들을 커버한다. 소위, 이들은 예를 들어, 솔더들의 부착에 의해 야기되는 산화 또는 단락 회로로부터 회로의 리드 구조를 보호하기 위한 회로의 리드 구조의 일부 구조, 예를 들어, 회로의 리드 구조에서 솔더링을 위해 사용되지 않는 리드 세그먼트들을 커버한다. 글루층(50)은 복수의 솔더 마스크층들(40, 42) 각각 사이의 공간에 투입되어(pot), 기판(20), 복수의 금속층(30, 31), 및 복수의 솔더 마스크층(40, 42) 사이의 복수의 범프(62)를 커버한다. 글루층(50)은 복수의 솔더 마스크층(40, 42)의 일부 및 IC(60)의 바닥면과 측면들에 추가로 투입된다. 글루층(50)은 베이킹 공정 이후 단단해지고 따라서 글루층(50)에 의해 커버되는 복수의 금속층(30, 31)(리드 구조), 복수의 범프(62) 및 IC(60)를 보호할 것이다. 복수의 솔더 마스크층(40, 42) 사이에 위치되는 리드 구조의 리드 세그먼트들은 내부 리드들이라 명명될 수 있다. 복수의 솔더 마스크층(40, 42) 사이에 위치되지 않는 리드 구조의 리드 세그먼트들은 외부 리드들이라 명명될 수 있고, 외부 회로들에 연결하기 위해 사용될 수 있다.
칩 온 필름 패키지에 적용되는 본 발명의 제1 실시예에 따른 회로의 리드 구조의 최상부 도면을 도시하는 도 2를 참조한다. 본 발명에 따른 회로의 리드 구조와 종래 기술에 따른 회로의 리드 구조 사이의 차이를 명료하게 예시하기 위해, 본 발명 및 종래 기술에 따르는 회로들의 리드 구조가 도 2에서 COF 패키지(10) 상에 동시에 도시된다. 도면에 도시된 바와 같이, 좌측 금속층(30)은, 서로 인접한 복수의 리드(33, 35, 36)를 포함하는, 에칭 이후의 본 발명에 따른 회로의 리드 구조이다. 또한, 인접한 리드들 사이에 리드 간극이 존재하여, 리드들이 서로 접촉하지 않게 한다. 예를 들어, 제2 리드(35)는 제1 리드(33)에 인접하며, 이에 접촉하지 않는다. 우측 금속층(31)은 에칭 이후의 종래 기술에 따른 회로의 리드 구조이며, 서로 인접한 복수의 리드(37, 38, 39)를 포함한다. 인접한 리드들 사이에 리드 간극이 존재하며, 따라서 리드들이 서로 접촉하지 않게 한다. 복수의 리드(37, 38, 39) 각각은 스트립-형상이다. 복수의 리드(37, 38, 39)의 하나의 단부는 IC(60)의 최하부에 대응하며, 각자, IC(69)의 바닥에 있는 복수의 범프(62)에 연결된다. 이에 의해, 복수의 리드(37, 38, 39)의 폭은 복수의 범프(62)의 폭보다 더 크다. 복수의 리드(37, 38, 39)의 다른 단부는 외부 회로(도면에 도시되지 않음)에 연결하기 위해 솔더 마스크층(42)에 의해 커버되지 않는다.
도 2를 다시 참조한다. 본 발명에 따른 제1 리드(33)는 제1 범프 연결 부분(332), 제1 리드 세그먼트(334), 및 제2 리드 세그먼트(336)를 포함한다. 제1 리드 세그먼트(334)는 제1 범프 연결 부분(332)과 제2 리드 세그먼트(336) 사이에 연결된다. 제2 리드(35)는 제2 범프 연결 부분(352), 제1 리드 세그먼트(354), 및 제2 리드 세그먼트(356)를 포함한다. 제1 리드 세그먼트(354)는 제2 범프 연결 부분(352)과 제2 리드 세그먼트(356) 사이에 연결된다. 제3 리드(36)는 제3 범프 연결 부분(362), 제1 리드 세그먼트(364), 및 제2 리드 세그먼트(366)를 포함한다. 제1 리드 세그먼트(364)는 제3 범프 연결 부분(362)과 제2 리드 세그먼트(366) 사이에 연결된다. 본 실시예에 따르면, 제3 리드(36)는 제1 리드(33)와 동일하다. 제3 리드(36)가 제1 리드(33)와 동일해야 한다고 제한되지 않는다. 전술된 리드들(33, 35, 36)의 복수의 범프 연결 부분(332, 352, 362)은 각자, IC(60)의 최하부에 있는 복수의 범프(62)에 연결된다. 복수의 리드(33, 35, 36)의 복수의 제2 리드 세그먼트(336, 356, 366)의 하나의 단부는 외부 회로들에 연결하기 위해 솔더 마스크층(40)에 의해 커버되지 않는다.
도 2에서의 실시예에 따르면, 제1 리드 세그먼트(334)의 폭 및 제1 리드(33)의 제2 리드 세그먼트(336)의 폭은 제1 범프 연결 부분(332)의 폭보다 더 작다. 제2 리드(35)의 제1 리드 세그먼트(354)의 폭 및 제2 리드 세그먼트(356)의 폭은 제2 범프 연결 부분(352)의 폭보다 더 작다. 제3 리드(36)의 제1 리드 세그먼트(364)의 폭 및 제2 리드 세그먼트(366)의 폭은 제3 범프 연결 부분(362)의 폭보다 더 작다. 본 발명에 따른 회로의 리드 구조에서의 네킹 설계로 인해, 제1 리드(33)와 제2 리드(35) 사이의 리드 간극이 증가한다. 예를 들어, 제1 리드(33)의 제1 리드 세그먼트(334)의 폭 및 제2 리드 세그먼트(336)의 폭은 제1 범프 연결 부분(332)의 폭보다 더 작다. 이에 의해, 제1 리드(33)의 제1 세그먼트(334)와 제2 리드(35)의 제1 리드 세그먼트(354)의 간극(C1) 및 제1 리드(33)의 제2 리드 세그먼트(336)와 제2 리드(35)의 제2 리드 세그먼트(356) 사이의 간극(C2)은 증가한다. 추가로, 제2 범프 연결 부분(352)은 제1 리드 세그먼트(334)의 한 측면 상에 그리고 제1 리드 세그먼트(334)에 인접하게 위치될 수 있다. 그것은, 제1 범프 연결 부분(332) 및 제2 범프 연결 부분(352)이 (도면에서 수평 방향을 따라) 엇갈리게 배열될 수 있고, 따라서 제2 리드(35)의 제2 범프 연결 부분(352)과 제1 리드(33)의 제1 리드 세그먼트(334) 사이의 간극(C3)과 같은 제1 리드(33)와 제2 리드(35) 사이의 리드 간극을 추가로 증가시킬 수 있음을 의미한다. 위의 엇갈리는 배열(stagger arrangement)은 제1 범프 연결 부분(332)이 (도면에서 수평 방향을 따라) 제2 범프 연결 부분(352)의 앞에 위치됨을 의미한다. 제2 범프 연결 부분(352)은 제1 범프 연결 부분(332)에 인접하거나 인접하지 않을 수도 있다. 마찬가지로, 제2 범프 연결 부분(352)은 또한 제3 리드(36)의 제1 리드 세그먼트(364)에 인접한다. 제3 범프 연결 부분(362) 및 제2 범프 연결 부분(352) 역시 제2 리드(35)와 제3 리드(36) 사이의 리드 간극을 증가시키기 위해 (도면에서 수평 방향을 따라) 엇갈리게 배열된다.
다시 도 2를 참조한다. 본 발명에 따르면, 제1 리드(33)의 제2 리드 세그먼트(336)의 폭이 제1 리드 세그먼트(334)의 폭보다 더 크지만, 각각의 리드의 제2 리드 세그먼트의 폭이 제1 리드 세그먼트의 폭보다 더 커야 한다고 제한되지 않는다. 예를 들어, 제2 리드(35)의 제2 리드 세그먼트(356)의 폭은 그것의 제1 리드 세그먼트(354)의 폭과 동일하도록 설계될 수 있다. 본 발명의 또다른 실시예에 따르면, 제1 리드(33)의 제2 리드 세그먼트(336)의 폭은 제1 범프 연결 부분(332)의 폭보다 더 작도록 요구되지 않고; 제2 리드(35)의 제1 리드 세그먼트(354)의 폭 및 제2 리드 세그먼트(356)의 폭은 제2 범프 연결 부분(352)의 폭보다 더 작도록 요구되지 않고; 제3 리드(36)의 제2 리드 세그먼트(366)의 폭은 제3 범프 연결 부분(362)의 폭보다 더 작도록 요구되지 않는다.
본 발명 및 종래 기술에 따른 회로들의 리드 구조들 사이의 차이를 명료하게 비교하기 위해, 도 2에 도시된 본 발명 및 종래 기술에 따른 회로들의 리드 구조들에서의 피치들은 동일하다. 예를 들어, 피치들(A1, B)은 미세 피치 요건에 따르도록 둘 모두 18㎛이다. 피치는 일반적으로 2개의 인접한 리드 구조 사이의 간극과 리드 구조들 중 하나의 폭의 합으로서 정의된다. 이에 의해, 피치(A1)는 제2 리드 세그먼트(336)의 폭과 간극(C2)의 합일 수 있고; 피치(B)는 종래 기술에 따른 리드(37)의 폭과 간극(C0)의 합이다. 도 2에 따르면, 종래 기술에 따른 회로의 리드 구조의 리드들(37, 38) 사이의 간극(C0)은 본 발명에 따른 회로의 리드 구조의 제1 리드(33)와 제2 리드(35) 사이의 간극들(C1, C2, C3)보다 명백하게 더 작다. 이에 의해, 에칭에 의해 종래 기술에 따른 리드들(37, 38)을 형성하는 동안, 에천트가 리드들(37, 38) 사이의 공간에 들어가기가 어려우며, 따라서 가능하게는 불완전한 에칭을 초래한다. 그것은, 안정적인 리드 구조들이 형성될 수 없으며, 낮은 생산 수율의 문제가 발생할 것임을 의미한다. 반면, 제1 리드와 제2 리드(33, 35) 사이의 간극들(C1, C2, C3)이 더 넓기 때문에, 에천트가 간극들에 완전히 들어갈 수 있다. 이에 의해, 제1 리드 및 제2 리드(33, 35)가 안정적으로 형성될 수 있고, 따라서 생산 수율을 개선할 수 있다. 또한, 그것은 본 발명에 따른 회로의 리드 구조를 취함으로써 리드 구조의 재료의 사용을 감소시켜 비용을 감소시킬 것이다. 또한, 동일한 핀 카운트가 주어지는 경우, 본 발명에 따른 회로의 리드 구조의 피치(A1)가 예를 들어, 18㎛ 미만으로 축소된 이후, IC(60) 상의 복수의 솔더링 패드 사이의 간극들이 더 축소될 것이다. IC(60)의 면적을 더 축소시킴으로써, 더 많은 칩들이 웨이퍼 상에 형성될 수 있고 따라서 단일 웨이퍼의 가치를 증가시킬 수 있다. 또한, 인접한 리드들의 범프 연결 부분들의 엇갈리는 배열을 사용함으로써, 인접한 리드들의 범프 연결 부분 사이의 간극이 증가하고, 따라서 범프 연결 부분들 사이의 원자 이동 확률을 낮출 수 있다. 또한, 본 발명의 기판(20)이 플렉시블 기판일 수 있다는 사실로 인해, 리드들 사이의 간극들을 증가시킴으로써, 기판(20)이 변형되는 동안 리드들의 단락-회로, 연결 끊기 또는 손상될 확률이 실질적으로 감소할 것이다. 따라서, 본 발명의 실시예들에 따른 회로의 리드 구조가 만들어진 이후, 그것은 리드들의 손상 없이 다수의 구부러짐을 견딜 수 있다.
칩 온 필름 패키지에 적용되는 본 발명의 제2 실시예에 따른 회로의 리드 구조의 최상부 도면을 도시하는 도 3을 참조한다. 도 2의 실시예에 따르면, 본 발명에 따른 회로의 리드 구조가 네킹 설계를 채택하기 때문에, 동일한 피치가 주어지는 경우, 본 발명에 따른 회로의 리드 구조에서의 간극은 종래 기술에 따른 회로의 리드 구조에서의 간극보다 명백하게 더 크다. 이에 의해, 간극들을 축소시킴으로써, 리드들의 피치가 더 감소될 수 있고, 따라서 회로 영역의 이용 효율성을 향상시킬 수 있다. 도 3에서의 실시예에 따르면, 기판(20)의 좌측 상에 위치되는 본 발명에 따른 회로의 리드 구조의 피치(A2), 예를 들어, 14㎛는 도 2에서의 실시예에 따른 피치(A1)보다 더 작다. 반면, 기판(20)의 우측 상에 위치되는 종래 기술에 따른 회로의 리드 구조의 피치(B)는 도 2에 도시된 피치(B)와 동일하다. 이에 의해, 종래 기술에 따라 3개의 리드(37, 38, 39)에 의해 점유되는 동일한 면적 상에, 본 발명에 따라 4개의 리드(32, 33, 35, 36)가 형성될 수 있다.
또한, 일단 네킹 설계가 제1 리드 세그먼트(334)에 적용되면, 제2 범프 연결 부분(352)은 제1 리드 세그먼트(334)의 네킹 부분에 그리고 제1 리드 세그먼트(334)에 인접하게 위치될 수 있다. 이에 의해, 제1 범프 연결 부분(332) 및 제2 범프 연결 부분(352)은 엇갈리게 배열된다. 엇갈리는 배열은 제2 범프 연결 부분(352)이 제1 범프 연결 부분(332)에 인접하지 않음을 의미한다. 추가로, 네킹-설계된 제1 리드 세그먼트(334)는 글루층(50)의 범위를 초과하지 않는다. 이에 의해, 제1 리드 세그먼트는 외부 스트레스에 의해 쉽게 손상되지 않을 것이다. 또한, 리드 세그먼트들(334, 336, 354, 356, 364, 366, 324, 326)의 폭이 축소된 이후, 이들에 의해 점유되는 면적들은 그에 따라 감소하여, 용량성 판 효과의 감소를 초래할 것이다. 추가로, 일반적인 에칭 공정에서, 2개의 인접한 리드 사이의 간극이 너무 좁은 경우, 에칭이 불완전하거나 달성불가능하여, 2개의 인접한 리드 단락-회로를 만들 수 있다. 종래 기술에 따른 회로의 리드 구조에서, 2개의 인접한 리드 사이의 간극은 제한된다. 추가적인 축소를 위한 공간이 거의 존재하지 않는다. 따라서, 14㎛의 미세 피치와 같은 엄격한 미세 피치 요건에 따르는 회로의 리드 구조를 형성하는 것이 어렵다. 반면, 종래 기술에 따른 회로의 리드 구조와 비교시, 본 발명에 따른 회로의 리드 구조에 적용되는 네킹 설계는 2개의 인접한 리드 사이의 간극을 증가시킬 수 있다. 이에 의해, 본 발명에 따른 회로의 리드 구조는 안정적으로 형성되고 엄격한 미세 피치 요건에 따를 수 있다. 실제로, 종래 기술에 따른 회로의 리드 구조의 리드들(37, 38)의 폭들이 범프(62)의 폭보다 더 커야 하기 때문에, 리드들(37, 38)의 피치가 14㎛보다 더 작도록 만들어지는 경우, 리드들(37, 38) 간의 간극(C0)은 6㎛만큼 작아야 한다. 리드 구조에서의 이러한 좁은 간극은 불완전한 에칭의 확률을 상당히 증가시킬 것이다. 일반적으로, 에칭에 의해 형성되는 14㎛의 간극(B)을 가지는 종래 기술에 따른 회로의 리드 구조의 수율은 10% 이하이고, 대량 생산은 결코 달성될 수 없다. 에칭에 의해 형성되는 14㎛의 간극(A2)을 가지는 본 발명에 따른 회로의 리드 구조의 수율은 현저하게 증가할 수 있으며, 대량 생산이 달성될 수 있다. 따라서, 본 발명에 따른 회로의 리드 구조를 채택함으로써, 수율은 14㎛의 피치의 요건에 대해 크게 개선될 수 있다. 또한, 리드 세그먼트들의 폭들이 축소되고 2개의 인접한 리드 세그먼트 사이의 간극들이 넓어지기 때문에, 큰 스파이크 전류의 확률이 낮아질 수 있고; 패키징 주기 동안 금속 잔여물들에 의해 야기되는 단락 회로 문제가 감소될 수 있고; 정-전하-방지(anti-static-charge) 능력 또한 향상될 수 있다.
도 3을 다시 참조한다. 제1 리드 세그먼트(334)는 제1 리드 세그먼트(354)에 인접한다. 그 사이에 간극(C4)이 존재한다. 이 실시예에서의 피치는 리드 세그먼트의 폭과 간극의 합이다. 예를 들어, 피치는 제1 리드 세그먼트(334)의 폭과 간극(C4)의 합이다. 피치는 14㎛ 내지 18㎛이며 18㎛ 미만일 수 있다. 마찬가지로, 제1 리드 세그먼트(354)의 폭과 간극(C4)의 합은 14㎛ 내지 18㎛이며 18㎛ 미만일 수 있다. 추가로, 제2 범프 연결 부분(352)은 제1 리드 세그먼트(334)에 인접한다. 제2 범프 연결 부분(352)과 제1 리드 세그먼트(334) 사이에 간극(C5)이 존재한다. 마찬가지로, 제1 리드 세그먼트(334)의 폭과 간극(C5)의 합은 14㎛ 내지 18㎛이며 18㎛ 미만일 수 있다. 또한, 제2 리드 세그먼트(336)와 제2 리드 세그먼트(356) 사이에 간극(C6)이 존재한다. 마찬가지로, 제2 리드 세그먼트(336)의 폭과 간극(C6)의 합은 14㎛ 내지 18㎛이며 18㎛ 미만일 수 있다.
본 발명의 제2 실시예에 따른 회로의 리드 구조의 개략도를 도시하는 도 4를 참조한다. 도면에 도시된 바와 같이, 제1 리드 세그먼트(334) 및 제2 리드 세그먼트(336)의 폭들은 제1 범프 연결 부분(332)의 폭보다 더 작고; 제1 리드 세그먼트(354) 및 제2 리드 세그먼트(356)의 폭들은 제2 범프 연결 부분(352)의 폭보다 더 작다. 추가로, 제1 리드 세그먼트(334)의 폭은 제2 리드 세그먼트(336)의 폭과 동일하고; 제1 리드 세그먼트(354)의 폭은 제2 리드 세그먼트(356)의 폭과 동일하다. 제1 리드 세그먼트(334)의 측면은 평탄하다. 제2 범프 연결 부분(352)의 측면은 제1 리드 세그먼트(334)의 측면과 평행하며, 평탄하다. 또한, 도 4의 실시예에 따른 리드 구조는 제1 리드(33)의 트랜지션 부분(transition part)(337)과 같은 트랜지션 부분들을 포함할 수 있다. 제1 리드 세그먼트(334)는 트랜지션 부분(337)의 최하부에 연결된다. 트랜지션 부분(337)의 최상부는 제2 리드 세그먼트(336)에 연결된다. 제3 리드(36)의 구조는 트랜지션 부분(367)을 포함한다. 제1 리드 세그먼트(364)는 트랜지션 부분(367)의 최상부에 연결된다. 트랜지션 부분(367)의 최하부는 제2 리드 세그먼트(366)에 연결된다. 이에 의해, 제2 리드(35)의 제2 범프 연결 부분(352)은 네킹 설계의 2개의 제1 리드 세그먼트(334, 364) 사이에 위치된다. 그럼에도, 범프 연결 부분들은 네킹 설계의 2개의 제2 리드 세그먼트 사이에 위치될 수 있다.
본 발명의 제3 실시예에 따른 회로의 리드 구조의 개략도를 도시하는 도 5를 참조한다. 도면에 도시된 바와 같이, 제1 범프 연결 부분(332)의 폭은 제2 리드 세그먼트(336)의 폭과 동일하고; 제2 범프 연결 부분(352)의 폭은 제2 리드 세그먼트(356)의 폭과 동일하다. 추가로, 제1 리드 세그먼트(334)의 폭은 제2 리드 세그먼트(336)의 폭보다 더 작고; 제1 리드 세그먼트(354)의 폭은 제2 리드 세그먼트(356)의 폭보다 더 작다. 이에 의해, 도 4 및 5에서의 실시예들에 따르면, 제1 리드(33)의 제2 리드 세그먼트(336)의 폭은 제1 리드 세그먼트(334)의 폭보다 더 작고 제1 범프 연결 부분(332)의 폭보다 더 작다.
본 발명의 제4 실시예에 따른 회로의 리드 구조의 개략도를 도시하는 도 6을 참조한다. 도면에 도시된 바와 같이, 제2 범프 연결 부분(352)은 제1 리드 세그먼트(334)에 인접한다. 제2 범프 연결 부분(352)과 제1 리드 세그먼트(334) 사이에 제1 간극(D)이 존재한다. 제1 리드 세그먼트(354)는 제2 리드 세그먼트(336)에 인접한다. 제1 리드 세그먼트(354)와 제2 리드 세그먼트(336) 사이에 제2 간극(E)이 존재한다. 제1 간극(D) 및 제2 간극(E)은 동일하다.
본 발명의 제5 실시예에 따른 회로의 리드 구조의 개략도를 도시하는 도 7을 참조한다. 도면에 도시된 바와 같이, 제1 리드 세그먼트(334)의 폭은 제1 범프 연결 부분(332)의 폭보다 더 작고; 제2 리드 세그먼트(336)의 폭은 제1 범프 연결 부분(332)의 폭과 같고; 제1 리드 세그먼트(354) 및 제2 리드 세그먼트(356)의 폭들은 제2 범프 연결 부분(352)의 폭보다 더 작다. 또한, 제1 리드 세그먼트(354)의 폭은 제2 리드 세그먼트(356)의 폭과 동일하다.
본 발명의 제6 실시예에 따른 회로의 리드 구조의 개략도를 도시하는 도 8을 참조한다. 도면에 도시된 바와 같이, 제1 리드 세그먼트(334)의 폭은 제1 범프 연결 부분(332)의 폭보다 더 작고; 제2 리드 세그먼트(336)의 폭은 제1 범프 연결 부분(332)의 폭과 같고; 제1 리드 세그먼트(354)의 폭은 제2 범프 연결 부분(352)의 폭보다 더 작고; 제1 리드 세그먼트(354)의 폭은 제2 리드 세그먼트(356)의 폭과 같다.
도 4 내지 8에서의 실시예들에 더하여, 글루 투입 공정에서 글루의 배출을 용이하게 하기 위해, 리드들의 형상은 둥글고 부드럽도록 수정될 수 있다. 본 발명의 제7 실시예에 따른 회로의 리드 구조의 개략도를 도시하는 도 9를 참조한다. 도면에 도시된 바와 같이, 제2 범프 연결 부분(352)의 형상은 글루의 배출을 용이하게 하기 위해 둥글고 부드럽도록 수정된다. 또한, 제1 리드 세그먼트(334)의 측면은 곡선이다. 이에 의해, 제1 리드 세그먼트(334)의 측면에 대응하는 제2 범프 연결 부분(352)의 측면 역시 곡선이다.
본 발명의 제8 실시예에 따른 회로의 리드 구조의 개략도를 도시하는 도 10을 참조한다. 도면에 도시된 바와 같이, 제1 범프 연결 부분(332) 및 제2 범프 연결 부분(352)은 글루의 배출을 용이하게 하기 위해 둥글고 부드럽도록 수정된다. 또한, 제2 범프 연결 부분(352)은 제1 리드 세그먼트(334)에 인접한다. 제2 범프 연결 부분(352)과 제1 리드 세그먼트(334) 사이에 간극(F)이 존재한다. 제1 리드 세그먼트(354)는 제2 리드 세그먼트(336)에 인접한다. 제1 리드 세그먼트(354)와 제2 리드 세그먼트(336) 사이에 간극(G)이 존재한다. 간극(F)은 간극(G)과 상이하다. 또한, 도 10에서의 실시예에 따른 제2 리드(35)의 구조가 네킹-설계된 제1 리드(33)와 제3 리드(36) 사이에 위치되기 때문에, 제2 리드(35)의 제1 리드 세그먼트(354)의 폭은 제2 범프 연결 부분(352)의 폭과 동일하도록 변경될 수 있다. 대안적으로, 제2 리드(35)의 제1 리드 세그먼트(354) 및 제2 리드 세그먼트(356)의 폭들은 제2 범프 연결 부분(352)의 폭과 동일하도록 변경될 수 있다. 이에 의해, 간극(G)과 원래 상이한 간극(F)은 간극(G)과 동일하도록 수정될 수 있다.
본 발명의 제9 실시예에 따른 회로의 리드 구조의 개략도를 도시하는 도 11을 참조한다. 도면에 도시된 바와 같이, 도 11의 실시예에 따른 리드 구조의 제2 범프 연결 부분(352)은 범프 연결 부분(358)의 형상과 같이, 상이한 형상을 가질 수 있다. 추가로, 회로의 리드 구조의 위의 다양한 실시예들에 따르면, 리드 세그먼트들의 폭들이 감소할 수 있기 때문에, 리드 세그먼트와 인접한 리드 세그먼트 또는 범프 사이의 간극은 증가할 수 있다. 공간에서의 이러한 증가는 방열에 유리하다. 또한, 회로의 리드 구조의 다양한 실시예들은 상호교환가능하게 적용될 수 있다. 예를 들어, 도 10에 도시된 둥글고 부드러운 범프 연결 부분이 도 4에 적용될 수 있고; 도 4에서의 범프 연결 부분들의 형상은 직사각형에서 둥글고 부드러운 형상으로 변경될 수 있다. 대안적으로, 도 5에서 제2 리드 세그먼트(336)의 폭보다 더 작은 제1 리드 세그먼트(334)의 폭의 조건이 도 4에 적용될 수 있다. 이후, 도 4에서의 제1 및 제2 리드 세그먼트들(334, 336)의 원래 동일한 폭들은 상이하도록 변경될 수 있다.
요약하면, 본 발명은 제1 리드 및 제2 리드를 포함하는 회로의 리드 구조를 개시한다. 제1 리드는 제1 범프 연결 부분 및 제1 리드 세그먼트를 포함한다. 제1 리드 세그먼트는 제1 범프 연결 부분에 연결된다. 제1 리드 세그먼트의 폭은 제1 범프 연결 부분의 폭보다 더 작다. 제2 리드는 제1 리드에 인접하고, 그 사이에 리드 간극이 존재한다. 제2 리드는 또한 제2 범프 연결 부분 및 제1 리드 세그먼트를 포함한다. 제2 리드의 제1 리드 세그먼트는 제2 범프 연결 부분에 연결된다. 제2 범프 연결 부분 및 제1 범프 연결 부분은 엇갈리게 배열된다. 제2 범프 연결 부분은 제1 리드의 제1 리드 세그먼트에 인접한다.
본 발명에 따른 회로의 리드 구조의 기술은 모든 테이프 하우스들에 대해 대중화될 수 있다. 추가적인 머신들의 구매 및 비용 투자 없이, 미세 피치 요건에 따르는 회로의 리드 구조의 안정성 및 생산 수율이 개선될 수 있다.
따라서, 본 발명은 그 신규성, 진보성, 및 유용성으로 인해 법적 요건들을 준수한다. 그러나, 이전 기재는 단지 본 발명의 실시예들이며, 본 발명의 범위 및 폭을 제한하도록 사용되지 않는다. 본 발명의 청구항들에 기술되는 형상, 구조, 특징, 또는 사상에 따라 이루어지는 등가적 변경들 또는 수정들은 본 발명의 첨부된 청구항들에 포함된다.

Claims (13)

  1. 회로의 리드 구조로서,
    2개의 측면들 및 상기 2개의 측면들 상에 각각 위치된 2개의 금속층들을 포함하는 기판 - 상기 금속층들은,
    제1 범프 연결 부분, 제1 리드 세그먼트 및 제2 리드 세그먼트를 포함하는 제1 리드 - 상기 제1 리드의 상기 제1 리드 세그먼트는 상기 제1 리드의 상기 제1 범프 연결 부분과 상기 제2 리드 세그먼트 사이에 연결되고, 상기 제1 리드 세그먼트는 상기 제1 범프 연결 부분에 연결되고, 상기 제1 리드 세그먼트의 폭은 상기 제1 범프 연결 부분의 폭보다 작고, 상기 제1 리드의 상기 제2 리드 세그먼트의 상기 폭은 상기 제1 범프 연결 부분의 상기 폭과 동일함 -; 및
    상기 제1 리드에 인접하고, 제2 범프 연결 부분, 제1 리드 세그먼트 및 제2 리드 세그먼트를 포함하는 제2 리드 - 상기 제2 리드의 상기 제1 리드 세그먼트는 상기 제2 리드의 상기 제2 범프 연결 부분과 상기 제2 리드 세그먼트 사이에 연결되고, 상기 제2 리드의 상기 제1 리드 세그먼트는 상기 제2 범프 연결 부분에 연결되고, 상기 제1 범프 연결 부분 및 상기 제2 범프 연결 부분은 엇갈리게(staggeredly) 배열되고, 상기 제2 범프 연결 부분은 상기 제1 리드의 상기 제1 리드 세그먼트에 인접함 -
    를 포함함 -;
    상기 2개의 금속층들의 복수의 일부 영역들을 각각 커버하는 복수의 솔더 마스크층들 - 상기 제1 리드의 상기 제1 리드 세그먼트 및 상기 제2 리드의 상기 제1 리드 세그먼트는 상기 솔더 마스크층들 사이에 위치되고, 상기 제1 리드의 상기 제2 리드 세그먼트 및 상기 제2 리드의 상기 제2 리드 세그먼트 각각의 하나의 단부는 상기 솔더 마스크층들로부터 노출됨 -; 및
    상기 솔더 마스크층들 각각 사이의 공간에 투입(potting)되는 글루층
    을 포함하고,
    상기 솔더 마스크층들 중 하나는 상기 제1 리드의 상기 제2 리드 세그먼트 및 상기 제2 리드의 상기 제2 리드 세그먼트를 커버하지 않고 상기 제1 리드와 상기 제2 리드의 일부를 커버하고, 상기 제1 리드의 상기 제1 리드 세그먼트 및 상기 제2 리드의 상기 제1 리드 세그먼트는 상기 글루층의 범위를 초과하지 않고, 상기 제1 리드의 상기 제2 리드 세그먼트 및 상기 제2 리드의 상기 제2 리드 세그먼트는 상기 솔더 마스크층에 의해 노출되고, 상기 제2 범프 연결 부분은 상기 제1 리드의 상기 제1 리드 세그먼트에 인접하고; 상기 제2 범프 연결 부분과 상기 제1 리드의 상기 제1 리드 세그먼트 사이에 제1 간극이 형성되고; 상기 제2 리드의 상기 제1 리드 세그먼트는 상기 제1 리드의 상기 제2 리드 세그먼트에 인접하고; 상기 제2 리드의 상기 제1 리드 세그먼트와 상기 제1 리드의 상기 제2 리드 세그먼트 사이에 제2 간극이 형성되고; 상기 제1 간극은 상기 제2 간극과 동일하거나 상이하고, 상기 제1 리드 세그먼트들 및 상기 제2 리드 세그먼트들의 폭은 상기 제1 범프 연결 부분 및 상기 제2 범프 연결 부분의 폭과 상이하고, 상기 제1 리드 세그먼트들의 폭은 상기 제2 리드 세그먼트들의 폭과 상이한, 회로의 리드 구조.
  2. 제1항에 있어서,
    상기 제2 리드의 상기 제1 리드 세그먼트의 상기 폭은 상기 제2 범프 연결 부분의 상기 폭보다 작은, 회로의 리드 구조.
  3. 제1항에 있어서,
    상기 제1 리드의 상기 제1 리드 세그먼트는 상기 제2 리드의 상기 제1 리드 세그먼트에 인접하고; 상기 제1 리드의 상기 제1 리드 세그먼트와 상기 제2 리드의 상기 제1 리드 세그먼트 사이에 제2 세그먼트 간극이 형성되고; 상기 제1 리드의 상기 제1 리드 세그먼트의 상기 폭과 상기 제2 세그먼트 간극의 합은 14㎛보다 크며 18㎛보다 작고; 상기 제2 리드의 상기 제1 리드 세그먼트의 상기 폭과 상기 제2 세그먼트 간극의 합은 14㎛보다 크며 18㎛보다 작은, 회로의 리드 구조.
  4. 제1항에 있어서,
    상기 제2 범프 연결 부분은 상기 제1 리드의 상기 제1 리드 세그먼트에 인접하고; 상기 제2 범프 연결 부분과 상기 제1 리드의 상기 제1 리드 세그먼트 사이에 세그먼트 간극이 형성되고; 상기 제1 리드의 상기 제1 리드 세그먼트의 상기 폭과 상기 세그먼트 간극의 합은 14㎛보다 크며 18㎛보다 작은, 회로의 리드 구조.
  5. 제1항에 있어서,
    상기 제1 리드의 상기 제1 리드 세그먼트의 상기 폭과 상기 제1 리드의 상기 제2 리드 세그먼트의 상기 폭은 상기 제1 범프 연결 부분의 상기 폭보다 작은, 회로의 리드 구조.
  6. 제1항에 있어서,
    상기 제1 리드의 상기 제2 리드 세그먼트의 상기 폭은 상기 제1 리드의 상기 제1 리드 세그먼트의 상기 폭과 동일한, 회로의 리드 구조.
  7. 제1항에 있어서,
    상기 제2 리드의 상기 제1 리드 세그먼트의 상기 폭 및 상기 제2 리드의 상기 제2 리드 세그먼트의 상기 폭은 상기 제2 범프 연결 부분의 상기 폭보다 작은, 회로의 리드 구조.
  8. 제1항에 있어서,
    상기 제2 리드의 상기 제2 리드 세그먼트의 상기 폭은 상기 제2 범프 연결 부분의 상기 폭과 동일한, 회로의 리드 구조.
  9. 제1항에 있어서,
    상기 제2 리드의 상기 제2 리드 세그먼트의 상기 폭은 상기 제2 리드의 상기 제1 리드 세그먼트의 상기 폭과 동일한, 회로의 리드 구조.
  10. 제1항에 있어서,
    상기 제2 리드의 상기 제2 리드 세그먼트의 상기 폭은 상기 제2 리드의 상기 제1 리드 세그먼트의 상기 폭보다 크며 상기 제2 범프 연결 부분의 상기 폭보다 작은, 회로의 리드 구조.
  11. 제1항에 있어서,
    상기 제2 리드에 인접하고, 제3 리드와 상기 제2 리드 사이에 리드 간극을 가지며, 제3 범프 연결 부분 및 제1 리드 세그먼트를 포함하는 상기 제3 리드를 더 포함하고, 상기 제3 리드의 상기 제1 리드 세그먼트는 상기 제3 범프 연결 부분에 연결되고, 상기 제3 리드의 상기 제1 리드 세그먼트의 폭은 상기 제3 범프 연결 부분의 폭보다 작고, 상기 제3 범프 연결 부분 및 상기 제2 범프 연결 부분은 엇갈리게 배열되고, 상기 제2 범프 연결 부분은 상기 제1 리드의 상기 제1 리드 세그먼트 및 상기 제3 리드의 상기 제1 리드 세그먼트에 인접하는, 회로의 리드 구조.
  12. 회로의 리드 구조로서,
    2개의 측면들 및 상기 2개의 측면들 상에 각각 위치된 2개의 금속층들을 포함하는 기판 - 상기 금속층들은,
    제1 범프 연결 부분, 제1 리드 세그먼트 및 제2 리드 세그먼트를 포함하는 제1 리드 - 상기 제1 리드의 상기 제1 리드 세그먼트는 상기 제1 리드의 상기 제1 범프 연결 부분과 상기 제2 리드 세그먼트 사이에 연결되고, 상기 제1 리드 세그먼트는 상기 제1 범프 연결 부분에 연결되고, 상기 제1 리드의 상기 제1 리드 세그먼트의 폭은 상기 제1 범프 연결 부분의 폭보다 작음 -; 및
    상기 제1 리드에 인접하고, 제2 범프 연결 부분, 제1 리드 세그먼트 및 제2 리드 세그먼트를 포함하는 제2 리드 - 상기 제2 리드의 상기 제1 리드 세그먼트는 상기 제2 리드의 상기 제2 범프 연결 부분과 상기 제2 리드 세그먼트 사이에 연결되고, 상기 제2 리드의 상기 제1 리드 세그먼트는 상기 제2 범프 연결 부분에 연결되고, 상기 제1 범프 연결 부분 및 상기 제2 범프 연결 부분은 엇갈리게 배열되고, 상기 제2 범프 연결 부분은 상기 제1 리드의 상기 제1 리드 세그먼트에 인접하고, 상기 제2 리드의 상기 제1 리드 세그먼트의 폭은 상기 제2 범프 연결 부분의 폭보다 작음 -
    를 포함함 -;
    상기 2개의 금속층들의 복수의 일부 영역들을 각각 커버하는 복수의 솔더 마스크층들 - 상기 제1 리드의 상기 제1 리드 세그먼트 및 상기 제2 리드의 상기 제1 리드 세그먼트는 상기 솔더 마스크층들 사이에 위치되고, 상기 제1 리드의 상기 제2 리드 세그먼트 및 상기 제2 리드의 상기 제2 리드 세그먼트 각각의 하나의 단부는 상기 솔더 마스크층들로부터 노출됨 -; 및
    상기 솔더 마스크층들 각각 사이의 공간에 투입되는 글루층
    을 포함하고,
    상기 제1 리드의 상기 제1 리드 세그먼트의 측면은 곡선이고(curved), 상기 제1 리드의 상기 제1 리드 세그먼트의 측면에 대응하는 상기 제2 범프 연결 부분의 측면은 곡선이고; 상기 솔더 마스크층들 중 하나는 상기 제1 리드의 상기 제2 리드 세그먼트 및 상기 제2 리드의 상기 제2 리드 세그먼트를 커버하지 않고 상기 제1 리드와 상기 제2 리드의 일부를 커버하고, 상기 제1 리드의 상기 제1 리드 세그먼트 및 상기 제2 리드의 상기 제1 리드 세그먼트는 상기 글루층의 범위를 초과하지 않고, 상기 제1 리드의 상기 제2 리드 세그먼트 및 상기 제2 리드의 상기 제2 리드 세그먼트는 상기 솔더 마스크층에 의해 노출되고, 상기 제2 범프 연결 부분은 상기 제1 리드의 상기 제1 리드 세그먼트에 인접하고; 상기 제2 범프 연결 부분과 상기 제1 리드의 상기 제1 리드 세그먼트 사이에 제1 간극이 형성되고; 상기 제2 리드의 상기 제1 리드 세그먼트는 상기 제1 리드의 상기 제2 리드 세그먼트에 인접하고; 상기 제2 리드의 상기 제1 리드 세그먼트와 상기 제1 리드의 상기 제2 리드 세그먼트 사이에 제2 간극이 형성되고; 상기 제1 간극은 상기 제2 간극과 동일하거나 상이한, 회로의 리드 구조.
  13. 제1항에 있어서,
    상기 제1 리드의 상기 제1 리드 세그먼트의 측면은 평탄하고; 상기 제2 범프 연결 부분의 측면은 상기 제1 리드의 상기 제1 리드 세그먼트의 측면과 평행하며 평탄한, 회로의 리드 구조.
KR1020230119743A 2017-10-16 2023-09-08 회로의 리드 구조 KR20230133258A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762572613P 2017-10-16 2017-10-16
US62/572,613 2017-10-16
KR1020220031680A KR20220037431A (ko) 2017-10-16 2022-03-14 회로의 리드 구조

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220031680A Division KR20220037431A (ko) 2017-10-16 2022-03-14 회로의 리드 구조

Publications (1)

Publication Number Publication Date
KR20230133258A true KR20230133258A (ko) 2023-09-19

Family

ID=66096006

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020180123454A KR20190042481A (ko) 2017-10-16 2018-10-16 회로의 리드 구조
KR1020220031680A KR20220037431A (ko) 2017-10-16 2022-03-14 회로의 리드 구조
KR1020230119743A KR20230133258A (ko) 2017-10-16 2023-09-08 회로의 리드 구조

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020180123454A KR20190042481A (ko) 2017-10-16 2018-10-16 회로의 리드 구조
KR1020220031680A KR20220037431A (ko) 2017-10-16 2022-03-14 회로의 리드 구조

Country Status (5)

Country Link
US (1) US11217508B2 (ko)
JP (1) JP6948302B2 (ko)
KR (3) KR20190042481A (ko)
CN (1) CN109671693A (ko)
TW (1) TWI749268B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板
CN111490024A (zh) * 2020-04-16 2020-08-04 常州欣盛半导体技术股份有限公司 一种提高cof-ic封装过程中引脚剥离强度的线路结构
TWI773257B (zh) * 2021-04-20 2022-08-01 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構
CN113376907A (zh) * 2021-06-11 2021-09-10 四川京龙光电科技有限公司 集成功能的lcd模组

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199228A (en) * 1981-06-02 1982-12-07 Toshiba Corp Wire bonding pad device
JPS6111148Y2 (ko) 1981-06-11 1986-04-09
JPS63276235A (ja) 1987-05-08 1988-11-14 Nec Corp 半導体集積回路装置
US6194667B1 (en) * 1998-08-19 2001-02-27 International Business Machines Corporation Receptor pad structure for chip carriers
JP4075642B2 (ja) * 2003-02-25 2008-04-16 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
KR100654338B1 (ko) * 2003-10-04 2006-12-07 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
TWI226111B (en) * 2003-11-06 2005-01-01 Himax Tech Inc Semiconductor packaging structure
KR101237172B1 (ko) * 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
JP2006229018A (ja) * 2005-02-18 2006-08-31 Matsushita Electric Ind Co Ltd テープキャリア基板およびその製造方法および半導体装置
US20060255473A1 (en) * 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP2007053121A (ja) * 2005-08-12 2007-03-01 Sharp Corp 半導体装置、積層型半導体装置、及び配線基板
JP4224086B2 (ja) * 2006-07-06 2009-02-12 三井金属鉱業株式会社 耐折性に優れた配線基板および半導体装置
KR100881183B1 (ko) * 2006-11-21 2009-02-05 삼성전자주식회사 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
JP2009272571A (ja) * 2008-05-09 2009-11-19 Mitsui Mining & Smelting Co Ltd プリント配線基板及びその製造方法
WO2009153835A1 (ja) * 2008-06-18 2009-12-23 富士通株式会社 回路基板、半導体装置およびそれらの製造方法
JP4864126B2 (ja) * 2009-08-26 2012-02-01 ルネサスエレクトロニクス株式会社 Ｔｃｐ型半導体装置
JP5296116B2 (ja) 2011-02-16 2013-09-25 シャープ株式会社 半導体装置
KR102178791B1 (ko) * 2014-01-02 2020-11-13 삼성전자주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
JP2019083312A (ja) 2019-05-30
TWI749268B (zh) 2021-12-11
TW201931554A (zh) 2019-08-01
KR20190042481A (ko) 2019-04-24
KR20220037431A (ko) 2022-03-24
US20190115285A1 (en) 2019-04-18
US11217508B2 (en) 2022-01-04
CN109671693A (zh) 2019-04-23
JP6948302B2 (ja) 2021-10-13

Similar Documents

Publication Publication Date Title
KR20230133258A (ko) 회로의 리드 구조
US7329597B2 (en) Semiconductor chip and tab package having the same
US7649246B2 (en) Tab package connecting host device element
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
US8952510B2 (en) Semiconductor chip and film and tab package comprising the chip and film
US20090001567A1 (en) IC chip with finger-like bumps
TWI509750B (zh) 多晶片捲帶封裝結構
CN108538802B (zh) 半导体装置封装及制造半导体装置封装的方法
JP4819335B2 (ja) 半導体チップパッケージ
US20080169560A1 (en) Semiconductor device and package including the same
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
WO2024120485A1 (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
EP1850381A2 (en) Mounting substrate
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
US20120170162A1 (en) Semiconductor package and fabrication method thereof
TWI601255B (zh) 薄膜覆晶封裝結構
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
CN110957328B (zh) 覆晶薄膜及显示器
TW201919166A (zh) 薄膜覆晶封裝結構
US11373942B2 (en) Semiconductor devices
US10950535B2 (en) Package structure and method of manufacturing the same
TWI685077B (zh) 半導體裝置之凸塊結構
CN116613133A (zh) 电子封装件及其基板结构
TWI490990B (zh) 晶片封裝結構

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal