TWI685077B - 半導體裝置之凸塊結構 - Google Patents

Abstract

揭示一種半導體裝置之凸塊結構，銲墊與輔助墊設置於裝置主體上。一絕緣層形成於裝置主體上，並具有一輔助孔，以顯露出輔助墊。凸塊下金屬層形成於絕緣層上，並連接至銲墊與輔助墊。細長凸塊凸起狀設置於凸塊下金屬層上，細長凸塊具有一位於銲墊上之凸塊部以及一延伸部，延伸部連接凸塊部並位於絕緣層上，並且細長凸塊之延伸部之長度不小於凸塊部之長度百分之八十，且延伸部覆蓋輔助墊並具有一根部，根部係位於輔助孔內，以植接至輔助墊。藉此，可達到加強細長凸塊結合在凸塊下金屬層上的效果，使細長凸塊不會歪斜。

Description

半導體裝置之凸塊結構

本發明係有關於半導體裝置，特別係有關於一種半導體裝置之凸塊結構。

例如金凸塊等金屬凸塊是製作於積體電路晶片等半導體裝置之接墊上，以利對外電性連接，可應用在玻璃覆晶(COG,Chip On Glass)、薄膜覆晶封裝(COF,Chip On Film)、捲帶載體封裝(TCP)等微電子產品。而電性訊號是經由位於積體電路晶片兩側之凸塊及基板引線傳送至搭配的裝置，例如液晶顯示器或其載板，隨著顯示器所要求的高畫質、高解析度，晶片所須之凸塊的數量相對增加。此外，其它電子產品在微小化要求下，積體電路更加複雜與微小化，此會使得凸塊間距縮小。

申請人先前申請之本國發明專利公開號200845249揭示一種「具有接合在多開窗上指化凸塊之晶片結構」，其中指狀凸塊設置於一晶片主體上。晶片主體具有複數個接墊及一表面保護層，其具有局部顯露每一接墊之複數個開孔，可為直線排列、平行排列或矩陣排列。指狀凸塊係突起狀設置於晶片主體上，每一指狀凸塊具有一凸塊體與一延伸部，凸塊體之底部覆蓋區域位 於對應接墊內，以覆蓋對應組之開孔，延伸部之底部覆蓋區域超出接墊之外，以維持微間距凸塊接合之强度。延伸部之底部覆蓋區域可跨過至少一跡線。然而，當指狀凸塊之延伸部設計過長，會因來自外界應力而歪斜或偏移斜，以致指狀凸塊相互碰觸而短路，亦使得延伸部的位置無法正確對準在有效接合區域內。特別是延伸部之長度大於凸塊體之同向長度百分之八十以上時，凸塊延伸部的偏斜情況將更為嚴重。

為了解決上述之問題，本發明之主要目的係在於提供一種半導體裝置之凸塊結構，可達到加強細長凸塊結合在凸塊下金屬層上的效果，使細長凸塊不會歪斜，故避免了細長凸塊的相互碰觸而短路，也維持了細長凸塊接合位置的正確性。

本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種半導體裝置之凸塊結構，包含一裝置主體、至少一第一銲墊、至少一輔助墊、一第一絕緣層、至少一第一凸塊下金屬層(UBM，Under Bump Metallurgy)，以及至少一細長凸塊。該裝置主體係具有一接合面以及複數個在該接合面上之線路。該第一銲墊係設置於該接合面上。該輔助墊係設置於該接合面上。該第一絕緣層係形成於該接合面上，並且該第一絕緣層係具有一第一開孔以及一輔助孔，用以分別顯露出該第一銲墊與該輔助墊。該第一凸塊下金屬層係形成於該第一絕緣層上，該第一凸塊下金屬層係經由該第一開孔與該輔助孔連接至該 第一銲墊與該輔助墊。該細長凸塊係凸起狀設置於該第一凸塊下金屬層上，該細長凸塊係具有一凸塊部以及一延伸部，其中該凸塊部係位於該第一銲墊上，該延伸部係連接該凸塊部並位於該第一絕緣層上，並且該細長凸塊之延伸部之長度係不小於該細長凸塊之凸塊部之長度百分之八十，且該細長凸塊之延伸部係覆蓋該輔助墊並具有一根部，該根部係位於該輔助孔內，以植接至該輔助墊。藉此，可達到加強該細長凸塊結合在該第一凸塊下金屬層上的效果，使該細長凸塊不會歪斜，故避免了該細長凸塊的相互碰觸而短路，也維持了該細長凸塊接合位置的正確性。

本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。

在前述凸塊結構中，該裝置主體係具有一第一側邊，該細長凸塊係可鄰近於該第一側邊，而該延伸部係可相對於該凸塊部更遠離該第一側邊，故該細長凸塊可為細長指狀，其延伸方向不受該第一側邊之限制。

在前述凸塊結構中，該輔助墊係可為尺寸小於該第一銲墊之獨立墊，故該輔助墊係為虛置墊，在未設置該細長凸塊之前，該輔助墊係不連接至該裝置主體的積體電路元件。

在前述凸塊結構中，該些線路係可穿過該第一銲墊與該輔助墊之間的間隙，故該些線路係可作為電源/接地匯流排或是連接其它銲墊之線路，可以改善該第一絕緣層在該第一銲墊與該輔助墊之間的部位過於下沉。

在前述凸塊結構中，該第一絕緣層在該第一銲墊與 該輔助墊之間的上表面係可形成有一凹槽，以使該第一凸塊下金屬層具有對應凹痕，故該第一凸塊下金屬層為非平坦，可增進對該第一絕緣層之結合力。

在前述凸塊結構中，可另包含一第二絕緣層，係可 形成於該接合面與該第一絕緣層之間，並覆蓋該第一銲墊之周邊、該些線路以及該輔助墊之周邊，並且該第二絕緣層之厚度係可小於該第一絕緣層之厚度，故該第二絕緣層相對於該第一絕緣層更容易填入該第一銲墊、該些線路以及該輔助墊之間的彎折界面。

在前述凸塊結構中，該細長凸塊係為複數個，其凸 塊間距係較佳地為27微米以下，該細長凸塊之長度係介於80微米至200微米，該細長凸塊之寬度係介於8微米至15微米，該細長凸塊之高度係介於2微米至50微米。因此，該些細長凸塊可微間距排列於該裝置主體上。

在前述凸塊結構中，可另包含至少一第二銲墊、至 少一第二凸塊下金屬層以及至少一正規凸塊。該第二銲墊係設置於該接合面上，該第一絕緣層係另具有一第二開孔，用以顯露出該第二銲墊。該第二凸塊下金屬層係形成於該第一絕緣層上，該第二凸塊下金屬層係經由該第二開孔連接至該第二銲墊。該正規凸塊係凸起狀設置於該第二凸塊下金屬層上。藉此，該正規凸塊與該細長凸塊係皆具有訊號傳導功能，但兩者形狀與結構為不相 同。

在前述凸塊結構中，該裝置主體係更具有一相對於 該第一側邊之第二側邊，該正規凸塊係可鄰近於該第二側邊，故該裝置主體之兩側邊之凸塊排列密度可依需求而調整變化。

在前述凸塊結構中，該第一絕緣層之該第一開孔係 可為一狹槽孔，該狹槽孔之延長方向係可與該細長凸塊之該延伸部之延伸方向為相同，故防止受到來自該延伸部之應力導致該細長凸塊在該第一開孔處的完全斷裂。

在前述凸塊結構中，該第一開孔之寬度係具體地介 於3至10微米，該第一開孔之長度係具體地介於10至80微米，而該輔助孔的開口尺寸係具體地介於3×3至10×10平方微米。

藉由上述的技術手段，本發明可以達成突破傳統凸 塊之間距的限制，達到半導體裝置微間距凸塊最佳化的設計，另細長凸塊可微間距排列，細長凸塊的延伸部不會歪斜，故避免了細長凸塊的相互碰觸而短路，也維持了細長凸塊接合位置的正確性，進而避免了細長凸塊在其延伸部對外部電路板之結合力弱化現象。

100‧‧‧半導體裝置之凸塊結構

110‧‧‧裝置主體

111‧‧‧接合面

112‧‧‧線路

113‧‧‧第一側邊

114‧‧‧第二側邊

121‧‧‧第一銲墊

122‧‧‧第二銲墊

130‧‧‧輔助墊

140‧‧‧第一絕緣層

141‧‧‧第一開孔

142‧‧‧第二開孔

143‧‧‧輔助孔

144‧‧‧凹槽

151‧‧‧第一凸塊下金屬層

152‧‧‧第二凸塊下金屬層

153‧‧‧凹痕

160‧‧‧細長凸塊

161‧‧‧凸塊部

162‧‧‧延伸部

163‧‧‧根部

170‧‧‧正規凸塊

180‧‧‧第二絕緣層

第1圖：依據本發明之一較佳實施例，一種半導體裝置之凸塊結構之接合面局部示意圖。

第2圖：依據本發明之一較佳實施例，該凸塊結構之接合面角 隅放大示意圖。

第3圖：依據本發明之一較佳實施例，該凸塊結構依第2圖3-3剖線在細長凸塊處之截面示意圖。

第4圖：依據本發明之一較佳實施例，該凸塊結構在正規凸塊處之截面示意圖。

以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。

依據本發明之一較佳實施例，一種半導體裝置之凸塊結構100舉例說明於第1圖之接合面局部示意圖、第2圖之接合面角隅放大示意圖、第3圖之依第2圖3-3剖線在細長凸塊處之截面示意圖以及第4圖之在正規凸塊處之截面示意圖。一種半導體裝置之凸塊結構100係包含一裝置主體110、至少一第一銲墊121、至少一輔助墊130、一第一絕緣層140、至少一第一凸塊下金屬層151以及至少一細長凸塊160。

如第1至4圖所示，該裝置主體110係具有一接合面111以及複數個在該接合面111上之線路112。該裝置主體110係可 以是晶片層或晶圓級封裝體。該接合面111係可為一晶片主動面或是一封裝表面，該接合面111係可製有積體電路元件，如記憶體、邏輯或IC驅動元件。該些線路112之材質係為電傳導物質，該些線路112係可作為電源/接地匯流排或是連接其它銲墊之線路，可屬於內層凸塊下金屬層之一部份。該裝置主體110係更具有一第一側邊113以及一相對於該第一側邊113之第二側邊114。 該第一側邊113係可作為該裝置主體110之輸出訊號側，可向外連接至一液晶顯示器或面板驅動裝置。該第二側邊114係可作為該裝置主體110之輸入訊號側。

如第2及3圖所示，該第一銲墊121係設置於該接合 面111上。該第一銲墊121係可為接墊，如鋁墊或銅墊，可作為連接積體電路元件之對外電極。該第一銲墊121係鄰近於該第一側邊113。該凸塊結構100係可另包含至少一第二銲墊122(如第4圖所示)，該第二銲墊122亦設置於該接合面111上，但鄰近於該第二側邊114。

如第2及3圖所示，該輔助墊130係設置於該接合面 111上。該輔助墊130係可為尺寸小於該第一銲墊121之獨立墊，故該輔助墊130係為虛置墊，在未設置該細長凸塊160之前，該輔助墊130係不連接至該裝置主體110之積體電路元件。該輔助墊130係可為小型鋁墊或銅墊，並鄰近於對應之該第一銲墊121。

如第3及4圖所示，該第一絕緣層140係形成於該接 合面111上，並且該第一絕緣層140係具有一第一開孔141以及一 輔助孔143，用以分別顯露出該第一銲墊121與該輔助墊130。該第一絕緣層140之特性係為電絕緣性。該輔助孔143之形狀係可與該第一開孔141之形狀不相同。該第一絕緣層140係可另具有一第二開孔142，用以顯露出該第二銲墊122。

如第3圖所示，該第一凸塊下金屬層151係形成於該 第一絕緣層140上，該第一凸塊下金屬層151係經由該第一開孔141與該輔助孔143分別連接至該第一銲墊121與該輔助墊130。該第一凸塊下金屬層151係為圖案化，其形狀對應於該細長凸塊160之底部面積。該第一凸塊下金屬層151係為濺鍍、物理氣相沉積或化學氣相沉積方法形成，其材質可為鈦鎢/金(TiW/Au)、鈦鎢/銅/金(TiW/Cu/Au)或鈦/鎳/金(Ti/Ni/Au)。該第一凸塊下金屬層151係可以為一層或堆積層。

如第1至3圖所示，該細長凸塊160係凸起狀設置於 該第一凸塊下金屬層151上，該細長凸塊160係具有一凸塊部161以及一延伸部162，其中該凸塊部161係位於該第一銲墊121上，該延伸部162係連接該凸塊部161並位於該第一絕緣層140上。該細長凸塊160係可為金屬凸塊，例如金、銅或其他導電金屬。該細長凸塊160係可作為較高腳數高密度之輸出端。該凸塊部161之底部覆蓋區域面積係對準於該第一銲墊121內且大於該第一開孔141。該延伸部162係指指狀凸塊延伸超過對應銲墊之另一部位。 具體地，如第1至3圖所示，該細長凸塊160係鄰近於該第一側邊113，而該延伸部162係可相對於該凸塊部161更遠離該第一側邊 113，故該細長凸塊160可為細長指狀，其延伸方向不受該第一側邊113之限制。因此，該延伸部162係可形成在該凸塊結構100用以形成內部積體電路區域之上。該延伸部162之底部覆蓋區域超出該第一銲墊121之外，以使該細長凸塊160係為突出指狀，故能增加凸塊有效的接合面積。該延伸部162之延伸方向與該第一側邊113互為垂直向。因此，該細長凸塊160可高密度地平行排列，達到凸塊微間距之功效。該凸塊部161與該延伸部162係可具有一致等高之頂面。

並且，該細長凸塊160之延伸部162之長度係不小於 該細長凸塊160之凸塊部161之長度百分之八十，且該細長凸塊160之延伸部162係覆蓋該輔助墊130並具有一根部163，該根部163係位於該輔助孔143內，以植接至該輔助墊130。更理想地，該細長凸塊160之延伸部162之長度係不小於該細長凸塊160之凸塊部161之兩倍長度。

如第1至3圖所示，該細長凸塊160係為複數個，其 凸塊間距係為27微米以下，該細長凸塊160之長度係介於80微米至200微米而大於該第一銲墊121之長度；該細長凸塊160之寬度係介於8微米至15微米，應小於該第一銲墊121之寬度而大於該第一開孔141之寬度；該細長凸塊160之高度係介於2微米至50微米。因此，該些細長凸塊160可微間距排列於該裝置主體110上。 而該細長凸塊160之長寬比比值可介於5~25，該細長凸塊160之長高比比值可9~100，使得該細長凸塊160之形狀係橫向指狀。

因此，本發明之半導體裝置之凸塊結構100係可達到 加強該細長凸塊160結合在該第一凸塊下金屬層151上的效果，使該細長凸塊160不會歪斜，故避免了該細長凸塊160的相互碰觸而短路，也維持了該細長凸塊160接合位置的正確性。本發明之半導體裝置之凸塊結構100係可應用於LCM模組、COF裝置與IC晶片裸接。

如第3及4圖所示，較佳地，該些線路112係可穿過 該第一銲墊121與該輔助墊130之間的間隙，可以改善該第一絕緣層140在該第一銲墊121與該輔助墊130之間的部位過於下沉。

如第3及4圖所示，該第一絕緣層140在該第一銲墊 121與該輔助墊130之間的上表面係可形成有一凹槽144，以使該第一凸塊下金屬層151具有對應凹痕153，故該第一凸塊下金屬層151為非平坦，可增進對該第一絕緣層140之結合力。該細長凸塊160之該延伸部162底部係可接合於該凹痕153內，能增進該細長凸塊160之裂痕抵抗特性，並分散該細長凸塊160頂部之下沉區域，以增進該細長凸塊160接合強度。該第一絕緣層140之該凹槽144之寬度與深度係可利用該些線路112之位置與厚度予以控制與調整。

再如3及4圖所示，該凸塊結構100係可另包含一第二 絕緣層180，係可形成於該接合面111與該第一絕緣層140之間，並覆蓋該第一銲墊121之周邊、該些線路112以及該輔助墊130之周邊，並且該第二絕緣層180之厚度係可小於該第一絕緣層140 之厚度，故該第二絕緣層180相對於該第一絕緣層140更容易填入該第一銲墊121、該些線路112以及該輔助墊130之間的彎折界面。

更具體地，該凸塊結構100係可另包含至少一第二凸 塊下金屬層152以及至少一正規凸塊170。該第二凸塊下金屬層152係為圖案化，其形狀對應於該正規凸塊170之底部面積。該第二凸塊下金屬層152係形成於該第一絕緣層140上，該第二凸塊下金屬層152係經由該第二開孔142連接至該第二銲墊122。該正規凸塊170係凸起狀設置於該第二凸塊下金屬層152上。藉此，該正規凸塊170與該細長凸塊160係皆具有訊號傳導功能，但兩者形狀與結構為不相同。該第二凸塊下金屬層152之形成方法係與該第一凸塊下金屬層151相同。該第二凸塊下金屬層152與該第一凸塊下金屬層151兩者形狀應為不相同。該第二開孔142之開孔形狀係小於該正規凸塊170之底部面積。該正規凸塊170係可為金屬凸塊，例如金、銅或其他導電金屬。該正規凸塊170係可作為較低腳數之輸入端。

如第1及4圖所示該正規凸塊170係可鄰近於該裝置 主體110之該第二側邊114，故該裝置主體110之兩側邊之凸塊排列密度可依需求而調整變化。

如第3及4圖所示，較佳地，該第一絕緣層140之該 第一開孔141係可為一狹槽孔，該狹槽孔之延長方向係可與該細長凸塊160之該延伸部162之延伸方向為相同，故防止受到來自該延伸部162之應力導致該細長凸塊160在該第一開孔141處的完全 斷裂。其中，「狹槽孔」係指該第一開孔141之寬度小於該第一開孔141之長度30%以下，通常該第一開孔141的長寬比係遠大於該第一銲墊121的長寬比。該第一開孔141之寬度係具體地介於3至10微米，該第一開孔141之長度係具體地介於10至80微米，而該輔助孔143的開口尺寸係具體地介於3×3至10×10平方微米，故該輔助孔143之形狀係可不同於該第一開孔141之形狀，兩者圖案組合係可呈現為「i」形。

因此，本發明揭示一種半導體裝置之凸塊結構，可 以達成突破傳統凸塊之間距的限制，單側凸塊排列數目可以增加，達到半導體裝置微間距凸塊最佳化的設計，另細長凸塊可微間距排列，細長凸塊的延伸部不會歪斜，故避免了細長凸塊的相互碰觸而短路，也維持了細長凸塊接合位置的正確性，進而避免了細長凸塊在其延伸部對外部電路板之結合力弱化現象。

以上所揭露的僅為本發明較佳實施例而已，當然不 能以此來限定本發明之權利範圍，因此依本發明權利要求所作的等同變化，仍屬本發明所涵蓋的範圍。

100‧‧‧半導體裝置之凸塊結構

110‧‧‧裝置主體

111‧‧‧接合面

112‧‧‧線路

113‧‧‧第一側邊

121‧‧‧第一銲墊

130‧‧‧輔助墊

140‧‧‧第一絕緣層

141‧‧‧第一開孔

143‧‧‧輔助孔

144‧‧‧凹槽

151‧‧‧第一凸塊下金屬層

153‧‧‧凹痕

160‧‧‧細長凸塊

161‧‧‧凸塊部

162‧‧‧延伸部

163‧‧‧根部

180‧‧‧第二絕緣層

Claims (11)

1. 一種半導體裝置之凸塊結構，包含：一裝置主體，其係具有一接合面以及複數個在該接合面上之線路；至少一第一銲墊，係設置於該接合面上；至少一輔助墊，係設置於該接合面上；一第一絕緣層，係形成於該接合面上，並且該第一絕緣層係具有一第一開孔以及一輔助孔，用以分別顯露出該第一銲墊與該輔助墊；至少一第一凸塊下金屬層，係形成於該第一絕緣層上，該第一凸塊下金屬層係經由該第一開孔與該輔助孔分別連接至該第一銲墊與該輔助墊；以及至少一細長凸塊，係凸起狀設置於該第一凸塊下金屬層上，該細長凸塊係具有一凸塊部以及一延伸部，其中該凸塊部係位於該第一銲墊上，該延伸部係連接該凸塊部並位於該第一絕緣層上，並且該細長凸塊之延伸部之長度係不小於該細長凸塊之凸塊部之長度百分之八十，且該細長凸塊之延伸部係覆蓋該輔助墊並具有一根部，該根部係位於該輔助孔內，以植接至該輔助墊。
2. 如申請專利範圍第1項所述之半導體裝置之凸塊結構，其中該裝置主體係具有一第一側邊，該細長凸塊係鄰近於該第一側邊，而該延伸部係相對於該凸塊部更遠離該第一側邊。
3. 如申請專利範圍第1項所述之半導體裝置之凸塊結構，其中該輔助墊係為尺寸小於該第一銲墊之獨立墊。
4. 如申請專利範圍第1項所述之半導體裝置之凸塊結構，其中該些線路係穿過該第一銲墊與該輔助墊之間的間隙。
5. 如申請專利範圍第4項所述之半導體裝置之凸塊結構，其中該第一絕緣層在該第一銲墊與該輔助墊之間的上表面係形成有一凹槽，以使該第一凸塊下金屬層具有對應凹痕。
6. 如申請專利範圍第1項所述之半導體裝置之凸塊結構，另包含一第二絕緣層，係形成於該接合面與該第一絕緣層之間，並覆蓋該第一銲墊之周邊、該些線路以及該輔助墊之周邊，並且該第二絕緣層之厚度係小於該第一絕緣層之厚度。
7. 如申請專利範圍第1至6項任一項所述之半導體裝置之凸塊結構，其中該細長凸塊係為複數個，其凸塊間距係為27微米以下，該細長凸塊之長度係介於80微米至200微米，該細長凸塊之寬度係介於8微米至15微米，該細長凸塊之高度係介於2微米至50微米。
8. 如申請專利範圍第1項所述之半導體裝置之凸塊結構，另包含：至少一第二銲墊，係設置於該接合面上，該第一絕緣層係另具有一第二開孔，用以顯露出該第二銲墊；至少一第二凸塊下金屬層，係形成於該第一絕緣層上，該第二凸塊下金屬層係經由該第二開孔連接至該第二銲墊；以及至少一正規凸塊，係凸起狀設置於該第二凸塊下金屬層上。
9. 如申請專利範圍第8項所述之半導體裝置之凸塊結構，其中該裝置主體係更具有一相對於該第一側邊之第二側邊，該正規凸塊係鄰近於該第二側邊。
10. 如申請專利範圍第1項所述之半導體裝置之凸塊結構，其中該第一絕緣層之該第一開孔係為一狹槽孔，該狹槽孔之延長方向係與該細長凸塊之該延伸部之延伸方向為相同。
11. 如申請專利範圍第10項所述之半導體裝置之凸塊結構，其中該第一開孔之寬度係介於3至10微米，該第一開孔之長度係介於10至80微米，而該輔助孔的開口尺寸係介於3×3至10×10平方微米。

Images