KR20080101618A - 구동 ｉｃ용 무딤플 금 범프 - Google Patents

구동 ｉｃ용 무딤플 금 범프 Download PDF

Info

Publication number
KR20080101618A
KR20080101618A KR1020070076340A KR20070076340A KR20080101618A KR 20080101618 A KR20080101618 A KR 20080101618A KR 1020070076340 A KR1020070076340 A KR 1020070076340A KR 20070076340 A KR20070076340 A KR 20070076340A KR 20080101618 A KR20080101618 A KR 20080101618A
Authority
KR
South Korea
Prior art keywords
passivation layer
conductive
openings
conductive pad
pad
Prior art date
Application number
KR1020070076340A
Other languages
English (en)
Inventor
혜경 민
Original Assignee
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔널 세미콘덕터 코포레이션 filed Critical 내셔널 세미콘덕터 코포레이션
Publication of KR20080101618A publication Critical patent/KR20080101618A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

집적회로(IC) 구조용 도전성 범프 구조는 상기 IC의 도전성 콘택 패드들(예컨대, Al 패드) 각각의 상부 표면 상에 형성된 패시베이션층, 예컨대 실리콘 산화물/실리콘 질화물 스택을 포함한다. 복수의 개구들은 상기 콘택 패드의 상부 표면을 노출하도록 상기 패시베이션층을 관통하여 신장한다. 상기 개구들은 측면 치수보다 길이 치수면에서 더 크다. 도전성 범프, 바람직하게는 금(Au)은 상기 패시베이션층 내의 상기 개구들을 관통하여 신장하고 상기 콘택 패드의 노출된 상부 표면과 전기적으로 접촉되도록 상기 패시베이션층 상에 형성된다.

Description

구동 ＩＣ용 무딤플 금 범프{Dimple free gold bump for drive IC}
본 발명은 집적회로(integrated circuit)에 관한 것으로서, 특히 예컨대 구동(drive) 집적회로용으로 사용되는 콘택 디자인에 관한 것이다.
많은 포켓용 소자들, 예컨대 셀룰러폰은 소자의 전자 장치에 포함된 구동 집적회로(IC)로부터 수신된 신호들에 대한 응답으로 이미지를 제공하는 디스플레이를 포함한다. 일반적으로, 구동 IC는 유리 디스플레이 패널의 뒷면 상에 형성된 도전성 솔더 볼들에 콘택 "범프들(bumps)"의 어레이를 통하여 전기적으로 연결되고, 콘택 범프들의 어레이는 구동 IC 구조의 일부분으로 형성되고 그 구동 회로의 도전성 배선 구조에 연결된다.
도 1a는 구동 IC에서 널리 이용되고 있는 도전성 범프 디자인의 단면을 보여준다. 이 디자인은 알루미늄(Al)과 같은 도전성 패드(102)에 전기적으로 연결되게 형성된 금(Au) 범프(100)를 포함하고, 도전성 패드(102)는 연관된 집적회로 구조(104), 예컨대 구동 IC의 배선 구조의 일부분이다. 하부의 패시베이션층(passivation layer, 106) 내에 형성된 개구(opening)는 Au 범프(100)와 Al 패드(102) 사이에 전기적인 접촉이 가능하게 한다. 패시베이션층(106)은 일반적으로 실리콘 산화층 상에 형성된 실리콘 질화층을 포함한다. 패시베이션층(106) 내의 넓은 면적의 개구는 Au 범프(100) 및 Al 패드(102) 사이에 비교적 낮은 임피던스 전류의 흐름을 가능하게 한다.
그러나, 패시베이션층(106) 내에 넓은 개구를 형성하는 것은 Al 패드(102)의 둘레 주위에 "계단(step)" 구조(106a)를 야기한다. Au 범프(100)의 형성 동안, 패시베이션층(106) 내의 이 계단은 Au 범프(100) 둘레 주위에 대응하는 계단(corresponding step, 100a)을 형성하고, 이에 따라 금 범프(100)의 내부 부분에 함몰된 "딤플(dimple)" 표면 영역(100b)을 한정한다. 도 1a 예에 도시된 바와 같이, 패시베이션층(106) 내의 1.4㎛ 단차, 15 ㎛의 Au 범프 높이에 대해서, Au 범프(100)의 딤플 표면(100b)은 주변의 둘레 계단(100a)으로부터 1.4 ㎛의 깊이만큼 함몰될 수 있다.
전술한 Au 범프 딤플(100b)은 그에 연관된 IC에 성능 문제를 야기할 수 있다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 이러한 IC는 서로 이격되고 그 IC의 레이아웃에 걸쳐서 분산된 많은 수의 Au 범프들을 일반적으로 포함한다는 것을 이해할 수 있다. 이상적인 경우에 있어서, 도 1b에 도시된 바와 같이, 이러한 복수의 Au 범프들(100) 모두는 복수의 범프들(100) 각각과 그에 관련된 디스플레이 회로의 대응하는 도전성 솔더 볼(110) 사이에 전기적인 접촉을 형성하도록 정렬될 것이다. 그러나, 도 1c에 도시된 바와 같이, IC 제조 단계에서 일어날 수 있는 오정렬(misalignment)로 인해서, Au 범프들(100)의 일부는 Au 범프(100)의 둘레 계단(100a)이 대응하는 솔더 볼(110)(이방성 도전성 필름(ACF - Anisotropic Conductive Film )과 접촉되도로 정렬되고, 반면에 다른 Au 범프들, 예컨대 도 1c의 범프들(112)은 그에 대응하는 솔더 볼(110)에 정렬된 범프(112)의 딤플 표면을 갖도록 정렬될 수 있다. 이로 인해서 Au 범프(112)의 딤플 표면 및 솔더 볼(110) 사이에 갭(gap)이 형성되고, "개방(open)" 회로를 초래할 수 있다. 따라서, 구동 IC를 디스플레이 패널에 연결함에 있어서 단 하나의 그러한 갭의 존재는 그 소자(예컨대 셀룰러폰)에 완전한 결함을 초래할 수 있다.
도 2a 및 도 2b는 전술한 오정렬 문제를 해결하기 위한 알려진 접근을 도시한다. 도 1의 접근에 도시된 바와 같이 패시베이션층 내에 넓은 면적의 개구를 이용하는 것보다는, 이러한 접근은 도전성 콘택 패드(206) 위의 패시베이션층(200) 내에 형성된 작은 정사각형들의 어레이(도 2a의 202) 또는 작은 원들의 어레이(도 2의 204)를 이용한다. 도 2c에 도시된 바와 같이, 패시베이션층(200) 내의 개구들 각각의 크기가 비교적 작기 때문에 (예컨대, 개구들 사이의 최소 간격 10㎛를 갖는 3㎛ x 3㎛,), 개구들 위에 Au 범프(208)를 형성하는 것은 Au 범프(208)의 비교적 평탄한 상부 표면(208a)을 만들고 개구들을 통해서 여전히 Au 범프(208)와 콘택 패드(206) 사이에 전기적인 접촉을 제공한다. Au 범프(208)의 이러한 평탄한 상부 표면(208a)은 전술한 오정렬 문제를 해결할 수 있다.
이러한 접근에 있어서 문제는, 전류 흐름이 도전체의 단면적에 비례하기 때문에, 도 2c의 디자인에 의해서 제공된 감소된 단면적이 Au 범프(208) 및 콘택 패드(206) 사이에 보다 높은 임피던스 전류 경로를 초래할 수 있다는 것이다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 전술한 오정렬 문제를 풀면서 Au 범프와 그에 관련된 IC 사이에서 적절한 전류 흐름을 유지할 수 있는 이용가능한 Au 범프를 제공하는 것이다.
본 발명은 집적회로(IC) 구조, 예컨대 구동 IC용 도전성 범프 구조를 제공한다. 상기 범프 구조는 상기 IC의 도전성 콘택 패드들 또는 도전성 패드들(예를 들어, 알루미늄) 위에 형성된 패시베이션층, 예컨대 실리콘 산화물/실리콘 질화물 스택을 포함한다. 복수의 개구들은 상기 패드의 상부 표면을 노출하기 위해서 상기 패시베이션층을 관통하여 각 패드 위에 형성된다. 상기 개구들은 측면 치수(lateral dimension)보다 길이 치수(longitudinal dimension) 면에서 더 크다. 각 패드에 대해서, 바람직하게 금(Au)을 포함하는 도전성 범프가 상기 패시베이션층 내의 상기 개구들을 통하여 신장하고 상기 패드의 노출된 상부 표면과 전기적으로 접촉하도록 상기 패시베이션층 상에 형성된다.
본 발명에 따르면, 상기 패시베이션층 내의 상기 개구들은 각 알루미늄 콘택 패드 및 그와 연관된 금 범프 사이에서 충분한 전류 흐름을 허용하는 총 단면적을 제공하도록 충분히 크고, 비교적 평탄한 상부 표면 영역을 갖는 금 범프의 제조를 가능하게 하여 "딤플(dimple)" 범프와 관련된 오정렬 문제를 제거하도록 충분히 작다.
본 발명의 다양한 관점에 대한 특징 및 장점은 본 발명의 개념이 이용되는 예시적인 실시예를 보여주는 본 발명의 다음의 상세한 설명 및 첨부된 도면들을 참조하여 잘 이해되고 설명될 수 있다.
본 발명에 따른 집적회로용 도전성 범프 구조는, 하부의 패시베이션층에 형성된 계단(step)에 의해서 초래된 딤플 문제를 해결하면서 동시에 도전성 범프 및 IC의 콘택 패드 사이에 요구되는 접촉 면적을 유지할 수 있다.
본 발명은 집적회로 구조에 사용되는 도전성 범프 구조를 제공한다. 상기 범프 구조는 상기 IC를 다른 도전성 구조에 부착하는 데 연관되어 그 전에 부닥친 오정렬 문제를 제거하고, 동시에 상기 범프 구조를 통하여 충분한 전류 흐름을 허용한다. 상기 IC는 예를 들어, 포켓용 소자, 예컨대 셀룰러폰의 디스플레이를 구동하기 위해 이용되는 형태의 구동 IC일 수 있다. 상기 다른 도전성 구조는 예를 들어, 포켓용 소자의 디스플레이 패널 전자 장치일 수 있다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 개념이 이러한 특정한 제품 응용에 한정되지 않음을 이해할 수 있다.
본 발명에 따른 도전성 범프 구조는 상기 IC 구조의 상기 도전성 콘택 패드들(또는 도전성 패드들) 각각의 위에 형성된 패시베이션층을 포함한다. 복수의 개구들은 상기 패시베이션층을 관통하여 상기 콘택 패드들의 상부 표면 영역을 노출 한다. 아래에 자세하게 설명되는 바와 같이, 상기 개구들은 측면 방향 보다 길이 방향에서 더 크다. 각 콘택 패드에 대해서, 도전성 범프는 상기 패시베이션층 내의 상기 개구들을 관통하여 신장하고 상기 콘택 패드의 노출된 상부 표면 영역과 전기적으로 접촉되도록 상기 패시베이션층 상에 형성된다.
전술한 바와 같이, 본 발명의 핵심 관점은 상기 도전성 범프 및 상기 하부 콘택 패드 사이의 상기 패시베이션층 내에 형성된 개구들의 기하학(geometry)에 있다. 도 3a, 도 3b, 및 도 3c는 패시베이션층(300) 내의 그러한 개구들의 세 예시적인 실시예들을 나타낸다. 도 3a는 행(row)당 두 개의 정사각형 개구들(302)이 세 행으로 배열된 정사각형 개구들(302)의 어레이를 보여준다. 도 3b는 일련의 세 개의 정사각형 개구들(304)을 보여주고, 각 정사각형 개구(304)는 실질적으로 하부 콘택 패드의 전체 길이를 신장하도록 형성된다. 도 3c는 행당 세 개의 타원형 개구들(306)이 세 행으로 배열된 타원형 개구들(306)의 어레이를 보여준다. 도 3a, 도 3b, 및 도 3c에 도시된 본 발명의 실시예들 각각에 있어서, 상기 개구들은 측면 치수(y) 보다 큰 길이 치수(x)를 갖는다.
전술한 바와 같이, 상기 금(Au) 구조에서 전류 흐름은 패시베이션층 내의 개구의 면적에 비례한다. 예를 들어, 80㎛ x 31㎛인 콘택 패드에 대해서, 도 1a의 패드 개구는 522 제곱㎛이나 전술한 딤플 문제를 갖는다. 동일한 패드 크기에 대해서, 도 2b 접근은 여섯 개의 3㎛ 직경의 원들을 이용하여 42.4 제곱㎛의 총 패시베이션 개구를 제공한다. 본 발명의 기술에 따르면, 동일한 패드 크기에 대해서, 패시베이션 개구의 총 면적은 348 제곱㎛에 이를 수 있다.
도 3d는 도 3b의 3D-3D 선을 따라서 절취한 본 발명에 따른 도전성 범프 구조의 단면을 보여준다. 전술한 바와 같이, 도 3d 구조는 연관된 집적회로 구조(310), 예컨대 포켓용 소자의 디스플레이용 구동 IC의 도전성 콘택 패드(308) 위에 형성된 패시베이션층(300)을 포함한다. 도전성 콘택 패드(308)는 바람직하게는 알루미늄 또는 알루미늄 합금으로 형성되지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 다른 도전성 물질이 이용될 수 있음을 이해할 수 있다. 패시베이션층(300)은 바람직하게는 도전성 콘택 패드(308) 위에 형성된 실리콘 산화층 및 상기 실리콘 산화층 위에 형성된 실리콘 질화층을 포함한다. 전술한 상기 개구들은 상기 도전성 콘택 패드(308)의 표면 영역(308a)을 노출하도록 패시베이션층(300) 내에 형성된다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 상기 개구들이 통상적인 IC 제조 기술을 이용하여 상기 패시베이션층을 관통하도록 식각될 수 있다는 것을 이해할 수 있다. 전술한 바와 같이, 상기 개구들은 측면 치수보다 큰 길이 치수를 갖는다. 도전성 범프(312), 바람직하게는 금(Au)은 (해당 기술 분야에서 통상의 지식을 가진 자에게 잘 알려진 통상의 기술에 의해서) 패시베이션층(300) 내의 상기 개구들을 관통하여 신장하고 콘택 패드(308)의 노출된 표면 영역(308a)과 전기적으로 접촉되도록 패시베이션층(300) 상에 형성된다. Au가 도전성 범프(312)용으로 바람직한 물질이지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 다른 물질들이 이러한 목적으로 사용될 수 있음을 이해할 수 있다.
요약하면, 본 발명은 하부의 패시베이션 계단(step)에 의해서 초래된 "딤플" 문제를 해결하고, 범프 및 IC 콘택 패드 사이에 요구되는 콘택 면적을 유지하는 도전성 범프 구조를 제공한다.
전술한 본 발명의 특정 실시예들은 예로서 제공되었고, 첨부된 청구항 및 그 등가물에 표현된 바와 같은 본 발명의 범위 및 정신으로부터 벗어나지 않고 다른 변경이 해당 기술 분야의 통상의 지식을 가진 자에게 가능함이 이해되어야 한다.
도 1a는 알려진 금(Au) 범프 구조를 보여주는 부분적인 단면도이다.
도 1b는 도 1에 도시된 타입의 Au 범프들의 어레이 및 연관된 도전성 구조의 대응하는 솔더 볼 어레이 사이의 이상적인 정렬을 보여주는 부분적인 단면도이다.
도 1c는 도 1에 도시된 타입의 Au 범프들의 어레이 및 연관된 도전성 구조의 대응하는 솔더 볼 어레이 사이의 오정렬을 보여주는 부분적인 단면도이다.
도 2a는 패시베이션층 내에 형성된 정사각형들의 어레이를 이용하는 Au 범프 형성에 대한 알려진 접근을 보여주는 상면도이다.
도 2b는 패시베이션층 내에 형성된 원들의 어레이를 이용하는 Au 범프 형성에 대한 알려진 접근을 보여주는 상면도이다.
도 2c는 도 2a 또는 도 2b 접근으로부터 형성된 Au 범프 구조를 보여주는 부분적인 단면도이다.
도 3a는 패시베이션층 내의 정사각형 개구들의 어레이를 이용한 본 발명에 따른 Au 범프 구조의 제조 방법을 보여주는 상면도이다.
도 3b는 패시베이션층 내의 일련의 기장 길이(full length)대로의 개구들을 이용한 본 발명에 따른 Au 범프 구조의 제조 방법을 보여주는 상면도이다.
도 3c는 패시베이션층 내의 타원형 개구들의 어레이를 이용한 본 발명에 따른 Au 범프 구조의 제조 방법을 보여주는 상면도이다.
도 3d는 본 발명의 개념에 따라 제조된 Au 범프 구조를 보여주는 부분적인 단면도이다.

Claims (12)

  1. 집적회로 구조의 부분으로 형성된 도전성 범프 구조로서, 상기 집적 회로 구조는 적어도 하나의 도전성 패드를 포함하고, 상기 도전성 범프 구조는,
    상기 도전성 패드의 상부 표면 상에 형성된 패시베이션층; 및
    상기 패시베이션층의 상부 표면 상에 형성된 도전성 범프를 포함하고,
    상기 패시베이션층은 상기 도전성 패드의 상기 상부 표면의 영역들을 노출하도록 상기 패시베이션층을 관통하여 형성된 복수의 개구들을 포함하고, 상기 개구들의 각각은 길이 치수 및 상기 길이 치수에 수직한 측면 치수를 갖고 상기 길이 치수는 상기 측면 치수보다 크고, 상기 도전성 범프는 상기 패시베이션층 내의 상기 개구들을 관통하여 신장하고 상기 도전성 패드의 상기 노출된 상부 표면 영역과 전기적으로 접촉된 도전성 범프 구조.
  2. 제 1 항에 있어서, 상기 도전성 범프는 금(Au)을 포함하는 것을 특징으로 하는 도전성 범프 구조.
  3. 제 1 항에 있어서, 상기 패시베이션층은 상기 도전성 패드의 상기 상부 표면 상에 형성된 실리콘 산화층 및 상기 실리콘 산화층 상에 형성된 실리콘 질화층을 포함하는 것을 특징으로 하는 도전성 범프 구조.
  4. 제 1 항에 있어서, 상기 도전성 패드는 알루미늄(Al)을 포함하는 것을 특징으로 하는 도전성 범프 구조.
  5. 제 1 항에 있어서, 상기 개구들은 정사각형들인 것을 특징으로 하는 도전성 범프 구조.
  6. 제 1 항에 있어서, 상기 개구들은 타원형들인 것을 특징으로 하는 도전성 범프 구조.
  7. 집적회로 구조용 도전성 범프 구조의 제조 방법으로서, 상기 집적회로 구조는 적어도 하나의 도전성 패드를 포함하고, 상기 제조 방법은,
    상기 도전성 패드의 상부 표면 상에 패시베이션층을 형성하는 단계로서, 상기 패시베이션층은 상기 도전성 패드의 상기 상부 표면의 영역들을 노출하도록 상기 패시베이션층을 관통하여 형성된 복수의 개구들을 포함하고, 상기 개구들의 각각은 길이 치수 및 상기 길이 치수에 수직한 측면 치수를 갖고 상기 길이 치수는 상기 측면 치수보다 크도록, 상기 패시베이션층을 형성하는 단계; 및
    상기 패시베이션층 내의 상기 개구들을 관통하여 신장하고 상기 도전성 패드의 상기 노출된 상부 표면 영역과 전기적으로 접촉되도록 상기 패시베이션층의 상부 표면 상에 도전성 범프를 형성하는 단계를 포함하는 도전성 범프 구조의 제조 방법.
  8. 제 7 항에 있어서, 상기 도전성 범프는 금(Au)을 포함하는 것을 특징으로 하는 도전성 범프 구조의 제조 방법.
  9. 제 7 항에 있어서, 상기 패시베이션층을 형성하는 단계는,
    상기 도전성 패드의 상기 상부 표면 상에 실리콘 산화층을 형성하는 단계;
    상기 실리콘 산화층 상에 실리콘 질화층을 형성하는 단계; 및
    상기 실리콘 질화층 및 상기 실리콘 산화층을 관통하는 상기 개구들을 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 범프 구조의 제조 방법.
  10. 제 7 항에 있어서, 상기 도전성 패드는 알루미늄(Al)을 포함하는 것을 특징으로 하는 도전성 범프 구조의 제조 방법.
  11. 제 7 항에 있어서, 상기 개구들은 정사각형들인 것을 특징으로 하는 도전성 범프 구조의 제조 방법.
  12. 제 7 항에 있어서, 상기 개구들은 타원형들인 것을 특징으로 하는 도전성 범프 구조의 제조 방법.
KR1020070076340A 2007-05-16 2007-07-30 구동 ｉｃ용 무딤플 금 범프 KR20080101618A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/803,768 2007-05-16
US11/803,768 US20080284009A1 (en) 2007-05-16 2007-05-16 Dimple free gold bump for drive IC

Publications (1)

Publication Number Publication Date
KR20080101618A true KR20080101618A (ko) 2008-11-21

Family

ID=40026692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076340A KR20080101618A (ko) 2007-05-16 2007-07-30 구동 ｉｃ용 무딤플 금 범프

Country Status (4)

Country Link
US (1) US20080284009A1 (ko)
JP (1) JP2008288544A (ko)
KR (1) KR20080101618A (ko)
TW (1) TW200847306A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281341B1 (ko) * 2011-08-08 2013-07-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP2015095482A (ja) * 2013-11-08 2015-05-18 アイメックＩｍｅｃ 半導体部品上へのマイクロバンプの作製方法
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
KR102245825B1 (ko) 2014-09-04 2021-04-30 삼성전자주식회사 반도체 패키지
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
KR102537528B1 (ko) 2016-10-19 2023-05-26 삼성전자 주식회사 반도체 패키지 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP4175197B2 (ja) * 2003-06-27 2008-11-05 株式会社デンソー フリップチップ実装構造
JP3794403B2 (ja) * 2003-10-09 2006-07-05 セイコーエプソン株式会社 半導体装置
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps

Also Published As

Publication number Publication date
TW200847306A (en) 2008-12-01
JP2008288544A (ja) 2008-11-27
US20080284009A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
CN107968114B (zh) 柔性有机发光二极管显示装置
US7391114B2 (en) Electrode pad section for external connection
JP4328970B2 (ja) 半導体装置
EP1897138B1 (en) Semiconductor device and mounting structure thereof
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US8072076B2 (en) Bond pad structures and integrated circuit chip having the same
TWI381464B (zh) The bump structure and its making method
KR20080101618A (ko) 구동 ｉｃ용 무딤플 금 범프
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US6861749B2 (en) Semiconductor device with bump electrodes
KR20150020313A (ko) 반도체 장치
US20080284011A1 (en) Bump structure
TW201448140A (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
JP4968424B2 (ja) 半導体装置
KR20120063202A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
JP2007173388A (ja) 半導体集積回路装置
JP4918069B2 (ja) 半導体装置
TWI675387B (zh) 薄膜電容器構造及具備該薄膜電容器構造之半導體裝置
TWI685077B (zh) 半導體裝置之凸塊結構
JP2004260074A (ja) 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器
CN110867452B (zh) 线路结构
JP2004363224A (ja) 半導体チップの接続構造
JP4987683B2 (ja) 半導体装置およびその製造方法
TWM513452U (zh) 半導體裝置之凸塊結構
TW200845249A (en) IC chip having finger-like bumps bonded on multi-windows

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee