JP2008288544A - 駆動ｉｃ用の窪みのない金バンプ - Google Patents

駆動ｉｃ用の窪みのない金バンプ Download PDF

Info

Publication number
JP2008288544A
JP2008288544A JP2007194960A JP2007194960A JP2008288544A JP 2008288544 A JP2008288544 A JP 2008288544A JP 2007194960 A JP2007194960 A JP 2007194960A JP 2007194960 A JP2007194960 A JP 2007194960A JP 2008288544 A JP2008288544 A JP 2008288544A
Authority
JP
Japan
Prior art keywords
passivation layer
conductive
opening
pad
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007194960A
Other languages
English (en)
Inventor
Heikyung Min
ミン ヘイキュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JP2008288544A publication Critical patent/JP2008288544A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 不整合問題を解決すると共にＡｕバンプと関連するＩＣとの間の適切な電流の流れを確保することが可能なＡｕバンプ構成及びその製造方法を提供する。
【解決手段】 集積回路（ＩＣ）構成体用の導電性バンプ構成体が、シリコン酸化物／窒化シリコンスタック等のパッシベーション層を有しており、それはＩＣの導電性コンタクトパッド（例えば、Ａｌパッド）の各々の上表面上に形成されている。複数個の開口が該パッシベーション層を貫通して延在しており該コンタクトパッドの上表面の区域を露出させている。該開口は横方向寸法におけるよりも長手方向寸法において一層大きい。好適には金（Ａｕ）からなる導電性バンプが該パッシベーション層の上に形成されて該パッシベーションにおける開口を介して延在し該コンタクトパッドの露出されている上表面区域と電気的に接触している。
【選択図】 図３

Description

本発明は集積回路に関するものであって、更に詳細には、例えば、駆動集積回路において使用するためのコンタクト構成に関するものである。
携帯電話のような多くのハンドヘルド装置は、該装置のエレクトロニクス内に包含されている駆動集積回路（ＩＣ）から受取られた信号に応答して画像を与えるディスプレイを包含している。典型的に、駆動ＩＣは駆動ＩＣ構成体の一部として形成されており且つ駆動回路の導電性相互接続構成体へ接続されているコンタクト「バンプ」のアレイを介してガラスディスプレイパネルの裏側上に形成されている導電性半田ボールへ電気的に接続されている。
図１Ａは駆動ＩＣにおいて広く使用されている導電性バンプ構成の断面を示している。この構成は、例えば駆動ＩＣの関連する集積回路構成体１０４の相互接続構成体の一部である例えばアルミニウム（Ａｌ）の導電性パッド１０２と電気的に接触して形成されている金（Ａｕ）バンプ１００を包含している。下側に存在するパッシベーション層１０６に形成されている開口は、Ａｕバンプ１００とＡｌパッド１０２との間の電気的接触を可能とさせている。パッシベーション層１０６は、典型的に、シリコン酸化物層の上に形成されている窒化シリコン層を有している。パッシベーション層１０６における面積の広い開口は、Ａｕバンプ１００とＡｌパッド１０２との間において比較低いインピーダンスの電流の流れを可能とさせる。
然しながら、パッシベーション層１０６に広い開口を形成することはＡｌパッド１０２の周辺部周りに「段差」構造１０６ａを発生する。Ａｕバンプ１００の形成期間中に、このパッシベーション層１０６における階段はＡｕバンプ１００の周辺部周りに対応する段差１００ａを形成させ、それにより金バンプ１００の内側部分に凹設された「窪み」表面区域１００ｂを画定する。図１Ａの例に示したように、パッシベーション層１０６における１．４μｍの段差高さの場合及び１５μｍのＡｕバンプ高さの場合に、Ａｕバンプ１００の窪み表面１００ｂは取囲む周辺の段差１００ａから１．４μｍの深さだけ凹設される場合がある。
上述したＡｕバンプ窪み１００ｂは関連するＩＣに対し性能問題を発生する場合がある。当業者が理解するように、ＩＣは、典型的に、ＩＣのレイアウト全体にわたり分布される多数の離隔されたＡｕバンプを包含している。図１Ｂに示した理想的な場合においては、これらの多数のＡｕバンプ１００の全てが整合して多数のバンプ１００の各々と関連するディスプレイ回路の対応する導電性半田ボール１１０との間に電気的接触を確立する。然しながら、図１Ｃに示したように、ＩＣ製造プロセスから発生することのある不整合は、バンプ１００の周辺段差１００ａが対応する半田ボール１１０と接触し（ＡＣＦ−異方性導電性フィルム）、一方その他のＡｕバンプ、例えば図１Ｃにおけるバンプ１１２がその窪み表面をそれと対応する半田ボール１１０と整合させるようにＡｕバンプ１００のうちの幾つかを整合させる場合がある。このことはＡｕバンプ１１２の窪み表面と半田ボール１１０との間にギャップを発生し、「開放」回路とさせる場合がある。従って、ディスプレイパネルに対する駆動ＩＣの接続におけるこのような１個のみのギャップが発生すると、装置（例えば、携帯電話）を完全に駄目なものとする場合がある。
図２Ａ及び２Ｂは上述した不整合問題に対処する既知のアプローチを例示している。図１に示したようにパッシベーション層において１個の広い面積の開口を使用するのではなく、このアプローチは導電性コンタクトパッド２０６上のパッシベーション層２００内に小さな正方形２０２からなるアレイ（図２Ａ）又は小さな円２０４からなるアレイ（図２Ｂ）を利用するものである。図２Ｃに示したように、パッシベーション層２００における開口の各々の寸法は比較的小さいので（例えば、３μｍ×３μｍで開口間の間隔が最小で１０μｍ）、該開口の上にＡｕバンプ２０８を形成した場合にバンプ２０８の比較的平坦な上表面２０８ａが得られ、一方該開口を介してＡｕバンプ２０８とコンタクトパッド２０６との間に電気的接触を与える。このＡｕバンプ２０８の平坦な上表面２０８ａは上述した不整合問題を解決する。
このアプローチにおける問題は、電流の流れは導体の断面積に比例するものであるから、図２Ｃの構成により与えられる減少された面積はＡｕバンプ２０８とコンタクトパッド２０６との間において一層高いインピーダンスの電流経路となる。
従って、上述した不整合問題を解決するがＡｕバンプと関連するＩＣとの間において適切な電流の流れを維持するＡｕバンプ構成を提供することが望まれている。
本発明は例えば駆動ＩＣ等の集積回路（ＩＣ）構成体用の導電性バンプ構成体を提供する。本バンプ構成体は、ＩＣの導電性コンタクトパッド（例えば、アルミニウム）の各々の上に形成されているシリコン酸化物／窒化シリコンスタック等のパッシベーション層を有している。該パッドの上表面の区域を露出させるために該パッシベーション層を貫通して各パッドの上に複数個の開口が形成されている。該開口は横方向寸法におけるよりも長手方向寸法において一層大きい。各パッドに対して、好適には金（Ａｕ）を有している導電性バンプがパッシベーション層の上に形成されており、該パッシベーション層における開口を介して延在して該パッドの露出されている上表面区域と電気的に接触している。
本発明によれば、該パッシベーション層における開口は、各アルミニウムコンタクトパッドとそれと関連する金バンプとの間で適切な電流の流れを可能とするための全断面積を与える充分な大きさであるが、比較的平坦な上表面区域を有する金バンプの製造を容易とするのに充分に小さいものであり、それにより「窪み」バンプと関連する不整合問題を取除いている。
本発明は集積回路構成体において使用する導電性バンプ構成体を提供する。本バンプ構成体は別の導電性構成体へＩＣを取付けることに関連する前に遭遇していた不整合問題を取除くと共に、バンプ構成体を介して充分な電流の流れを可能とさせる。例えば、該ＩＣは、携帯電話等のハンドヘルド装置のディスプレイを駆動するために使用されるタイプの駆動ＩＣである場合がある。その他の導電性構成体は、例えば、ハンドヘルド装置のディスプレイパネルエレクトロニクスである場合がある。当業者が理解するように、本発明の概念はこのような特定の精神に対する適用に制限されるものではない。
本発明に基づく導電性バンプ構成体は、パッシベーション層を有しており、それはＩＣ構成体の導電性コンタクトパッドの各々の上に形成されている。複数個の開口が該パッシベーション層を貫通して延在しておりコンタクトパッドの上表面の区域を露出させている。以下に更に詳細に説明するように、これらの開口は、横方向におけるよりも長手方向において一層大きい。各コンタクトパッドに対して、導電性バンプがパッシベーション層の上に形成されて該パッシベーション層における開口を介して延在し且つコンタクトパッドの露出されている上表面区域と電気的に接触している。
上述したように、本発明の重要な側面は、導電性バンプと下側に存在するコンタクトパッドとの間のパッシベーション層に形成されている開口の幾何学的形状である。図３Ａ，３Ｂ，３Ｃはパッシベーション層３００におけるこのような開口の３つの例示的な実施例を示している。図３Ａは行あたり２個の矩形状の開口３０２からなる３つの行に配列されている矩形状開口３０２からなるアレイを有している。図３Ｂは一連の３個の矩形状開口３０４を示しており、各矩形状開口３０４は下側に存在するコンタクトパッドの実質的に全長にわたり延在して形成されている。図３Ｃは行あたり３個の長円形開口３０６からなる３つの行に配列されている長円形開口３０６からなるアレイを示している。図３Ａ，３Ｂ，３Ｃに示した本発明の実施例の各々において、該開口は長手方向寸法ｘを有しており、それは横方向寸法ｙよりも一層大きいものである。
上述したように、金構成体における電流の流れはパッシベーション層における開口の面積に比例する。例えば、８０μｍ×３１μｍであるコンタクトパッドの場合には、図１Ａパッド開口は５２２平方μｍであるが上述した窪み問題を有している。同一のパッド寸法に対し、図２Ｂのアプローチは６個の３μｍ直径の円を使用して４２．４平方μｍの全パッシベーション開口を与えれている。本発明技術によれば、同一のパッド寸法に対し、パッシベーション開口の全面積は最大で３４８平方μｍとすることが可能である。
図３Ｄは、図３Ｂにおける線３Ｄ−３Ｄに沿ってとった場合の本発明に基づく導電性バンプ構成体の断面を示している。上述したように、図３Ｄ構成体は、例えばハンドヘルド装置のディスプレイ用の駆動ＩＣである関連する集積回路構成体３１０の導電性コンタクトパッド３０８の上に形成されているパッシベーション３００を有している。該導電性パッドは、好適には、アルミニウム又はアルミニウム合金から形成されるが、当業者により理解されるように、その他の導電性物質を使用することも可能である。パッシベーション層３００は、好適には、導電性パッド３０８の上に形成されているシリコン酸化物層、及び該シリコン酸化物層の上に形成されている窒化シリコン層を有している。上述した開口はパッシベーション層３００内に形成されており導電性パッド３０８の表面区域３０８ａを露出している。当業者により理解されるように、該開口は従来のＩＣ製造技術を使用して該パッシベーション層を貫通してエッチングにより形成することが可能である。上述したように、該開口は横方向寸法よりも一層大きな長手方向寸法を有している。導電性バンプ３１２は、好適には、金（Ａｕ）でありパッシベーション層３００の上に形成されて（当業者にとって良く知られた従来技術により）、パッシベーション層３００における開口を介して延在しコンタクトパッド３０８の露出されている表面区域３０８ａと電気的に接触している。Ａｕはバンプ３１２に対して好適な物質ではあるが、当業者によって理解されるように、その他の物質をこの目的のために使用することも可能である。
要約すると、本発明は下側に存在するパッシベーション段差により発生される「窪み」問題を解決すると共に、バンプとＩＣコンタクトパッドとの間に所要の接触面積を維持する導電性バンプ構成体を提供している。
理解すべきことであるが、上に記載した本発明の好適実施例は単に例として与えたものであり、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
（Ａ）は既知の金（Ａｕ）バンプ構成体を例示した部分断面図、（Ｂ）は図１に示したタイプのＡｕバンプのアレイと関連する導電性構成体の対応する半田ボールアレイとの間の理想的なアライメント即ち整合を例示した部分断面図、（Ｃ）は図１に示したタイプのＡｕバンプのアレイと関連する導電性構成体の対応する半田ボールアレイとの間のミスアライメント即ち不整合を例示した部分断面図。 （Ａ）はパッシベーション層に形成した正方形のアレイを利用するＡｕバンプ形成に対する既知のアプローチを例示した平面図、（Ｂ）はパッシベーション層に形成した円のアレイを利用するＡｕバンプ形成に対するアプローチを例示した平面図、（Ｃ）は（Ａ）又は（Ｂ）のアプローチから発生するＡｕバンプ構成体を例示した部分断面図。 （Ａ）はパッシベーション層における矩形状開口のアレイを使用して本発明に基づきＡｕバンプ構成体を製造する方法を例示した平面図、（Ｂ）はパッシベーション層における一連の全長開口を使用する本発明に基づくＡｕバンプ構成体を製造する方法を例示した平面図、（Ｃ）はパッシベーション層における長円形開口のアレイを使用する本発明に基づくＡｕバンプ構成体を製造する方法を例示した平面図、（Ｄ）は本発明の概念に基づいて製造したＡｕバンプ構成体を例示した部分断面図。
符号の説明
３００ パッシベーション層
３０２ 矩形状の開口
３０４ 矩形状の開口
３０６ 長円形開口
３０８ 導電性コンタクトパッド
３０８ａ 表面区域
３１０ 集積回路構成体
３１２ バンプ

Claims (12)

  1. 少なくとも１個の導電性パッドを含む集積回路構成体の一部として形成されている導電性バンプ構成体において、
    パッシベーション層が該導電性パッドの上表面上に形成されており、該パッシベーション層はそれを貫通して形成されている複数個の開口を包含しており該導電性パッドの該上表面の区域を露出しており、該開口の各々は長手方向寸法と該長手方向寸法に垂直な横方向寸法とを有しており、該長手方向寸法は該横方向寸法よりも一層大きく、且つ
    導電性バンプが該パッシベーション層の上表面上に形成されており、該導電性バンプは該パッシベーション層における該開口を介して延在して該コンタクトパッドの露出されている上表面区域と電気的に接触している、
    ことを特徴とする導電性バンプ構成体。
  2. 請求項１において、該導電性バンプが金（Ａｕ）を有していることを特徴とする導電性バンプ構成体。
  3. 請求項１において、該パッシベーション層が該コンタクトパッドの該上表面上に形成されているシリコン酸化物層及び該シリコン酸化物層の上に形成されている窒化シリコン層を有していることを特徴とする導電性バンプ構成体。
  4. 請求項１において、該コンタクトパッドがアルミニウム（Ａｌ）を有していることを特徴とする導電性バンプ構成体。
  5. 請求項１において、該開口が矩形であることを特徴とする導電性バンプ構成体。
  6. 請求項１において、該開口が長円形であることを特徴とする導電性バンプ構成体。
  7. 少なくとも１個の導電性パッドを含む集積回路構成体用の導電性バンプ構成体を形成する方法において、
    該導電性パッドの上表面上にパッシベーション層を形成し、該パッシベーション層はそれを貫通して形成されている複数個の開口を包含しており該導電性パッドの該上表面の区域を露出しており、該開口の各々は長手方向寸法と該長手方向寸法に垂直な横方向寸法とを有しており、該長手方向寸法は該横方向寸法よりも一層大きいものであり、且つ
    該パッシベーション層における該開口を介して延在し且つ該コンタクトパッドの露出されている上表面区域と電気的に接触するように該パッシベーション層の上表面上に導電性バンプを形成する、
    ことを特徴とする方法。
  8. 請求項７において、該導電性バンプが金（Ａｕ）を有していることを特徴とする方法。
  9. 請求項７において、パッシベーション層を形成する場合に、
    該コンタクトパッドの該上表面上にシリコン酸化物層を形成し、
    該シリコン酸化物層の上に窒化シリコン層を形成し、
    該窒化シリコン層及び該シリコン酸化物層を貫通して開口を形成する、
    ことを特徴とする方法。
  10. 請求項７において、該コンタクトパッドがアルミニウム（Ａｌ）を有していることを特徴とする方法。
  11. 請求項７において、該開口が矩形であることを特徴とする方法。
  12. 請求項７において、該開口が長円形であることを特徴とする方法。
JP2007194960A 2007-05-16 2007-07-26 駆動ｉｃ用の窪みのない金バンプ Pending JP2008288544A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/803,768 US20080284009A1 (en) 2007-05-16 2007-05-16 Dimple free gold bump for drive IC

Publications (1)

Publication Number Publication Date
JP2008288544A true JP2008288544A (ja) 2008-11-27

Family

ID=40026692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194960A Pending JP2008288544A (ja) 2007-05-16 2007-07-26 駆動ｉｃ用の窪みのない金バンプ

Country Status (4)

Country Link
US (1) US20080284009A1 (ja)
JP (1) JP2008288544A (ja)
KR (1) KR20080101618A (ja)
TW (1) TW200847306A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095482A (ja) * 2013-11-08 2015-05-18 アイメックＩｍｅｃ 半導体部品上へのマイクロバンプの作製方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281341B1 (ko) * 2011-08-08 2013-07-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
KR102245825B1 (ko) 2014-09-04 2021-04-30 삼성전자주식회사 반도체 패키지
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
KR102537528B1 (ko) 2016-10-19 2023-05-26 삼성전자 주식회사 반도체 패키지 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP4175197B2 (ja) * 2003-06-27 2008-11-05 株式会社デンソー フリップチップ実装構造
JP3794403B2 (ja) * 2003-10-09 2006-07-05 セイコーエプソン株式会社 半導体装置
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095482A (ja) * 2013-11-08 2015-05-18 アイメックＩｍｅｃ 半導体部品上へのマイクロバンプの作製方法

Also Published As

Publication number Publication date
KR20080101618A (ko) 2008-11-21
US20080284009A1 (en) 2008-11-20
TW200847306A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
JP3874062B2 (ja) 半導体装置
JP2008235944A (ja) 半導体装置及びその製造方法
JP2008288544A (ja) 駆動ｉｃ用の窪みのない金バンプ
CN102693922B (zh) 键合焊盘上的钝化材料的图案及其制造方法
JP2006294976A (ja) 半導体装置およびその製造方法
US8772908B2 (en) Conductive pads defined by embedded traces
JP4171492B2 (ja) 半導体装置およびその製造方法
JP2007103853A (ja) 半導体装置
JP5994825B2 (ja) 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP2008103725A (ja) 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法
JP2008098225A (ja) 半導体装置
US7560805B2 (en) Semiconductor package and method of manufacturing the same
JP2005123587A (ja) 半導体装置及びその製造方法
JP3996045B2 (ja) 半導体装置
JP2001147240A (ja) プローバおよびその製造方法
JP2004363224A (ja) 半導体チップの接続構造
JP2011040669A (ja) 半導体装置
JP6380486B2 (ja) 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP4280907B2 (ja) 半導体装置及びその製造方法
CN106449575B (zh) 半导体装置的凸块结构
JP2001015636A (ja) 表面実装基板
JP2004221430A (ja) 半導体装置およびそのマスクパターン
CN114762120A (zh) 显示背板及其制造方法、显示面板及其制造方法
JP2007180098A (ja) 半導体装置及びその製造方法
JP2009122123A (ja) コンタクトプローブ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090730

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208