JP3996045B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3996045B2 JP3996045B2 JP2002347708A JP2002347708A JP3996045B2 JP 3996045 B2 JP3996045 B2 JP 3996045B2 JP 2002347708 A JP2002347708 A JP 2002347708A JP 2002347708 A JP2002347708 A JP 2002347708A JP 3996045 B2 JP3996045 B2 JP 3996045B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- buffer layer
- conductor
- pad
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 239000010410 layer Substances 0.000 claims description 131
- 229910052751 metal Inorganic materials 0.000 claims description 97
- 239000002184 metal Substances 0.000 claims description 97
- 239000004020 conductor Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、基板や半導体素子等の外部電極間を電気的に接続するための半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体装置は、半導体素子と異方性導電フィルムとを一体的に接合した構造で、素子の外部電極である各パッドに、フィルムの導通路の端部を接合させ、フィルムを介して外部と接続していた。なお、この異方性導電フィルムは、絶縁性樹脂からなるフィルム基板中に金属導線が互いに絶縁された状態で、かつ該フィルム基板を厚み方向に貫通した状態で、導通路として複数設けられた構造であった（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００‐２８６２９３号公報（第１頁、第１図）
【０００４】
【発明が解決しようとする課題】
従来の半導体装置は、絶縁性フィルム基板の厚み方向に設けられた金属性の導通路により半導体装置のパッドと外部との電気的接続を行っていたため、異方性導電フィルムの導通路とパッドやこの導通路と外部との電気的な接合面積が小さく、半導体装置のパッドと外部とが導電不良になる問題があった。また、導電不良にならないまでも、半導体装置のパッドと導通路、あるいは導通路と外部の接触抵抗が大きくなり、伝送信号劣化等の問題が生じる場合もあった。一方、半導体装置と外部間に荷重をかけて半導体装置のパッドと導通路、および導通路と外部との接触圧力をあげることによりこれらの間の導通性を高めることはできるが、この場合、この荷重により半導体装置の外部電極下地層である層間絶縁膜が割れるという問題があった。
【０００５】
この発明は上記のような問題を解決するためになされたもので、外部電極間の接続による外部電極下地層の割れが起こりにくく、導電性の良い半導体装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された第一の金属層と、この第一の金属層上に形成されるとともにこの第一の金属層と電気的に接続され、かつ導電体と弾性体とが交互に配列された第一の緩衝層と、この第一の緩衝層上に形成され、かつこの第一の緩衝層と電気的に接続された第二の金属層を備え、前記弾性体のヤング率が、前記第一の金属層、および前記導電体、および前記第二の金属層のヤング率より小さく、前記第二の金属層上に形成され、この第二の金属層と電気的に接続されるとともに導電体と弾性体とが交互に配列された第二の緩衝層と、この第二の緩衝層上に形成され、かつこの第二の緩衝層と電気的に接続された第三の金属層を備え、前記第二の緩衝層の主面に垂直な方向において前記第一の緩衝層の前記導電体と前記第二の緩衝層の前記導電体とが互いに重ならない位置に、前記第一の緩衝層の前記導電体と前記第二の緩衝層の前記導電体が配置されることを特徴とする。
【０００７】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１による外部電極接続子を示す断面図（ａ）、およびそのI-I断面図（ｂ）である。この図に示すように、外部電極接続子１は、金等の第一の金属層２ａと、金等の導電体３ａとポリイミドやゴム等の弾性体４ａを交互に配列した第一の緩衝層５ａと、金等の第二の金属層２ｂをこの順に重ね合わせた構造である。なお、第一の金属層２ａと導電体３ａ、および導電体３ａと第二の金属層２ｂは導電状態になっている。また、弾性体４ａのヤング率は、第一の金属層２ａ、および導電体３ａ、および第二の金属層２ｂのヤング率より小さい。
【０００８】
図２は半導体素子の平面図（ａ）、そのII-II断面図（ｂ）、およびパッド周辺部断面の拡大図（ｃ）である。半導体素子６主面には半導体素子６の外部電極であるアルミニウム等からなるパッド７が碁盤目状に配列されており、パッド開口部８を除いて表面保護膜９で覆われている。また、半導体素子６の断面は、（ｂ）または（ｃ）に示すように半導体基板１０上に外部電極下地層である層間絶縁膜１１が形成され、この層間絶縁膜１１上にパッド７が形成された構造になっている。なお、図示していないが、パッド７は層間絶縁膜１１上またはその内部に形成された内部金属配線、およびそれにつながる内部回路と電気的に接続されている。
【０００９】
図３はこの外部電極接続子を半導体素子のパッドに接続した状態を示す図（ａ）、この外部電極接続子が接続された半導体素子を実装基板に実装した状態示す図（ｂ）、および実装時のパッド周辺部の拡大図（ｃ）で、接続面に導電性接着材（図示せず）を塗布した外部電極接続子１は、パッド７の表面に形成された外部電極接続子１の第一の金属層２ａの金等がパッド７のアルミニウム等に拡散することを防ぐチタン等からなるバリアメタル１３上にボンダ−で取りつけられている。この外部電極接続子１が取りつけられた半導体素子６と実装基板１２は、接続面に導電性接着材（図示せず）を塗布した外部電極接続子１と実装基板１２上に形成された実装基板１２の外部電極である基板電極１４の位置合わせを行った後、図上下方向から荷重を加えることにより接続される。
【００１０】
また、図４はこの外部電極接続子を使って半導体素子同士を接続した状態示す図（ａ）、および接続時のパッド周辺部の拡大図（ｂ）で、半導体素子６同士も、接続面に導電性接着材（図示せず）を塗布した外部電極接続子１と、接続する２つの半導体素子６のパッド７の位置合わせを行い、図上下方向から荷重を加えることにより接続される。なお、両方の半導体素子６のパッド７表面には、実装基板への実装の場合と同じ理由でバリアメタル１３が形成されている。
【００１１】
次に外部電極接続子１の製造方法を図５および図６により説明する。図５（ａ）は外部電極接続子１を形成する前のパッド周辺部の図で、パッド７、表面保護膜９、層間絶縁膜１１だけを示してある。パッド７表面にスパッタリングによりバリアメタル１３を形成し（図５（ｂ））、次にバリアメタル１３の表面にスパッタリングにより第一の金属層２ａである金の層を形成し（図５（ｃ））、次に、第一の金属層２ａの表面にスピンコートにより弾性体４ａであるポリイミドの層を形成し（図５（ｄ））、次に、写真製版により弾性体４ａに導電体３ａを形成するための開口部１５を形成し（図６（ａ））、次にメッキにより開口部１５に導電体３ａである金を充填し（図６（ｂ））、次にスパッタリングにより第二の金属層２ｂである金の層を形成し（図６（ｃ））、次に写真製版の後エッチングにより不要な第二の金属層２ｂ、弾性体４ａ、第一の金属層２ａ、バリアメタル１３を取り除く（図６（ｄ））。ここで、図５（ｄ）〜図６（ｂ）の工程で形成された層が、第一の緩衝層５ａである。
【００１２】
なお、本実施の形態では外部電極接続子１を半導体素子６上に一体形成する方法を示しているが、外部電極接続子１を半導体素子６のパッド周辺部の代わりに凹部が角柱状の金型を土台にして上記と同様な工程で個別部品として製造し、半導体素子６のバリアメタル１３上に導電性接着材（図示せず）を用いて接合させても構わない。また、本実施の形態では第一の金属層２ａの材料がパッド７へ拡散するのを防ぐためにバリアメタル１３を形成しているが、第一の金属層２ａの材料とパッド７の材料が同じ場合や、材料拡散による問題を考慮する必要が無い場合にはバリアメタル１３は無くても構わない。
【００１３】
次にこの外部電極接続子１の効果を図３により説明する。外部電極接続子１を取りつけた半導体素子６を実装基板１２に取りつける際、図３（ｃ）の上下方向に大きな荷重がかかるが、この荷重によって弾性体４ａが図３（ｃ）の左右方向に変形して受けた荷重の一部を図３（ｃ）の左右方向に分散する。このため、パッド７および層間絶縁膜１１にかかる荷重が軽減され、層間絶縁膜１１は割れにくくなる。また、外部電極接続子１がパッド７や基板電極１４と接合する面全体が金属であるため、パッド７と基板電極１４を安定して導通させることができる。また、図４に示す半導体素子６同士の接続においても同じ原理で同様の効果が得られる。なお、本実施の形態では、外部電極として接続部の面積が小さいために導電性がとりにくく外部電極下地層である層間絶縁膜が壊れやすい半導体素子のパッドや、実装基板の基板電極を用いて外部電極接続子の効果を説明したが、発明の外部電極接続子の適用範囲はこれらに限られるものでは無く、液晶、フレキシブル基板等外部電極を有するもの全般に対する電気的接続部品として使用可能である。
【００１４】
また、実施の形態１の第１の緩衝層５ａは、導電体３ａと弾性体４ａを交互に配列しているが、図７に示すように円柱状の導電体３ａを弾性体４ａ主面内部に碁盤目状に配列しても構わない。
【００１５】
さらに、第一の金属層２ａ、導電体３ａ、弾性体４ａはそれぞれ単一の材料からなるものであっても、合金や、ポリイミドとゴムの混合体のような複数の材料からなるものでも構わない。また、第一の金属層２ａ、導電体３ａ、および第二の金属層２ｂは、同一の材料からなるものであっても、別の材料からなるものであっても構わない。
【００１６】
実施の形態２．
図８は、この発明の実施の形態２による外部電極接続子とパッド周辺部を示す断面図（ａ）、および外部電極接続子１のIV-IV断面図とV-V断面図（ｂ）である。なお、図１ないし図７に示した実施の形態１と同一または相当部分には同一符号を付したのでその説明を省略する。この図に示すように、この実施の形態２の外部電極接続子１は、第二の金属層２ｂ上に第二の緩衝層５ｂ、第二の緩衝層５ｂ上に第三の金属層２ｃを備え、この第二の緩衝層５ｂの主面に垂直な方向において、第二の緩衝層５ｂの導電体３ｂと第一の緩衝層５ａの導電体３ａとが互いに重ならない位置に、導電体３ｂと導電体３ａとを配置する構造となっている。半導体素子同士を接続する際や、半導体素子を実装基板に実装する際の荷重が第二の緩衝層５ｂの導電体３ｂにかかるとその荷重は主として導電体３ｂ直下にかかるが、本実施の形態の場合、導電体３ｂの直下には必ず第一の緩衝層５ａの弾性体４ａが位置するため荷重をより分散し易い。
【００１７】
なお、実施の形態２の第一の緩衝層５ａと第二の緩衝層５ｂは、導電体３ａ、３ｂと弾性体４ａ、４ｂを交互に配列しているが、図９に示すように導電体３ａ、３ｂを弾性体４ａ、４ｂ主面内部に碁盤目状に配列しても構わない。また、実施の形態２の外部電極接続子１は、図５、図６に示す実施の形態１の外部電極接続子１と同じ工程で第二の金属層２ｂまでを形成した後、さらに導電体３ｂを形成する位置を第二の緩衝層５ｂの主面に垂直な方向において導電体３ａと重ならない位置に変えて図５（ｄ）〜図６（ｄ）の工程を繰り返すことにより製造することができる。
【００１８】
実施の形態３．
図１０は、この発明の実施の形態３による半導体素子のパッド周辺部を示す断面図（ａ）、このパッドの拡大図（ｂ）、およびそのVIII-VIII断面図（ｃ）である。なお、図１ないし図７に示した実施の形態１と同一または相当部分には同一符号を付したのでその説明を省略する。実施の形態３の外部電極接続子はパッド１０７を成すものであり、第一の金属層２ａが、半導体素子６の外部電極下地層である層間絶縁膜１１およびアルミニウム等からなる内部金属配線１６上に形成されたチタン等のバリアメタル１３と接続され、第二の金属層２ｂの表面がパッド面１７となっている。
【００１９】
図１１はこの実施の形態３のパッド１０７を備えた半導体素子を実装基板に実装した状態示す図（ａ）、およびこの半導体素子同士を接続した状態を示す図（ｂ）である。図１１（ａ）に示すように、このパッド１０７を備えた半導体素子６は、パッド１０７と基板電極１４の間に導電性接着材（図示せず）を接続面に塗布した半田１８をはさみ、図上下方向から荷重を加え圧着することにより実装基板１２に実装される。また、図１１（ｂ）に示すように、半導体素子６のパッド１０７同士は、パッド１０７間に導電性接着材（図示せず）を接続面に塗布した半田１８をはさみ図上下方向から荷重を加えることにより接合される。
【００２０】
この実施の形態３の半導体素子６のパッド１０７は、パッド１０７自体が弾性体４ａを含めて構成されているため、半導体素子６のパッド１０７同士の接続や半導体素子６の実装基板１２への実装によってパッド１０７が受ける荷重を弾性体４ａが変形することによりパッド面１７と水平な方向に分散するので、層間絶縁膜１１が受けるダメージを軽減できる。また、層間絶縁膜１１のダメージは、ウエハテストにおける深針であるプローブ針（図示せず）のパッド面１７へのコンタクトによっても生じるが、この実施の形態３の半導体素子６のパッド１０７は、パッド１０７自体が荷重を分散する構造なのでウエハテストにおける層間絶縁膜１１ダメージも軽減できる。さらに、この実施の形態３のパッド１０７は、内部金属配線１６と接する面と、半田１８やプローブ針と接する面の両方が金属であるため、内部金属配線１６と半田１８間、および内部金属配線１６とプローブ針間を安定して導通状態にすることができる。なお、上記パッド構造は、既存の半導体素子製造設備を使い、図５および図６に記載した外部電極接続子の製造工程と同様の工程で製造することができる。
【００２１】
なお、この実施の形態３の半導体素子６は内部金属配線１６と第一の金属層２ａ間にバリアメタル１３を形成しているが、内部金属配線１６と第一の金属層２が同材料の場合や、それらの間の材料拡散が問題とならない場合はバリアメタル１３は無くても構わない。一方、第一の金属層２ａと導電体３ａ間の材料の拡散が問題になる場合や、導電体３ａと第二の金属層２ｂ間の材料の拡散が問題になる場合は、それぞれ第一の金属層２ａと第一の緩衝層５ａの間、第一の緩衝層５ａと第二の金属層２ｂの間にバリアメタル１３を形成すれば、それらの間の材料拡散が防止できる。
【００２２】
また、実施の形態３の半導体素子６は内部金属配線１６が層間絶縁膜１１内部形成されているため、パッド１０７が層間絶縁膜１１と内部金属配線１６の両方の上部に位置する構造になっているが、図１２に示すように内部金属配線１６を層間絶縁膜１１上に形成した場合、パッド１０７は層間絶縁膜１１上に形成され、内部金属配線１６は第一の金属層２ａの側面に接続された構造となる。
【００２３】
さらに、図８、図９に示す実施の形態２の外部電極接続子同様、第二の金属層２ｂ上に第二の緩衝層５ｂ、第二の緩衝層５ｂ上に第三の金属層２ｃを形成し、この第二の緩衝層５ｂの主面に垂直な方向において、第二の緩衝層５ｂの導電体３ｂと第一の緩衝層５ａの導電体３ａとが互いに重ならない位置に、導電体３ｂと導電体３ａとを配置する構造とすれば、実装時の層間絶縁膜１１へのダメージが一層軽減される。また、実施の形態３のパッド１０７は、導電体３ａと弾性体４ａを交互に配列しているが、図７に示す実施の形態１の外部電極接続子同様、円柱状の導電体３ａを弾性体４ａの主面内部に碁盤目状に配列しても構わない。さらに、第一の金属層２ａ、導電体３ａ、弾性体４ａはそれぞれ単一の材料からなるものであっても、合金や、ポリイミドとゴムの混合体のような複数の材料からなるものでも構わない。また、第一の金属層２ａ、導電体３ａ、および第二の金属層２ｂは、同一の材料からなるものであっても、別の材料からなるものであっても構わない。また、本実施の形態では、外部電極接続子を接続部の面積が小さいため導電性がとりにくく、外部電極下地層である層間絶縁膜１１が壊れやすい半導体素子のパッドに適用したが、この外部電極接続子を実装基板の基板電極や液晶のパッドに適用しても構わない。
【００２４】
【発明の効果】
以上のように、この発明に係る外部電極接続子は、第一の金属層と、導電体と弾性体とが交互にまたは導電体が弾性体主面内部に配列された第一の緩衝層と、第二の金属層を備え、弾性体のヤング率が、第一の金属層、および導電体、および第二の金属層のヤング率より小さいものであるため、外部電極間の接続よる外部電極下地層の割れが起こりにくい。また、外部電極間を安定して導通させることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における外部電極接続子を示す断面図（ａ）、およびそのI-I断面図（ｂ）である。
【図２】半導体素子の平面図（ａ）、そのII-II断面図（ｂ）、およびパッド周辺部断面の拡大図である。
【図３】この発明の実施の形態１における外部電極接続子を半導体素子に接続した状態を示す図（ａ）、この外部電極接続子が接続された半導体素子を実装基板に実装した状態示す図（ｂ）、および実装時のパッド周辺部の拡大図（ｃ）である。
【図４】この発明の実施の形態１における外部電極接続子により半導体素子同士を接続した状態を示す図（ａ）、および実装時のパッド周辺部の拡大図（ｂ）である。
【図５】この発明の実施の形態１における外部電極接続子の製造工程を示す図である。
【図６】この発明の実施の形態１における外部電極接続子の製造工程を示す図である
【図７】この発明の実施の形態１における別の外部電極接続子を示す断面図（ａ）、およびそのIII-III断面図（ｂ）である。
【図８】この発明の実施の形態２における外部電極接続子とパッド周辺部を示す断面図（ａ）、およびこの外部電極接続子のIV-IV断面図とV-V断面図（ｂ）である。
【図９】この発明の実施の形態２における別の外部電極接続子とパッド周辺部を示す断面図（ａ）、およびこの外部電極接続子のVI-VI断面図とVII-VII断面図（ｂ）である。
【図１０】この発明の実施の形態３における半導体素子のパッド周辺部を示す断面図（ａ）、このパッドの拡大図（ｂ）、およびそのVIII-VIII断面図（ｃ）である。
【図１１】この発明の実施の形態３におけるパッドを備えた半導体素子を実装基板に実装した状態示す図（ａ）、およびこの半導体素子同士を接続した状態を示す図（ｂ）である。
【図１２】この発明の実施の形態３における別の半導体素子のパッド周辺部を示す断面図である。
【符号の説明】
１ 外部電極接続子
２ａ 第一の金属層
２ｂ 第二の金属層
２ｃ 第三の金属層
３ａ，３ｂ 導電体
４ａ、４ｂ 弾性体
５ａ 第一の緩衝層
５ｂ 第二の緩衝層
６ 半導体素子
１１ 層間絶縁膜
１３ バリアメタル
１６ 内部金属配線
１７ パッド面
１０７ パッド
【発明の属する技術分野】
この発明は、基板や半導体素子等の外部電極間を電気的に接続するための半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体装置は、半導体素子と異方性導電フィルムとを一体的に接合した構造で、素子の外部電極である各パッドに、フィルムの導通路の端部を接合させ、フィルムを介して外部と接続していた。なお、この異方性導電フィルムは、絶縁性樹脂からなるフィルム基板中に金属導線が互いに絶縁された状態で、かつ該フィルム基板を厚み方向に貫通した状態で、導通路として複数設けられた構造であった（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００‐２８６２９３号公報（第１頁、第１図）
【０００４】
【発明が解決しようとする課題】
従来の半導体装置は、絶縁性フィルム基板の厚み方向に設けられた金属性の導通路により半導体装置のパッドと外部との電気的接続を行っていたため、異方性導電フィルムの導通路とパッドやこの導通路と外部との電気的な接合面積が小さく、半導体装置のパッドと外部とが導電不良になる問題があった。また、導電不良にならないまでも、半導体装置のパッドと導通路、あるいは導通路と外部の接触抵抗が大きくなり、伝送信号劣化等の問題が生じる場合もあった。一方、半導体装置と外部間に荷重をかけて半導体装置のパッドと導通路、および導通路と外部との接触圧力をあげることによりこれらの間の導通性を高めることはできるが、この場合、この荷重により半導体装置の外部電極下地層である層間絶縁膜が割れるという問題があった。
【０００５】
この発明は上記のような問題を解決するためになされたもので、外部電極間の接続による外部電極下地層の割れが起こりにくく、導電性の良い半導体装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された第一の金属層と、この第一の金属層上に形成されるとともにこの第一の金属層と電気的に接続され、かつ導電体と弾性体とが交互に配列された第一の緩衝層と、この第一の緩衝層上に形成され、かつこの第一の緩衝層と電気的に接続された第二の金属層を備え、前記弾性体のヤング率が、前記第一の金属層、および前記導電体、および前記第二の金属層のヤング率より小さく、前記第二の金属層上に形成され、この第二の金属層と電気的に接続されるとともに導電体と弾性体とが交互に配列された第二の緩衝層と、この第二の緩衝層上に形成され、かつこの第二の緩衝層と電気的に接続された第三の金属層を備え、前記第二の緩衝層の主面に垂直な方向において前記第一の緩衝層の前記導電体と前記第二の緩衝層の前記導電体とが互いに重ならない位置に、前記第一の緩衝層の前記導電体と前記第二の緩衝層の前記導電体が配置されることを特徴とする。
【０００７】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１による外部電極接続子を示す断面図（ａ）、およびそのI-I断面図（ｂ）である。この図に示すように、外部電極接続子１は、金等の第一の金属層２ａと、金等の導電体３ａとポリイミドやゴム等の弾性体４ａを交互に配列した第一の緩衝層５ａと、金等の第二の金属層２ｂをこの順に重ね合わせた構造である。なお、第一の金属層２ａと導電体３ａ、および導電体３ａと第二の金属層２ｂは導電状態になっている。また、弾性体４ａのヤング率は、第一の金属層２ａ、および導電体３ａ、および第二の金属層２ｂのヤング率より小さい。
【０００８】
図２は半導体素子の平面図（ａ）、そのII-II断面図（ｂ）、およびパッド周辺部断面の拡大図（ｃ）である。半導体素子６主面には半導体素子６の外部電極であるアルミニウム等からなるパッド７が碁盤目状に配列されており、パッド開口部８を除いて表面保護膜９で覆われている。また、半導体素子６の断面は、（ｂ）または（ｃ）に示すように半導体基板１０上に外部電極下地層である層間絶縁膜１１が形成され、この層間絶縁膜１１上にパッド７が形成された構造になっている。なお、図示していないが、パッド７は層間絶縁膜１１上またはその内部に形成された内部金属配線、およびそれにつながる内部回路と電気的に接続されている。
【０００９】
図３はこの外部電極接続子を半導体素子のパッドに接続した状態を示す図（ａ）、この外部電極接続子が接続された半導体素子を実装基板に実装した状態示す図（ｂ）、および実装時のパッド周辺部の拡大図（ｃ）で、接続面に導電性接着材（図示せず）を塗布した外部電極接続子１は、パッド７の表面に形成された外部電極接続子１の第一の金属層２ａの金等がパッド７のアルミニウム等に拡散することを防ぐチタン等からなるバリアメタル１３上にボンダ−で取りつけられている。この外部電極接続子１が取りつけられた半導体素子６と実装基板１２は、接続面に導電性接着材（図示せず）を塗布した外部電極接続子１と実装基板１２上に形成された実装基板１２の外部電極である基板電極１４の位置合わせを行った後、図上下方向から荷重を加えることにより接続される。
【００１０】
また、図４はこの外部電極接続子を使って半導体素子同士を接続した状態示す図（ａ）、および接続時のパッド周辺部の拡大図（ｂ）で、半導体素子６同士も、接続面に導電性接着材（図示せず）を塗布した外部電極接続子１と、接続する２つの半導体素子６のパッド７の位置合わせを行い、図上下方向から荷重を加えることにより接続される。なお、両方の半導体素子６のパッド７表面には、実装基板への実装の場合と同じ理由でバリアメタル１３が形成されている。
【００１１】
次に外部電極接続子１の製造方法を図５および図６により説明する。図５（ａ）は外部電極接続子１を形成する前のパッド周辺部の図で、パッド７、表面保護膜９、層間絶縁膜１１だけを示してある。パッド７表面にスパッタリングによりバリアメタル１３を形成し（図５（ｂ））、次にバリアメタル１３の表面にスパッタリングにより第一の金属層２ａである金の層を形成し（図５（ｃ））、次に、第一の金属層２ａの表面にスピンコートにより弾性体４ａであるポリイミドの層を形成し（図５（ｄ））、次に、写真製版により弾性体４ａに導電体３ａを形成するための開口部１５を形成し（図６（ａ））、次にメッキにより開口部１５に導電体３ａである金を充填し（図６（ｂ））、次にスパッタリングにより第二の金属層２ｂである金の層を形成し（図６（ｃ））、次に写真製版の後エッチングにより不要な第二の金属層２ｂ、弾性体４ａ、第一の金属層２ａ、バリアメタル１３を取り除く（図６（ｄ））。ここで、図５（ｄ）〜図６（ｂ）の工程で形成された層が、第一の緩衝層５ａである。
【００１２】
なお、本実施の形態では外部電極接続子１を半導体素子６上に一体形成する方法を示しているが、外部電極接続子１を半導体素子６のパッド周辺部の代わりに凹部が角柱状の金型を土台にして上記と同様な工程で個別部品として製造し、半導体素子６のバリアメタル１３上に導電性接着材（図示せず）を用いて接合させても構わない。また、本実施の形態では第一の金属層２ａの材料がパッド７へ拡散するのを防ぐためにバリアメタル１３を形成しているが、第一の金属層２ａの材料とパッド７の材料が同じ場合や、材料拡散による問題を考慮する必要が無い場合にはバリアメタル１３は無くても構わない。
【００１３】
次にこの外部電極接続子１の効果を図３により説明する。外部電極接続子１を取りつけた半導体素子６を実装基板１２に取りつける際、図３（ｃ）の上下方向に大きな荷重がかかるが、この荷重によって弾性体４ａが図３（ｃ）の左右方向に変形して受けた荷重の一部を図３（ｃ）の左右方向に分散する。このため、パッド７および層間絶縁膜１１にかかる荷重が軽減され、層間絶縁膜１１は割れにくくなる。また、外部電極接続子１がパッド７や基板電極１４と接合する面全体が金属であるため、パッド７と基板電極１４を安定して導通させることができる。また、図４に示す半導体素子６同士の接続においても同じ原理で同様の効果が得られる。なお、本実施の形態では、外部電極として接続部の面積が小さいために導電性がとりにくく外部電極下地層である層間絶縁膜が壊れやすい半導体素子のパッドや、実装基板の基板電極を用いて外部電極接続子の効果を説明したが、発明の外部電極接続子の適用範囲はこれらに限られるものでは無く、液晶、フレキシブル基板等外部電極を有するもの全般に対する電気的接続部品として使用可能である。
【００１４】
また、実施の形態１の第１の緩衝層５ａは、導電体３ａと弾性体４ａを交互に配列しているが、図７に示すように円柱状の導電体３ａを弾性体４ａ主面内部に碁盤目状に配列しても構わない。
【００１５】
さらに、第一の金属層２ａ、導電体３ａ、弾性体４ａはそれぞれ単一の材料からなるものであっても、合金や、ポリイミドとゴムの混合体のような複数の材料からなるものでも構わない。また、第一の金属層２ａ、導電体３ａ、および第二の金属層２ｂは、同一の材料からなるものであっても、別の材料からなるものであっても構わない。
【００１６】
実施の形態２．
図８は、この発明の実施の形態２による外部電極接続子とパッド周辺部を示す断面図（ａ）、および外部電極接続子１のIV-IV断面図とV-V断面図（ｂ）である。なお、図１ないし図７に示した実施の形態１と同一または相当部分には同一符号を付したのでその説明を省略する。この図に示すように、この実施の形態２の外部電極接続子１は、第二の金属層２ｂ上に第二の緩衝層５ｂ、第二の緩衝層５ｂ上に第三の金属層２ｃを備え、この第二の緩衝層５ｂの主面に垂直な方向において、第二の緩衝層５ｂの導電体３ｂと第一の緩衝層５ａの導電体３ａとが互いに重ならない位置に、導電体３ｂと導電体３ａとを配置する構造となっている。半導体素子同士を接続する際や、半導体素子を実装基板に実装する際の荷重が第二の緩衝層５ｂの導電体３ｂにかかるとその荷重は主として導電体３ｂ直下にかかるが、本実施の形態の場合、導電体３ｂの直下には必ず第一の緩衝層５ａの弾性体４ａが位置するため荷重をより分散し易い。
【００１７】
なお、実施の形態２の第一の緩衝層５ａと第二の緩衝層５ｂは、導電体３ａ、３ｂと弾性体４ａ、４ｂを交互に配列しているが、図９に示すように導電体３ａ、３ｂを弾性体４ａ、４ｂ主面内部に碁盤目状に配列しても構わない。また、実施の形態２の外部電極接続子１は、図５、図６に示す実施の形態１の外部電極接続子１と同じ工程で第二の金属層２ｂまでを形成した後、さらに導電体３ｂを形成する位置を第二の緩衝層５ｂの主面に垂直な方向において導電体３ａと重ならない位置に変えて図５（ｄ）〜図６（ｄ）の工程を繰り返すことにより製造することができる。
【００１８】
実施の形態３．
図１０は、この発明の実施の形態３による半導体素子のパッド周辺部を示す断面図（ａ）、このパッドの拡大図（ｂ）、およびそのVIII-VIII断面図（ｃ）である。なお、図１ないし図７に示した実施の形態１と同一または相当部分には同一符号を付したのでその説明を省略する。実施の形態３の外部電極接続子はパッド１０７を成すものであり、第一の金属層２ａが、半導体素子６の外部電極下地層である層間絶縁膜１１およびアルミニウム等からなる内部金属配線１６上に形成されたチタン等のバリアメタル１３と接続され、第二の金属層２ｂの表面がパッド面１７となっている。
【００１９】
図１１はこの実施の形態３のパッド１０７を備えた半導体素子を実装基板に実装した状態示す図（ａ）、およびこの半導体素子同士を接続した状態を示す図（ｂ）である。図１１（ａ）に示すように、このパッド１０７を備えた半導体素子６は、パッド１０７と基板電極１４の間に導電性接着材（図示せず）を接続面に塗布した半田１８をはさみ、図上下方向から荷重を加え圧着することにより実装基板１２に実装される。また、図１１（ｂ）に示すように、半導体素子６のパッド１０７同士は、パッド１０７間に導電性接着材（図示せず）を接続面に塗布した半田１８をはさみ図上下方向から荷重を加えることにより接合される。
【００２０】
この実施の形態３の半導体素子６のパッド１０７は、パッド１０７自体が弾性体４ａを含めて構成されているため、半導体素子６のパッド１０７同士の接続や半導体素子６の実装基板１２への実装によってパッド１０７が受ける荷重を弾性体４ａが変形することによりパッド面１７と水平な方向に分散するので、層間絶縁膜１１が受けるダメージを軽減できる。また、層間絶縁膜１１のダメージは、ウエハテストにおける深針であるプローブ針（図示せず）のパッド面１７へのコンタクトによっても生じるが、この実施の形態３の半導体素子６のパッド１０７は、パッド１０７自体が荷重を分散する構造なのでウエハテストにおける層間絶縁膜１１ダメージも軽減できる。さらに、この実施の形態３のパッド１０７は、内部金属配線１６と接する面と、半田１８やプローブ針と接する面の両方が金属であるため、内部金属配線１６と半田１８間、および内部金属配線１６とプローブ針間を安定して導通状態にすることができる。なお、上記パッド構造は、既存の半導体素子製造設備を使い、図５および図６に記載した外部電極接続子の製造工程と同様の工程で製造することができる。
【００２１】
なお、この実施の形態３の半導体素子６は内部金属配線１６と第一の金属層２ａ間にバリアメタル１３を形成しているが、内部金属配線１６と第一の金属層２が同材料の場合や、それらの間の材料拡散が問題とならない場合はバリアメタル１３は無くても構わない。一方、第一の金属層２ａと導電体３ａ間の材料の拡散が問題になる場合や、導電体３ａと第二の金属層２ｂ間の材料の拡散が問題になる場合は、それぞれ第一の金属層２ａと第一の緩衝層５ａの間、第一の緩衝層５ａと第二の金属層２ｂの間にバリアメタル１３を形成すれば、それらの間の材料拡散が防止できる。
【００２２】
また、実施の形態３の半導体素子６は内部金属配線１６が層間絶縁膜１１内部形成されているため、パッド１０７が層間絶縁膜１１と内部金属配線１６の両方の上部に位置する構造になっているが、図１２に示すように内部金属配線１６を層間絶縁膜１１上に形成した場合、パッド１０７は層間絶縁膜１１上に形成され、内部金属配線１６は第一の金属層２ａの側面に接続された構造となる。
【００２３】
さらに、図８、図９に示す実施の形態２の外部電極接続子同様、第二の金属層２ｂ上に第二の緩衝層５ｂ、第二の緩衝層５ｂ上に第三の金属層２ｃを形成し、この第二の緩衝層５ｂの主面に垂直な方向において、第二の緩衝層５ｂの導電体３ｂと第一の緩衝層５ａの導電体３ａとが互いに重ならない位置に、導電体３ｂと導電体３ａとを配置する構造とすれば、実装時の層間絶縁膜１１へのダメージが一層軽減される。また、実施の形態３のパッド１０７は、導電体３ａと弾性体４ａを交互に配列しているが、図７に示す実施の形態１の外部電極接続子同様、円柱状の導電体３ａを弾性体４ａの主面内部に碁盤目状に配列しても構わない。さらに、第一の金属層２ａ、導電体３ａ、弾性体４ａはそれぞれ単一の材料からなるものであっても、合金や、ポリイミドとゴムの混合体のような複数の材料からなるものでも構わない。また、第一の金属層２ａ、導電体３ａ、および第二の金属層２ｂは、同一の材料からなるものであっても、別の材料からなるものであっても構わない。また、本実施の形態では、外部電極接続子を接続部の面積が小さいため導電性がとりにくく、外部電極下地層である層間絶縁膜１１が壊れやすい半導体素子のパッドに適用したが、この外部電極接続子を実装基板の基板電極や液晶のパッドに適用しても構わない。
【００２４】
【発明の効果】
以上のように、この発明に係る外部電極接続子は、第一の金属層と、導電体と弾性体とが交互にまたは導電体が弾性体主面内部に配列された第一の緩衝層と、第二の金属層を備え、弾性体のヤング率が、第一の金属層、および導電体、および第二の金属層のヤング率より小さいものであるため、外部電極間の接続よる外部電極下地層の割れが起こりにくい。また、外部電極間を安定して導通させることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における外部電極接続子を示す断面図（ａ）、およびそのI-I断面図（ｂ）である。
【図２】半導体素子の平面図（ａ）、そのII-II断面図（ｂ）、およびパッド周辺部断面の拡大図である。
【図３】この発明の実施の形態１における外部電極接続子を半導体素子に接続した状態を示す図（ａ）、この外部電極接続子が接続された半導体素子を実装基板に実装した状態示す図（ｂ）、および実装時のパッド周辺部の拡大図（ｃ）である。
【図４】この発明の実施の形態１における外部電極接続子により半導体素子同士を接続した状態を示す図（ａ）、および実装時のパッド周辺部の拡大図（ｂ）である。
【図５】この発明の実施の形態１における外部電極接続子の製造工程を示す図である。
【図６】この発明の実施の形態１における外部電極接続子の製造工程を示す図である
【図７】この発明の実施の形態１における別の外部電極接続子を示す断面図（ａ）、およびそのIII-III断面図（ｂ）である。
【図８】この発明の実施の形態２における外部電極接続子とパッド周辺部を示す断面図（ａ）、およびこの外部電極接続子のIV-IV断面図とV-V断面図（ｂ）である。
【図９】この発明の実施の形態２における別の外部電極接続子とパッド周辺部を示す断面図（ａ）、およびこの外部電極接続子のVI-VI断面図とVII-VII断面図（ｂ）である。
【図１０】この発明の実施の形態３における半導体素子のパッド周辺部を示す断面図（ａ）、このパッドの拡大図（ｂ）、およびそのVIII-VIII断面図（ｃ）である。
【図１１】この発明の実施の形態３におけるパッドを備えた半導体素子を実装基板に実装した状態示す図（ａ）、およびこの半導体素子同士を接続した状態を示す図（ｂ）である。
【図１２】この発明の実施の形態３における別の半導体素子のパッド周辺部を示す断面図である。
【符号の説明】
１ 外部電極接続子
２ａ 第一の金属層
２ｂ 第二の金属層
２ｃ 第三の金属層
３ａ，３ｂ 導電体
４ａ、４ｂ 弾性体
５ａ 第一の緩衝層
５ｂ 第二の緩衝層
６ 半導体素子
１１ 層間絶縁膜
１３ バリアメタル
１６ 内部金属配線
１７ パッド面
１０７ パッド
Claims (2)
- 半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された第一の金属層と、
この第一の金属層上に形成されるとともにこの第一の金属層と電気的に接続され、かつ導電体と弾性体とが交互に配列された第一の緩衝層と、
この第一の緩衝層上に形成され、かつこの第一の緩衝層と電気的に接続された第二の金属層を備え、
前記弾性体のヤング率が、前記第一の金属層、および前記導電体、および前記第二の金属層のヤング率より小さく、
前記第二の金属層上に形成され、この第二の金属層と電気的に接続されるとともに導電体と弾性体とが交互に配列された第二の緩衝層と、
この第二の緩衝層上に形成され、かつこの第二の緩衝層と電気的に接続された第三の金属層を備え、
前記第二の緩衝層の主面に垂直な方向において前記第一の緩衝層の前記導電体と前記第二の緩衝層の前記導電体とが互いに重ならない位置に、前記第一の緩衝層の前記導電体と前記第二の緩衝層の前記導電体が配置されることを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された第一の金属層と、
前記第一の金属層上に形成された弾性体と、
前記弾性体の内部に複数に分割したパターンで形成され、それぞれが前記第一の金属層と電気的に接続された複数の導電体とを有する第一の緩衝層と、
この第一の緩衝層上に形成され、かつこの第一の緩衝層と電気的に接続された第二の金属層を備え、
前記弾性体のヤング率が、前記第一の金属層、および前記導電体、および前記第二の金属層のヤング率より小さく、
前記第二の金属層上に形成された弾性体と、
前記弾性体の内部に複数に分割したパターンで形成され、それぞれが前記第二の金属層と電気的に接続された複数の導電体とを有する第二の緩衝層と、
この第二の緩衝層上に形成され、かつこの第二の緩衝層と電気的に接続された第三の金属層を備え、
前記第二の緩衝層の主面に垂直な方向において前記第一の緩衝層の前記導電体と前記第二の緩衝層の前記導電体とが互いに重ならない位置に、前記第一の緩衝層の前記導電体と前記第二の緩衝層の前記導電体が配置されることを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002347708A JP3996045B2 (ja) | 2002-11-29 | 2002-11-29 | 半導体装置 |
| US10/448,093 US20040104113A1 (en) | 2002-11-29 | 2003-05-30 | External electrode connector |
| TW092114890A TWI223362B (en) | 2002-11-29 | 2003-06-02 | External electrode connector |
| KR1020030039681A KR100578037B1 (ko) | 2002-11-29 | 2003-06-19 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002347708A JP3996045B2 (ja) | 2002-11-29 | 2002-11-29 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004186174A JP2004186174A (ja) | 2004-07-02 |
| JP2004186174A5 JP2004186174A5 (ja) | 2005-11-24 |
| JP3996045B2 true JP3996045B2 (ja) | 2007-10-24 |
Family
ID=32376096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002347708A Expired - Fee Related JP3996045B2 (ja) | 2002-11-29 | 2002-11-29 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040104113A1 (ja) |
| JP (1) | JP3996045B2 (ja) |
| KR (1) | KR100578037B1 (ja) |
| TW (1) | TWI223362B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100055378A1 (en) * | 2008-08-26 | 2010-03-04 | Snu R&Db Foundation | Encapsulated ionic polymer-metal composite device |
| US9380697B2 (en) * | 2014-01-28 | 2016-06-28 | Panasonic Intellectual Property Management Co., Ltd. | Electronic device and manufacturing method for same |
| KR101882209B1 (ko) | 2016-03-23 | 2018-07-27 | 리노공업주식회사 | 동축 테스트소켓 조립체 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4008300A (en) * | 1974-10-15 | 1977-02-15 | A & P Products Incorporated | Multi-conductor element and method of making same |
| US4209481A (en) * | 1976-04-19 | 1980-06-24 | Toray Industries, Inc. | Process for producing an anisotropically electroconductive sheet |
| US4820376A (en) * | 1987-11-05 | 1989-04-11 | American Telephone And Telegraph Company At&T Bell Laboratories | Fabrication of CPI layers |
| US5197892A (en) * | 1988-05-31 | 1993-03-30 | Canon Kabushiki Kaisha | Electric circuit device having an electric connecting member and electric circuit components |
| US4954878A (en) * | 1989-06-29 | 1990-09-04 | Digital Equipment Corp. | Method of packaging and powering integrated circuit chips and the chip assembly formed thereby |
| US5477160A (en) * | 1992-08-12 | 1995-12-19 | Fujitsu Limited | Module test card |
| US5474458A (en) * | 1993-07-13 | 1995-12-12 | Fujitsu Limited | Interconnect carriers having high-density vertical connectors and methods for making the same |
| US5636996A (en) * | 1994-06-28 | 1997-06-10 | The Whitaker Corporation | Anisotropic interposer pad |
| US5529504A (en) * | 1995-04-18 | 1996-06-25 | Hewlett-Packard Company | Electrically anisotropic elastomeric structure with mechanical compliance and scrub |
| JP2914308B2 (ja) * | 1996-07-16 | 1999-06-28 | 日本電気株式会社 | インターポーザー及び半導体デバイスの試験方法 |
| KR100267105B1 (ko) * | 1997-12-09 | 2000-11-01 | 윤종용 | 다층패드를구비한반도체소자및그제조방법 |
| US5975922A (en) * | 1998-03-09 | 1999-11-02 | Lucent Technologies Inc. | Device containing directionally conductive composite medium |
| US6552438B2 (en) * | 1998-06-24 | 2003-04-22 | Samsung Electronics Co. | Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same |
| US6050832A (en) * | 1998-08-07 | 2000-04-18 | Fujitsu Limited | Chip and board stress relief interposer |
| US6854985B1 (en) * | 1998-12-16 | 2005-02-15 | Paricon Technologies Corporation | Elastomeric interconnection device and methods for making same |
| JP2001111185A (ja) * | 1999-07-30 | 2001-04-20 | Ngk Insulators Ltd | 配線基板材及びこれを用いたプリント回路用の基板材 |
| JP4240724B2 (ja) * | 2000-01-26 | 2009-03-18 | Ｊｓｒ株式会社 | 異方導電性シートおよびコネクター |
| TW525273B (en) * | 2002-02-07 | 2003-03-21 | Via Tech Inc | Elastomer interposer for fixing package onto printed circuit board and fabrication method thereof |
| US6796811B1 (en) * | 2003-07-31 | 2004-09-28 | Tyco Electronics Corporation | Connector with dedicated contact regions |
-
2002
- 2002-11-29 JP JP2002347708A patent/JP3996045B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-30 US US10/448,093 patent/US20040104113A1/en not_active Abandoned
- 2003-06-02 TW TW092114890A patent/TWI223362B/zh not_active IP Right Cessation
- 2003-06-19 KR KR1020030039681A patent/KR100578037B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI223362B (en) | 2004-11-01 |
| US20040104113A1 (en) | 2004-06-03 |
| KR20040047532A (ko) | 2004-06-05 |
| TW200409256A (en) | 2004-06-01 |
| KR100578037B1 (ko) | 2006-05-11 |
| JP2004186174A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7135765B2 (en) | Semiconductor device package and method of making the same | |
| US7816782B2 (en) | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| TWI287822B (en) | Film substrate and its manufacturing method | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
| JP2006060128A (ja) | 半導体装置 | |
| TW200537631A (en) | A semiconductor device and the fabrication thereof | |
| KR100659447B1 (ko) | 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JPH05102382A (ja) | Ｉ／ｏピンの修理構造および修理方法 | |
| JP4171492B2 (ja) | 半導体装置およびその製造方法 | |
| JP4061506B2 (ja) | 半導体装置の製造方法 | |
| JP2001358169A (ja) | 半導体装置 | |
| US6369331B1 (en) | Printed circuit board for semiconductor package and method of making same | |
| JP3996045B2 (ja) | 半導体装置 | |
| JP2008288544A (ja) | 駆動ｉｃ用の窪みのない金バンプ | |
| JP2989696B2 (ja) | 半導体装置及びその実装方法 | |
| KR100366409B1 (ko) | 접착성 전도체 및 이를 사용한 칩실장구조 | |
| US20120258613A1 (en) | Cable connecting structure | |
| KR100225398B1 (ko) | 반도체 범프의 본딩구조 및 방법 | |
| JP2001203229A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP2001118994A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070801 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |