TWI223362B - External electrode connector - Google Patents
External electrode connector Download PDFInfo
- Publication number
- TWI223362B TWI223362B TW092114890A TW92114890A TWI223362B TW I223362 B TWI223362 B TW I223362B TW 092114890 A TW092114890 A TW 092114890A TW 92114890 A TW92114890 A TW 92114890A TW I223362 B TWI223362 B TW I223362B
- Authority
- TW
- Taiwan
- Prior art keywords
- external electrode
- layer
- metal layer
- buffer layer
- metal
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 99
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 229920001971 elastomer Polymers 0.000 claims description 19
- 239000000806 elastomer Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000013589 supplement Substances 0.000 claims description 13
- 150000002739 metals Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 85
- 239000004065 semiconductor Substances 0.000 description 52
- 239000010408 film Substances 0.000 description 30
- 239000000758 substrate Substances 0.000 description 28
- 239000000463 material Substances 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 20
- 230000002093 peripheral effect Effects 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
1223362 玖、發明說明: 【發明所屬之技術領域】 本發明為關於以電氣連接基板或半導體元件等之 電極連接器。 【先前技術】 先前習知之半導體裝置為一體接合半導體元件和 異性導電薄膜之構造,在元件的外部電極之各銲墊上 合薄膜的導通路之端部,再藉由薄膜連接外部。又, 向異性導電薄膜為在由絕緣性樹脂所構成之薄膜基板 金屬導線互相絕緣之狀態下,且在厚度方向貫通該薄 板之狀態,設有複數個導通路之構造(例如,參照專 獻1 )。(專利文獻1日本專利特開2 0 0 0 - 2 8 6 2 9 3號公 第1頁,第1圖)。 【發明内容】 (發明所欲解決之問題) 先前習知之半導體裝置由於藉被設在絕緣性薄膜 的厚度方向之金屬性的導通路實施半導體裝置之銲墊 和外部的電氣連接,因此,各向異性導電薄膜的導通 銲墊或該導通路和外部之電氣的接合面積很小,半導 置的銲墊和外部會有導電不良之問題。又,即使不至 良,但半導體裝置的銲塾和導通路和外部之接觸電阻 大,而會有發生傳送信號劣化之問題。另一方面,在 體裝置和外部間加上負荷藉以增加半導體裝置的銲墊 通路及導通路和外部之接觸壓力雖然可提高此等間的 312/發明說明書(補件)/92-08/92114890 外部 各向 ,接 該各 中於 膜基 利文 報, 基板 (pad) 路和 體裝 於不 會變 半導 和導 導通 6 1223362 性,但在此情況下,因該負荷半導體裝置的外部電極之 質層的層間絕緣膜會有發生破裂之問題。 本發明為了解決上述問題而所完成,其目的為在外部 極間連接時外部電極之基質層較不會發生破裂,而可得 良好的導電性之外部電極連接器。 (解決問題之手段) 本發明之外部電極連接器為具備有:第1金屬層;及 被形成於該第1金屬層上同時被與該第1金屬層電氣連 且導電體和彈性體交替或前述導電體被配列在前述彈性 主面内部之第1緩衝層;及,被形成於該第1緩衝層上 電氣連接該第1緩衝層之第2金屬層;前述彈性體的楊 模數(Young’s modulus)比前述第 1金屬層,及前述導 體,及前述第2金屬層的揚氏模數均更小。 【實施方式】 (實施形態1 ) 圖1 ( a )表示本發明的實施形態1之外部電極連接器 剖面圖,(b )為其I - I剖面圖。如該圖所示,外部電極 接器1為由:順序重疊金等的第1金屬層2 a ;及,交替 列金等的導電體3 a和聚醯亞胺或橡膠等的彈性體4 a之 1緩衝層5 a ;及,金等的第2金屬層2 b ;如此所成之構道 又,第1金屬層2a和導電體3a,及導電體3a和第2金 層2 b為形成導電狀態。又,彈性體4 a的楊氏模數為比 1金屬層2a、及導電體3a,及第2金屬層2b的揚氏模 更小0 312/發明說明書(補件)/92-08/92114890 基 電 到 接 體 且 氏 電 的 連 配 第 〇 屬 第 數 7 1223362 圖2(a)為半導體元件之平面圖,(b)為其II-ΙΙ剖面 圖,及(c)為銲墊周邊部剖面之擴大圖。在半導體元件6 之主面為由半導體元件6的外部電極之鋁等所構成的銲墊 7被配列為棋盤格狀,除了銲墊外開口部8被包覆有表面 保護膜9。又,半導體元件6的剖面為如(b )或(c )所 示,在半導體基板1 0上形成有外部電極之基質層之層間絕 緣膜1 1,在該層間絕緣膜1 1上被形成有銲墊7之構造。 又,雖然未圖示,但銲墊7為電氣連接層間絕緣膜1 1上或 形成在其内部之内部金屬配線所聯繫的内部電路。 圖3 ( a )表示在半導體元件的銲墊上連接此一外部電極 連接器之狀態的圖,(b )表示在安裝基板上安裝連接該外 部電極連接器的半導體元件之狀態的圖,及(c )為在安裝 時的銲墊周邊部之擴大圖,在連接面上塗佈有導電性接著 材料(未圖示)之外部電極連接器1為,以接合器(b ο n d e r ) 被安裝於由鈦等所構成之可防止形成在銲墊7表面上的外 部電極連接器1之第1金屬層2 a的金等擴散至銲墊7之鋁 等的障礙金屬(barrier metal)13上。被安裝有該外部電 極連接器1之半導體元件6和安裝基板1 2為,在連接面被 疊合塗佈有導電性接著材料(未圖示)之外部電極連接器 1和在安裝基板1 2上形成安裝基板1 2的外部電極之基板 電極1 4的位置後,在圖上下方向藉以附加負荷而被連接。 又,圖4 ( a )表示使用該外部電極連接器連接半導體元 件彼此間之狀態,及(b )為在連接時的銲墊周邊部之擴大 圖,半導體元件6彼此也在連接面疊合塗佈有導電性接著 312/發明說明書(補件)/92-08/92114890 1223362 材料(未圖示)之外部電極連接器和連接有2個半導體元 件6的銲墊7之位置,並自圖上下方向藉加予負荷而被連 接。又,在雙方的半導體元件6之銲墊7表面上,對安裝 基板作安裝時亦以同樣理由而被形成障礙金屬1 3。 其次藉圖5及圖6說明外部電極連接器1之製造方法。 圖5 ( a )為在形成外部電極連接器1之前的銲墊周邊部之 圖,其僅表示銲墊7、表面保護膜9、層間絕緣膜11。在 銲墊7表面藉濺射而形成障礙金屬13(圖5(b)),其次, 在障礙金屬13的表面藉藏鑛(sputtering)形成第1金屬層 2a之金的層(圖5(c)),其次,在第1金屬層2a的表面 藉自旋式塗覆(spin-coat)形成彈性體 4a 之聚酸亞胺層 (圖5 ( d )),其次,藉光微影技術而形成為了在彈性體4 a 形成導電體3 a的開口部1 5 (圖6 ( a )),其次,藉電鍍在 開口部1 5充填導電體3 a之金(圖6 ( b )),其次,藉濺鍍 形成第2金屬層2b之金的層(圖6(c)),其次,在光微 影技術後藉餘刻(e t c h i n g )除去不必要之第2金屬層2 b、 彈性體4a、第一金屬層2a、障礙金屬13(圖6(d))。在 此處,在圖 5 ( d )〜圖 6 ( b )的步驟所形成之層為第 1 緩衝層5 a。 又,在本實施形態雖然表示在半導體元件6上一體形成 外部電極連接器1之方法,但也可使外部電極連接器1取 代在半導體元件6的銲墊周邊部形成而使具有角柱狀凹部 的金屬模(m ο 1 d )作為基部以上述同樣的步驟製造各別零 件,在半導體元件6的障礙金屬1 3上使用導電性接著材料 9 312/發明說明書(補件)/92-08/92114890 1223362 (未圖示)而接合亦可。又,在本實施形態雖然第1金屬 層 2 a的材料為了防止對銲墊7的擴散而形成有障礙金屬 1 3,但第1金屬層2 a的材料和銲墊7的材料在相同時或不 須要考慮材料擴散所發生之問題時則不需要有障礙金屬 1 3也可以。 其次,藉圖3說明該外部電極連接器1之效果。要對安 裝基板1 2上安裝裝有外部電極連接器1之半導體元件6 時,雖然在圖3 ( c )的上下方向會有很大的負荷,但因該 負荷彈性體4 a會在圖3 ( c )的左右方向變形將受到的負 荷之一部份分散到圖3 ( c )的左右方向。因此,可減輕銲 墊7及層間絕緣膜1 1所受到的負荷,而使層間絕緣膜1 1 變得難以破裂。又,由於外部電極連接器1接合銲墊7或 基板電極 1 4之接合面全體為金屬製,因此,可使銲墊 7 和基板電極14安定的導通。又,圖4表示在連接半導體元 件6彼此間時亦可以同樣的原理得到相同的效果。又,在 本實施形態中,雖然說明由於作為外部電極之連接面的面 積很小,因此,使用難以取得導電性之外部電極之基質層 的層間絕緣膜容易損壞之半導體元件的銲墊,或安裝基板 的基板電極之外部電極連接器的效果,但本發明之外部電 極連接器的適用範圍並不限定於此,其也可使用於液晶 板、撓性基板等一般具有外部電極之電氣的連接零件。 又,在實施形態1之第1缓衝層5 a,雖然導電體3 a和 彈性體4a交替配列,但如圖7所示,也可在彈性體4a主 面内部使圓柱狀之導電體3a配列為棋盤格狀。 10 312/發明說明書(補件)/92-08/92114890 1223362 又,第1金屬層2a、導電體3a、彈性體4a其雖各自為 由單一的材料所構成,但也可由合金或聚醯亞胺和橡膠的 混合體等複數的材料所構成。又,第1金屬層2a、導電體 3 a、及第2金屬層2 b雖為由同一的材料所構成,但也可由 其他的材料所構成。 (實施形態2 ) 圖8 ( a )表示本發明之實施形態2的外部電極連接器和 銲墊周邊部之剖面圖,及(b )為外部電極連接器之I V - I V 剖面圖和V - V剖面圖。又,在和圖1至圖7所示之實施形 態1相同或相當的部分為附加同一符號而省略其說明。如 該圖所示,實施形態2之外部電極連接器1之構造為,在 第2金屬層2b上具備有第2緩衝層5b,在第2缓衝層5b 上具備有第3金屬層2c,在該第2緩衝層5b的主面之垂 直方向中,在第2緩衝層5b的導電體3b和第1緩衝層5a 之導電體3a在互相不會重疊的位置,配置有導電體3b和 導電體3 a。在連接半導體元件彼此間時或在安裝基板上安 裝半導體元件時的負荷假如加至第2緩衝層 5 b的導電體 3b時,其負荷主要會加至導電體3b之正下面,但在本實 施形態中由於導電體3 b的正下面必定置有第1緩衝層5 a 的彈性體4 a,因此,更容易使負荷分散。 又,實施形態2的第1緩衝層5 a和第2緩衝層5 b,雖 然交替配列有導電體 3a、3b和彈性體 4a、4b,但如圖 9 所示,也可在彈性體4a、4b主面内部使導電體3a、3b配 列為棋盤格狀。又,實施形態2的外部電極連接器1,以 11 312/發明說明書(補件)/92-08/92114890 1223362 和圖5、圖6所示的實施形態1之外部電極連接器1 的步驟形成第2金屬層2 b後,再將形成導電性3 b之 在第2緩衝層5b的主面之垂直方向中變更為不會重疊 體3a之位置,而藉反覆圖5(d)〜圖6(d)的步驟 造。 (實施形態3 ) 圖10(a)表示本發明的實施形態3之半導體元件 墊周邊部之剖面圖,(b )為該銲墊之擴大圖,及(c ) VIII-VIII剖面圖。又,在和圖1至圖7表示之實施开 相同或相當之部份為附加同一符號而省略其說明。實 態3的外部電極連接器為構成銲墊1 0 7之連接器,第 屬層2 a被連接半導體元件6的外部電極基質層之層間 膜1 1及形成在由鋁等所構成的内部金屬配線1 6上之 的障礙金屬13,第2金屬層2b的表面變成銲墊面Π 圖 11(a)表示在安裝基板上安裝具備有本發明的 形態3之銲墊1 0 7的半導體元件之狀態的圖,及(b ) 在連接該半導體元件彼此間之狀態的圖。如圖 1 1 ( ε 示,具備有該銲墊1 〇 7之半導體元件6為,在銲墊1 基板電極 1 4之間夾住在連接面上塗佈有導電性接著 (未圖示)之焊料1 8,自圖的上下方向藉施加負荷壓 裝於安裝基板1 2上。又,如圖1 1 ( b )所示,半導體 的銲墊1 0 7彼此間為,在銲墊1 0 7間夾住連接面上塗 導電性接著材料(未圖示)之焊料1 8,自圖的上下方 施加負荷而被接合。 312/發明說明書(補件)/92-08/92114890 相同 位置 導電 以製 的銲 為其 $態1 施形 1金 絕緣 鈦等 7 〇 實施 表示 I )所 0 7和 材料 著安 元件 佈有 向藉 12 1223362 該實施形態3的半導體元件6之銲墊1 Ο 7,由於銲墊1 Ο 7 本身被構成含有彈性體4 a,因此,在連接半導體元件6的 銲墊1 0 7彼此間或對安裝基板1 2上要安裝半導體元件 6 時藉銲墊1 0 7受到的負荷彈性體4 a使其變形而和銲墊面分 散至水平方向,因此可減輕層間絕緣膜1 1受到損傷。又, 層間絕緣膜1 1的損傷,雖然在晶圓試驗中對探針之探測針 (未圖示)的銲墊面1 7接觸時也會發生,但此實施形態3 之半導體元件6的銲墊1 0 7,由於構成銲墊1 0 7本身可分 散負荷,因此,在晶圓試驗中也可減輕層間絕緣膜1 1的損 傷。進一步,該實施形態3的銲墊1 0 7,因為接連内部金 屬配線 16 之面和接連焊料 1 8 或探測針之面雙方均為金 屬,因此,在内部金屬配線1 6和焊料1 8之間,及内部金 屬配線1 6和探測針之間可成為安定之導通狀態。又,上述 銲墊構造為使用既存之半導體元件製造設備,其可和圖 5 及圖6所記載之外部電極連接器的製造步驟以同樣的步驟 製造。 又,此實施形態3之半導體元件6,雖然在内部金屬配 線1 6和第1金屬層2 a間形成有障礙金屬,但内部金屬配 線1 6和第1金屬層2是同一材料時或在其等間的材料不會 有擴散之問題時則不須要有障礙金屬1 3。另一方面,在第 1金屬層2 a和導電體3 a間會發生材料擴散之問題時或在 導電體3 a和第2金屬層2 b間發生材料擴散之問題時,假 如各自在第1金屬層2 a和第1緩衝層5 a間或在第1緩衝 層5 a和第2金屬層2 b間形成有障礙金屬1 3時則可防止該 13 312/發明說明書(補件)/92-08/92114890 161223362 等間之材料擴散。 又,實施形態 3的半導體元件 6由於内部金屬配線 被形成在層間絕緣膜1 1内部,因此,雖然銲墊1 0 7構成 於層間絕緣膜1 1和内部金屬配線1 6的兩方上部,但如 1 2所示,在層間絕緣膜1 1上要形成内部金屬配線1 6 _ 會變成銲墊1 0 7被形成在層間絕緣膜1 1上,内部金屬配 1 6被連接在第1金屬層2 a的側面上之構造。 又,在圖8、圖9表示和實施形態2的外部電極連接 同樣,在第2金屬層2b上形成第2緩衝層5b,在第2 衝層5b上形成第3金屬2c,在該第2緩衝層5b之主面 垂直方向中,在第2緩衝層5b的導電體3b和第1緩衝 5 a的導電體3 a互相不會重疊之位置上,假如構成配置 導電體3 b和導電體3 a,則在安裝時對層間絕緣膜1 1可 減輕其損傷性。又,實施形態3之銲墊1 0 7,雖然導電 3 a和彈性體4 a交替配列,但和圖7表示的實施形態1 外部電極連接器同樣,也可在彈性體4a的主面内部使圓 狀之導電體3a配列為棋盤格狀。進一步,第1金屬層2 導電體3 a、彈性體4 a為各自由單一之材料所構成,但 可由合金或聚醯亞胺和橡膠的混合體之複數種材料所 成。又,即使第1金屬層2a、導電體3a及第2金屬層 為由同一材料所構成,但也可由其他的材料所構成。又 在本實施形態中,由於連接外部電極連接器之連接部的 積很小,因此難以得到導電性,其雖然可適用於外部電 基質層之層間絕緣膜1 1容易損壞之半導體元件的銲墊, 312/發明說明書(補件)/92-08/92114890 位 圖 線 器 緩 的 層 有 更 體 之 柱 1 ' 也 構 2b , 面 極 但 14 1223362 也可將此外部電極連接器適用在安裝基板的基板電極或液 晶之銲墊上。 (發明之效果) 如以上所說明,本發明之外部電極連接器為具備有:第 1金屬層;及,導電體和彈性體交替或導電體被配列在彈 性體主面内部之第1緩衝層;及,第2金屬層;由於彈性 體的楊氏模數比第1金屬層及導電體及第2金屬層的楊氏 模數更小,因此,難以發生連接外部電極間時所產生之外 部電極之基質層的破裂。又,其可安定地導通外部電極間。 【圖式之簡單說明】 圖1 ( a )表示在本發明的實施形態1中外部電極連接器 的剖面圖,圖1 ( b )為其I - I剖面圖。 圖2(a)為半導體元件之平面圖,圖2(b)為其II-II 剖面圖,圖2 ( c )為銲塾周邊部剖面之擴大圖。 圖3 ( a )表示在本發明的實施形態1中,在半導體元件 連接外部電極連接器之狀態的圖,圖3 ( b )表示在安裝基 板上連接外部電極連接器的半導體元件後之狀態的圖,圖 3 ( c )為安裝時之銲墊周邊部的擴大圖。 圖4 ( a )表示在本發明的實施形態1中,藉外部電極連 接器連接半導體元件彼此間之狀態的圖,圖4 ( b )為在安 裝時之銲墊周邊部的擴大圖。 圖5 ( a )〜(d )表示在本發明的實施形態1中之外部電極 連接器的製造步驟圖。 圖6 ( a )〜(d )表示在本發明的實施形態1中之外部電極 15 312/發明說明書(補件)/92-08/92114890 1223362 連 接 器 的 製 造 步 驟 圖 〇 圖 7 (a) 表 示 在 本 發 明 的 實 施 形 態 1 中 之 其 他 的 外 部 電 極 連 接 器 之 剖 面 圖 圖 7 ( b) 為 1其 I II - I II 剖 面 圖 〇 圖 8 (a) 表 示 在 本 發 明 的 實 施 形 態 2 中 之 外 部 電 極 連 接 器 和 銲 墊 周 邊 部 的 剖 面 圖 圖 8 (t )) 為 該 外 部 電 極 連 接 器 之 I V- IV 剖 面 圖 和 V -V 剖 面 圖 〇 圖 9 (a) 表 示 在 本 發 明 的 實 施 形 態 2 中 之 其 他 的 外 部 電 極 連 接 器 和 銲 墊 周 邊 部 的 剖 面 圖 圖 9 (b ) 為 該 外 部 電 極 連 接 器 之 V I - VI 剖 面 圖 和 V II -V II 剖 面 圖 〇 圖 1 〇( a) 表 示 在 本 發 明 的 實 施 形 態 3 中 之 半 導 體 元 件 的 銲 墊 周 邊 部 之 剖 面 圖 圖 1 0 (t 丨) 為 該 銲 墊 之 擴 大 圖 1 圖 10 ( c : >為其 VI II -V II I剖面圖 0 圖 1 1 ( :a ) 表 示 在 本 發 明 的 實 施 形 態 3 中 在 安 裝 基 板 上 安 裝 具 備 有 銲 墊 的 半 導 體 元 件 之 狀 態 的 圖 y 圖 1 1 1 (b ) 為 表 示 在 連 接 該 半 導 體 元 件 彼 此 間 之 狀 態 的 圖 〇 圖 1 2 表 示 在 本 發 明 的 實 施 形 態 3 中 之 其 他 的 半 導 體 元 件 之 銲 墊 周 邊 部 的 剖 面 圖 〇 (元件4 守號說明) 1 外 部 電 極 連 接 器 2 a 第 1 金 屬 層 2b 第 2 金 屬 層 2c 第 3 金 屬 層 3a、3b 導電體 4a、4b 彈性體 312/發明說明書(補件)/92-08/92114890 16 1223362 5a 第 1 緩 衝 層 5b 第 2 緩 衝 層 6 半 導 體 元 件 7 > 1 07 銲 墊 8 銲 墊 開 口 9 表 面 保 護 膜 10 半 導 體 基 板 11 層 間 絕 緣 膜 12 安 裝 基 板 13 障 礙 金 屬 14 基 板 電 極 15 開 口 部 16 内 部 金 屬 配線 17 銲 墊 面 18 焊 料 312/發明說明書(補件)/92-08/92114890 17
Claims (1)
1223362 拾、申請專利範圍: 1. 一種連接外部電極間之外部電極連接器,其特徵為, 具備有:第1金屬層;及,被形成於該第1金屬層上同時 電氣連接該第1金屬層且導電體和彈性體交替或前述導電 體被配列在前述彈性體主面内部之第1緩衝層;及,被形 成於該第1緩衝層上且電氣連接該第1緩衝層之第2金屬 層;前述彈性體的楊氏模數比前述第1金屬層,及前述導 電體,及前述第2金屬層的楊氏模數更小者。 2 .如申請專利範圍第1項之外部電極連接器,其中具備 有:被形成在第2金屬層上,電氣連接該第2金屬層同時 導電體和彈性體交替或前述導電體被配列在前述彈性體主 面内部之第2緩衝層;及,被形成於該第2緩衝層上且電 氣連接該第2緩衝層之第3金屬層;在前述第2缓衝層的 主面垂直方向中,在第1緩衝層的導電體和前述第2緩衝 層的前述導電體互相不會重疊之位置,配置有前述第1緩 衝層的前述導電體和前述第2緩衝層的前述導電體者。 3. 如申請專利範圍第1或 2項之外部電極連接器,其 中,外部電極為内部金屬配線,該内部金屬配線連接第 1 金屬層,表面形成為銲墊面者。 4. 如申請專利範圍第3項之外部電極連接器,其中,在 内部金屬配線和第1金屬層之間或在該第1金屬層和第1 緩衝層之間或該第1緩衝層和第2金屬層之間具備有障礙 金屬者。 18 312/發明說明書(補件)/92-08/92114890
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002347708A JP3996045B2 (ja) | 2002-11-29 | 2002-11-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200409256A TW200409256A (en) | 2004-06-01 |
TWI223362B true TWI223362B (en) | 2004-11-01 |
Family
ID=32376096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092114890A TWI223362B (en) | 2002-11-29 | 2003-06-02 | External electrode connector |
Country Status (4)
Country | Link |
---|---|
US (1) | US20040104113A1 (zh) |
JP (1) | JP3996045B2 (zh) |
KR (1) | KR100578037B1 (zh) |
TW (1) | TWI223362B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100055378A1 (en) * | 2008-08-26 | 2010-03-04 | Snu R&Db Foundation | Encapsulated ionic polymer-metal composite device |
US9380697B2 (en) * | 2014-01-28 | 2016-06-28 | Panasonic Intellectual Property Management Co., Ltd. | Electronic device and manufacturing method for same |
KR101882209B1 (ko) | 2016-03-23 | 2018-07-27 | 리노공업주식회사 | 동축 테스트소켓 조립체 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4008300A (en) * | 1974-10-15 | 1977-02-15 | A & P Products Incorporated | Multi-conductor element and method of making same |
US4209481A (en) * | 1976-04-19 | 1980-06-24 | Toray Industries, Inc. | Process for producing an anisotropically electroconductive sheet |
US4820376A (en) * | 1987-11-05 | 1989-04-11 | American Telephone And Telegraph Company At&T Bell Laboratories | Fabrication of CPI layers |
US5197892A (en) * | 1988-05-31 | 1993-03-30 | Canon Kabushiki Kaisha | Electric circuit device having an electric connecting member and electric circuit components |
US4954878A (en) * | 1989-06-29 | 1990-09-04 | Digital Equipment Corp. | Method of packaging and powering integrated circuit chips and the chip assembly formed thereby |
US5477160A (en) * | 1992-08-12 | 1995-12-19 | Fujitsu Limited | Module test card |
US5474458A (en) * | 1993-07-13 | 1995-12-12 | Fujitsu Limited | Interconnect carriers having high-density vertical connectors and methods for making the same |
US5636996A (en) * | 1994-06-28 | 1997-06-10 | The Whitaker Corporation | Anisotropic interposer pad |
US5529504A (en) * | 1995-04-18 | 1996-06-25 | Hewlett-Packard Company | Electrically anisotropic elastomeric structure with mechanical compliance and scrub |
JP2914308B2 (ja) * | 1996-07-16 | 1999-06-28 | 日本電気株式会社 | インターポーザー及び半導体デバイスの試験方法 |
KR100267105B1 (ko) * | 1997-12-09 | 2000-11-01 | 윤종용 | 다층패드를구비한반도체소자및그제조방법 |
US5975922A (en) * | 1998-03-09 | 1999-11-02 | Lucent Technologies Inc. | Device containing directionally conductive composite medium |
US6552438B2 (en) * | 1998-06-24 | 2003-04-22 | Samsung Electronics Co. | Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same |
US6050832A (en) * | 1998-08-07 | 2000-04-18 | Fujitsu Limited | Chip and board stress relief interposer |
US6854985B1 (en) * | 1998-12-16 | 2005-02-15 | Paricon Technologies Corporation | Elastomeric interconnection device and methods for making same |
JP2001111185A (ja) * | 1999-07-30 | 2001-04-20 | Ngk Insulators Ltd | 配線基板材及びこれを用いたプリント回路用の基板材 |
JP4240724B2 (ja) * | 2000-01-26 | 2009-03-18 | Jsr株式会社 | 異方導電性シートおよびコネクター |
TW525273B (en) * | 2002-02-07 | 2003-03-21 | Via Tech Inc | Elastomer interposer for fixing package onto printed circuit board and fabrication method thereof |
US6796811B1 (en) * | 2003-07-31 | 2004-09-28 | Tyco Electronics Corporation | Connector with dedicated contact regions |
-
2002
- 2002-11-29 JP JP2002347708A patent/JP3996045B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-30 US US10/448,093 patent/US20040104113A1/en not_active Abandoned
- 2003-06-02 TW TW092114890A patent/TWI223362B/zh not_active IP Right Cessation
- 2003-06-19 KR KR1020030039681A patent/KR100578037B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP3996045B2 (ja) | 2007-10-24 |
KR20040047532A (ko) | 2004-06-05 |
US20040104113A1 (en) | 2004-06-03 |
KR100578037B1 (ko) | 2006-05-11 |
TW200409256A (en) | 2004-06-01 |
JP2004186174A (ja) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI287822B (en) | Film substrate and its manufacturing method | |
US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
TW571373B (en) | Semiconductor device, circuit substrate, and electronic machine | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
TW200816433A (en) | Chip film package and display panel assembly having the same | |
TWI257676B (en) | Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment | |
TW200935587A (en) | Semiconductor device | |
TW200843071A (en) | Flexible substrate and semiconductor device | |
TWI278795B (en) | Display device | |
TWI304616B (en) | Semiconductor device and method of manufacturing the same | |
JP6197980B1 (ja) | 多層基板、部品実装基板及び部品実装基板の製造方法 | |
TWI248152B (en) | Semiconductor device, semiconductor chip, method for manufacturing semiconductor device, and electronic apparatus | |
TW201206267A (en) | Multilayer printed circuit board using flexible interconnect structure, and method of making same | |
TWI223362B (en) | External electrode connector | |
TW200942092A (en) | Printed circuit board and method of manufacturing the same | |
KR100695642B1 (ko) | 표시장치 및 표시장치의 제조방법 | |
US6369331B1 (en) | Printed circuit board for semiconductor package and method of making same | |
TWI236720B (en) | Semiconductor device | |
JP2001223243A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US7786598B2 (en) | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device | |
JP6473897B2 (ja) | 半導体デバイスの製造方法 | |
JP6150030B1 (ja) | 多層基板、部品実装基板及び部品実装基板の製造方法 | |
US20070187771A1 (en) | Semiconductor device and method of manufacturing the same | |
TW200406055A (en) | Semiconductor device | |
JPH0562727A (ja) | 異方導電性接続部材とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |