JP2004221430A - 半導体装置およびそのマスクパターン - Google Patents
半導体装置およびそのマスクパターン Download PDFInfo
- Publication number
- JP2004221430A JP2004221430A JP2003008769A JP2003008769A JP2004221430A JP 2004221430 A JP2004221430 A JP 2004221430A JP 2003008769 A JP2003008769 A JP 2003008769A JP 2003008769 A JP2003008769 A JP 2003008769A JP 2004221430 A JP2004221430 A JP 2004221430A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- holes
- hole
- shape
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】ボンディング強度が高く、プロービング時のクラック発生を抑制でき、且つ加工性のよい半導体装置およびその製造に用いるマスクパターンを提供する。
【解決手段】ボンディングパッド部において、パッド電極の下の層間絶縁膜に複数のスルーホールが設け、そこに金属膜を埋め込むことによりボンディング強度を向上させた半導体装置であって、該スルーホール（スルーホールパターン５’）が、ボンディングパッドの縦方向および横方向それぞれに複数配置され、ボンディングパッドの横方向の隣り合うスルーホールの間において、縦方向に延在する直線上にスルーホールが複数配置されており、該縦方向が半導体装置の電気的測定時にボンディングパッドにプローブが当てられる方向（Ａ−Ａ’方向）と一致している。
【選択図】 図１
【解決手段】ボンディングパッド部において、パッド電極の下の層間絶縁膜に複数のスルーホールが設け、そこに金属膜を埋め込むことによりボンディング強度を向上させた半導体装置であって、該スルーホール（スルーホールパターン５’）が、ボンディングパッドの縦方向および横方向それぞれに複数配置され、ボンディングパッドの横方向の隣り合うスルーホールの間において、縦方向に延在する直線上にスルーホールが複数配置されており、該縦方向が半導体装置の電気的測定時にボンディングパッドにプローブが当てられる方向（Ａ−Ａ’方向）と一致している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に、ボンディング強度向上のため、ボンディングパッド部にスルーホールを設けたものにおいて、プロービング強度の低下を防止した半導体装置に関するものである。
【０００２】
【従来の技術】
ボンディング強度を向上させた半導体装置としては、従来、図１０および図１１に示すようなものがある（例えば、特許文献１参照。）。以下、これを従来技術１と称する。
【０００３】
図１０は、従来技術１のボンディングパッド部の平面図、図１１は図１０の１０Ａ−１０Ａ’における断面図を示している。
【０００４】
従来技術１では、図１１に示すように、半導体基板１１１上に形成された層間絶縁膜１１２ａの上に、第１のパッド電極１１４ａが形成され、第１のパッド電極１１４ａ上に、シリコン酸化膜等からなる層間絶縁膜１１２ｂが形成され、層間絶縁膜１１２ｂに複数のスルーホール１１５が形成されている。複数のスルーホール１１５には金属層１１６が埋めこまれ、その上面は層間絶縁膜１１２ｂよりも低くされている。第２のパッド電極１１４ｂが金属層１１６および層間絶縁膜１１２ｂ上に形成され、それを覆う保護膜１１３に設けられた開口に露出した第２のパッド電極１１４ｂの上面がボンディングパッドとなる。
【０００５】
従来技術１では、上記のようにスルーホール１１５に埋めこまれる金属層１１６の上面を層間絶縁膜１１２ｂよりも低くすることにより、第２の金属パッド１１４ｂと層間絶縁膜１１２ｂとの界面が凹凸になるため、第２の金属パッド１１４ｂと層間絶縁膜１１２ｂとの密着性が向上し、ボンディング時における界面の滑りが防止され、ボンディング強度が向上する。
【０００６】
しかしながら、従来技術１では、パッド電極１１４ｂにプローブを当てて電気的測定を行なう際に、プローブが当たる時の衝撃によって、層間絶縁膜１１２ｂにクラックが発生するという問題が生じることがわかった。そしてその原因は、図１０に示すように、複数のスルーホール１１５が、マトリクス状に整列しているため、１０Ｂ−１０Ｂ’線上のように、層間絶縁膜１１２ｂが直線状に連続して存在する部分があり、プローブをこの方向に当てると、その層間絶縁膜１１２ｂの直線状の連続した部分にクラックが発生し易いためであると判明した。すなわち、層間絶縁膜として用いられるシリコン酸化膜等の絶縁膜はクラックが発生し易い膜であるため、図１２に示すように、プローブ１２０を図の矢印の方向に当てると、その方向における層間絶縁膜１１２ｂの直線状の連続した部分に１２１のようにクラックが発生する。また、下層のパッド電極１１４ａは、一般に上層の電極よりも厚さを薄くする場合が多く、このような場合、プローブの当たる衝撃の程度によっては、層間絶縁膜１１２ｂだけでなく、その下のパッド電極１１４ａまで、あるいはさらにその下の層間絶縁膜１１２ａにまでクラックが達する場合もある。このように、大きなクラックが発生すると、ボンディング強度の低下等の問題が生じることとなる。
【０００７】
一方、別の従来技術として、図１３および図１４に示されるようなものがある（例えば、特許文献２参照。）。以下、これを従来技術２と称する。
【０００８】
図１３は、従来技術２のボンディングパッド部の斜視図、図１４は図１３の１３Ａ−１３Ａ’における断面図を示している。
【０００９】
従来技術２では、図１４に示すように、半導体基板１３１上の絶縁膜１３２ａ上に形成された絶縁膜１３２ｂに複数の溝１３５が設けられ、その溝を埋め込むように電極層１３４が形成されている。電極層および絶縁膜１３２ｂ上に絶縁膜１３３が形成され、該絶縁膜１３３に形成された開口に露出する電極層１３４の上面がボンディングパッドとなっている。複数の溝１３５は、図１３のように、１３Ａ−１３Ａ’の方向に複数平行に配置されている。
【００１０】
なお、従来技術２において、溝１３５は、図１５の平面図に示すように、縦横に交差するように（格子状に）形成される場合もある。
【００１１】
このような従来技術２においては、図１３の１３Ａ−１３Ａ’の方向（溝１３５と交差する方向）には、絶縁膜１３２ｂが直線状にならず、不連続となっているため、プローブによる電気的測定の際、この方向にプローブを当てれば、上記従来技術１で生じるようなクラックの発生は防止、あるいは低減できると考えられる。溝１３５が図１５のように形成される場合も同様である。
【００１２】
【特許文献１】
特許第２９６４９９９号公報
【特許文献２】
特開２０００−３５７７０８号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、従来技術２では、図１４および図１５のいずれも、溝１３５の開口面積が大きいために、溝形成のためのエッチングにおいて、加工が困難になるという問題が生じる。
【００１４】
すなわち、この溝１３５を形成するためのエッチング処理は、図示しない素子領域においてスルーホールを形成するためのエッチング処理と同時に行なわれるのが工程の増加を防ぐために好ましいが、溝１３５の開口面積は、素子領域のスルーホールと比較して非常に大きいため、素子領域のスルーホールと溝１３５のエッチング速度は大きく異なることになる。そのため、素子領域のスルーホールとボンディングパッド部の溝１３５とを同時にそれぞれ所望の深さに加工するのは極めて困難である。
【００１５】
したがって、本発明の目的は、ボンディングパッド部のボンディング強度を高くするとともに、プロービングにおいて層間絶縁膜にクラックが発生するのを防止することが可能であり、容易に製造することが可能な半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明による半導体装置は、半導体基板上に選択的に設けられた第１パッド電極と、上記第１パッド電極上に設けられた第１絶縁膜と、上記第１パッド電極上において上記第１絶縁膜に選択的に設けられ、上記第１パッド電極に達する複数のスルーホールと、上記複数のスルーホールそれぞれに埋め込まれた金属層と、上記第１絶縁膜および上記複数のスルーホール上に選択的に設けられた第２パッド電極と、上記第２パッド電極の周辺部および上記第１絶縁膜を覆い、上記第２パッド電極の上記周辺部を除く上面を露出する開口を有する第２絶縁膜とを備え、上記第２パッド電極の上記開口に露出した上面がボンディングパッドとなる半導体装置であって、上記複数の第１スルーホールは、上記ボンディングパッドの縦方向および横方向それぞれに複数配置され、
上記横方向の隣り合う第１スルーホールの間において、上記縦方向に延在する直線上に上記第１スルーホールが複数配置されており、上記縦方向が上記半導体装置の電気的測定時に上記ボンディングパッドにプローブが当てられる方向と一致することを特徴としている。
【００１７】
このように、本発明によれば、半導体装置の電気的測定の際、プローブの当たる方向には第１絶縁膜が連なって存在せず、その方向の直線上には必ず複数のスルーホールに埋め込まれた金属層が介在しており、金属層は外部からストレスが加わってもクラックが発生し難いため、プローブの押圧によるクラックの発生を抑制することができる。また、スルーホールは、ボンディングパッドの縦方向および横方向のいずれにも複数形成されているため、そのホールの大きさは、ボンディングパッド部以外の素子領域に形成されるスルーホールの大きさと同等、あるいは大きさの差を小さくすることができ、従って、容易に両者を同時に形成することが可能となる。
【００１８】
また、本発明の半導体装置では、隣り合うスルーホールの間の領域を通る全ての方向の直線上に前記第１スルーホールが複数配置されていてもよい。かかる構成によれば、プローブの当たる方向が、上記縦方向と若干ずれた場合においても、そのずれた方向の直線上にも第１絶縁膜は連なって存在しないため、より確実にクラックの発生を防止できる。
【００１９】
【発明の実施の形態】
以下、本発明の上記および他の目的、特徴および利点を明確にすべく、添付した図面を参照しながら、本発明の実施の形態を以下に詳述する。
【００２０】
〔第１実施例〕
図１は、本発明の第１実施例による半導体装置におけるボンディングパッド部のマスクパターンを示している。図２は、図１のＡ−Ａ’線に対応するボンディングパッド部および素子領域の一部の断面図を示している。
【００２１】
図２に示されるように、ボンディングパッド部は、半導体基板１上に設けられたシリコン酸化膜からなる層間絶縁膜２ａ上に第１のパッド電極４ａが形成され、パッド電極４ａ上に、シリコン酸化膜からなる層間絶縁膜２ｂが形成され、層間絶縁膜２ｂに複数のスルーホール５が形成され、複数のスルーホール５には、タングステン膜が埋めこまれて金属プラグ６が形成されている。さらに、層間絶縁膜２ｂおよび複数の金属プラグ６上に第２の電極パッド４ｂが形成され、電極パッド４ｂ上にシリコン酸化膜からなる層間絶縁膜２ｃおよび保護膜３としてポリイミド膜が形成され、電極パッド４ｂの上面を露出するように保護膜３および層間絶縁膜２ｃに開口が設けられている。
【００２２】
図１における各パターンは、５’が図２のスルーホール５に、３’が図２の保護膜３の開口に、４ａ’がパッド電極４ａに、４ｂ’が電極パッド４ｂに対応している。なお、スルーホールパターン５’は正方形をなしているが、このマスクパターンを用いて形成される図２のスルーホール５は、角が丸くなるため、図１０の従来技術におけるスルーホール１１５と同様に円形となる。
【００２３】
本実施例のスルーホール５のマスクパターン５’は、図１に示されるように、本発明に従って、ボンディングパッド部におけるボンディングパッドの縁部を除く縦方向（Ａ−Ａ’方向）のいずれの場所においてもシリコン酸化膜２ｂがスルーホール５によって不連続とされるように配置されている。すなわち、横方向（Ｂ−Ｂ’方向）に隣り合うスルーホールの間の縦方向に延在する領域には、必ず複数のスルーホールが配置されている。なお、図１においては、スルーホールパターンは一部のみ示し、その他は省略しているが、実際はパッド全域（保護膜３の開口に露出する部分）に渡ってスルーホールが配置される。
【００２４】
そして、上記のように配置された複数のスルーホール５を有するボンディングパッドが、パッド電極４ｂにプローブを当てて電気的測定を行なう際に、図１のＡ−Ａ’の方向がプローブの当たる方向と一致するように半導体チップ上に配置される。すなわち、プローブ１００は、図２に示されるような方向でパッド電極４ｂに押し当てられる。
【００２５】
本実施例によれば、上記のように、プロービングの際、プローブが当たる方向において、シリコン酸化膜２ｂが不連続になっており、クラックの発生し難い材質である金属プラグ６が介在していることにより、プローブが電極パッド４ｂに当たる衝撃によってシリコン酸化膜２ｂに大きなクラックが発生することを防止することができる。プローブ１００の当たった部分のシリコン酸化膜２ｂに若干のクラックが発生する場合もあるが、すぐ隣に金属プラグ６が存在することにより、クラックはそれ以上大きくならず、半導体装置として問題とならない程度にクラックの発生を抑えることができる。
【００２６】
また、図２に示されるように、素子領域には、層間絶縁膜２ａ上に第１の配線７ａが、層間絶縁膜２ｂ上に第２の配線７ｂが形成され、第１および第２の配線７ａ，７ｂを接続するスルーホール８が層間絶縁膜２ｂに形成され、スルーホール８にはタングステン膜が埋めこまれて、第１および第２配線を電気的に接続する金属プラブ９が形成されている。
【００２７】
本半導体装置の製造においては、第１の配線７ａと第１のパッド電極４ａとが同時に（同じ工程で）、第２の配線７ｂと第２のパッド電極４ｂとが同時に形成される。また、ボンディングパッド部のスルーホール５と素子部のスルーホール８とが同時に、タングステンプラグ６および９とが同時に形成される。
【００２８】
スルーホール５および８は、層間絶縁膜２ｂ上にレジストパターンを形成し、該レジストパターンをマスクに、層間絶縁膜２ｂをエッチングすることにより同時に形成される。
【００２９】
本実施例においては、図１に示されるように、ボンディングパッド部に形成されるスルーホールが、パッドの縦方向（プロービングの方向）だけでなく、横方向（プロービング方向と垂直な方向）にも複数形成されているため、ボンディングパッド部のスルーホール５の面積が、素子部のスルーホール９の面積に対して極端に大きくなってしまうことがない。従って、パッド部スルーホール５と素子部スルーホール９とを同時に形成する場合でも、エッチング速度に大きな差が生じないため、スルーホール５および９それぞれを所望の深さに形成することが可能となる。
【００３０】
ここで、面積の異なるホールを同時に開口する場合、面積の小さいホールではエッチング速度が遅いため、アンダーエッチングに、面積の大きいホールではエッチング速度が早いため、オーバーエッチングになり、このエッチング速度の差が１０％を越えると、製造上のエッチマージンを確保できない。したがって、パッド部のスルーホール５の面積を、素子部のスルーホール９の面積に対し、エッチング速度の差が１０％以下となるような面積とするのが好ましい。
【００３１】
このように、本実施例によれば、ボンディング耐性向上のためにパッド部に設ける複数のスルーホールを、該スルーホールが形成される層間絶縁膜がプロービングの方向に不連続となるように配置し、さらに、プロービング方向と垂直な方向にもスルーホールを複数配置した構成とすることにより、ボンディング耐性を向上させるとともに、プロービングにおけるクラックの発生を抑えることが可能であり、且つ加工性のよい半導体装置が得られる。
【００３２】
なお、本実施例では、図２に示されるように、層間絶縁膜２ｂと第２パッド電極４ｂとの界面は平坦となっており、図１１の従来技術のように凹凸にはなっていないが、図２のように平坦であっても、スルーホール５に埋めこまれるタングステンプラグ６は、パッド電極４ｂとの密着性が良いため、スルーホール５が複数設けられていることにより、層間絶縁膜２ｂおよびタングステンプラグ６の上面とパッド電極４ｂとの界面の密着性が高くなるため、十分なボンディング耐性が得られる。勿論、本発明においても、図１１のように界面を凹凸にしてもかまわない。
【００３３】
〔第２実施例〕
図３および図４は、本実施例による半導体装置におけるボンディングパッド部のマスクパターンを示している。
【００３４】
図３は、図１のスルーホールパターン５’を十字状にした場合のマスクパターン、図４は、スルーホールパターン５’をＬ字状にした場合のマスクパターンを示している。
【００３５】
図３および４のＡ−Ａ’線に対応するボンディングパッド部および素子領域の一部の断面図は、実施例１と同様、図２のようになっている。なお、これらのスルーホールパターン５’を用いて形成されるスルーホール５の形状は、十字、Ｌ字の角部が丸みを帯びたものとなる。
【００３６】
図３および図４においても、第１実施例と同様に、複数のスルーホールパターンが、Ａ−Ａ’の方向、すなわちプロービングの方向に層間絶縁膜であるシリコン酸化膜２ｂが不連続となるように配置されており、これにより、プロービング時のクラックを抑制することができる。
【００３７】
また、十字・Ｌ字のスルーホールパターンの面積は、第１実施例と同様、素子部に形成されるスルーホールとこれら十字またはＬ字のスルーホールとを同時に形成する際に、エッチング速度の差が１０％以下となるような大きさとされている。したがって、スルーホールの加工性も良い。
【００３８】
さらに、本実施例では、図３および図４のように、ホールパターンを矩形以外の形状にすることにより、スルーホール５を第１実施例よりも密に配置することが可能となる。このように、スルーホール５（金属プラグ６）が密に配置されることにより、金属プラグ６および層間絶縁膜２ｂの上面と電極パッド４ｂの下面との界面の密着性が高まるため、第１実施例よりもさらにボンディング強度を向上させることができる。
【００３９】
［第３実施例］
図５〜９は、本実施例による半導体装置におけるボンディングパッド部のマスクパターンを示している。図５〜９のＡ−Ａ’線に対応するボンディングパッド部および素子領域の一部の断面図は、実施例１と同様、図２のようになっている。なお、これらのスルーホールパターン５’を用いて形成されるスルーホール５の形状も、角部が丸みを帯びたものとなる。
【００４０】
図５〜９に示すように、本実施例では、スルーホールパターン５’がそれぞれ、階段状、Ｖ字、Ｈ字、Ｔ字、Ｉ字（長方形）、となっており、適宜向きを変える等して配置することにより、シリコン酸化膜２ｂが全ての方向に不連続とされている。すなわち、隣り合うスルーホールに挟まれた領域を通る全ての方向の直線上に、必ず複数のスルーホールが配置されている。
【００４１】
また、図５〜９のスルーホールパターン５’の面積も、第１実施例と同様、素子部に形成されるスルーホールとこれらボンディングパッド部のスルーホール５とを同時に形成する際に、エッチング速度の差が１０％以下となるような大きさとされている。したがって、スルーホールの加工性も良い。
【００４２】
第１および第２実施例では、シリコン酸化膜２ｂがプロービングの方向に不連続となるようにスルーホール５を配置しており、これにより、プロービング時のクラックの発生を十分に抑えることが可能と考えられるが、プローブの押圧の仕方によっては、衝撃が大きくなる、あるいは衝撃の伝わる方向がプローブを当てる方向とずれてしまうというような場合も考えられ、このような場合、第１および第２実施例の構成では、クラックを十分に防止できない可能性も考えられる。すなわち、第１および第２実施例では、図１、３および４のＢ−Ｂ’線上のように、シリコン酸化膜２ｂが直線状に連続して存在する部分があり、この方向にプロービングの衝撃が伝わった場合、クラックが発生する可能性がある。
【００４３】
これに対し、本実施例では、上記のようにシリコン酸化膜２ｂが全ての方向に不連続となるようなスルーホール５の形状および配置とすることにより、プロービング時にボンディングパッドに加わる衝撃の方向がプローブの方向とずれた場合でも、確実にクラックの発生を抑制することが可能となる。
【００４４】
以上、本発明の実施の形態につき説明してきたが、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【００４５】
例えば、スルーホールパターンは、上記したものに限らず、プロービングの方向に層間絶縁膜２ｂが不連続となるようにできるものであり、かつ加工性の良いものであればどのような形状でもよい。
【００４６】
また、上記各実施例では、ボンディングパッドの縁部にはスルーホールが配置されない例を示したが、縁部に接して配置されるスルーホールがあっても構わない。
【００４７】
【発明の効果】
以上説明した通り、本発明によれば、ボンディングパッド部にスルーホールを設けることによりボンディング強度を向上させるとともにプロービング時のクラック発生を抑制し、かつ加工性の良好な半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図２】図１のＡ−Ａ’線に対応する半導体装置の断面図である。
【図３】本発明の第２実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図４】本発明の第２実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図５】本発明の第３実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図６】本発明の第３実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図７】本発明の第３実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図８】本発明の第３実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図９】本発明の第３実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図１０】従来技術１による半導体装置のボンディングパッドの平面図である。
【図１１】図１０の１０Ａ−１０Ａ’における断面図である。
【図１２】従来技術１における問題点を説明するためのボンディングパッドの平面図である。
【図１３】従来技術２による半導体装置のボンディングパッドの斜視図である。
【図１４】図１３の１３Ａ−１３Ａ’における断面図である。
【図１５】従来技術２の別の例によるボンディングパッドの平面図である。
【符号の説明】
１ 半導体基板
２ａ、２ｂ、２ｃ、１１２ａ、１１２ｂ、１３２ａ、１３２ｂ 層間絶縁膜
３、１１３、１３３ 保護膜
４ａ、４ｂ、１１４ａ、１１４ｂ パッド電極
５、８、１１５ スルーホール
３’，４ａ’，４ｂ’，５’ マスクパターン
６、９、１１６ 金属プラグ
７ａ、７ｂ 配線
１００、１２０ プローブ
１２１ クラック
１３４ 電極層
１３５ 溝
【発明の属する技術分野】
本発明は、半導体装置、特に、ボンディング強度向上のため、ボンディングパッド部にスルーホールを設けたものにおいて、プロービング強度の低下を防止した半導体装置に関するものである。
【０００２】
【従来の技術】
ボンディング強度を向上させた半導体装置としては、従来、図１０および図１１に示すようなものがある（例えば、特許文献１参照。）。以下、これを従来技術１と称する。
【０００３】
図１０は、従来技術１のボンディングパッド部の平面図、図１１は図１０の１０Ａ−１０Ａ’における断面図を示している。
【０００４】
従来技術１では、図１１に示すように、半導体基板１１１上に形成された層間絶縁膜１１２ａの上に、第１のパッド電極１１４ａが形成され、第１のパッド電極１１４ａ上に、シリコン酸化膜等からなる層間絶縁膜１１２ｂが形成され、層間絶縁膜１１２ｂに複数のスルーホール１１５が形成されている。複数のスルーホール１１５には金属層１１６が埋めこまれ、その上面は層間絶縁膜１１２ｂよりも低くされている。第２のパッド電極１１４ｂが金属層１１６および層間絶縁膜１１２ｂ上に形成され、それを覆う保護膜１１３に設けられた開口に露出した第２のパッド電極１１４ｂの上面がボンディングパッドとなる。
【０００５】
従来技術１では、上記のようにスルーホール１１５に埋めこまれる金属層１１６の上面を層間絶縁膜１１２ｂよりも低くすることにより、第２の金属パッド１１４ｂと層間絶縁膜１１２ｂとの界面が凹凸になるため、第２の金属パッド１１４ｂと層間絶縁膜１１２ｂとの密着性が向上し、ボンディング時における界面の滑りが防止され、ボンディング強度が向上する。
【０００６】
しかしながら、従来技術１では、パッド電極１１４ｂにプローブを当てて電気的測定を行なう際に、プローブが当たる時の衝撃によって、層間絶縁膜１１２ｂにクラックが発生するという問題が生じることがわかった。そしてその原因は、図１０に示すように、複数のスルーホール１１５が、マトリクス状に整列しているため、１０Ｂ−１０Ｂ’線上のように、層間絶縁膜１１２ｂが直線状に連続して存在する部分があり、プローブをこの方向に当てると、その層間絶縁膜１１２ｂの直線状の連続した部分にクラックが発生し易いためであると判明した。すなわち、層間絶縁膜として用いられるシリコン酸化膜等の絶縁膜はクラックが発生し易い膜であるため、図１２に示すように、プローブ１２０を図の矢印の方向に当てると、その方向における層間絶縁膜１１２ｂの直線状の連続した部分に１２１のようにクラックが発生する。また、下層のパッド電極１１４ａは、一般に上層の電極よりも厚さを薄くする場合が多く、このような場合、プローブの当たる衝撃の程度によっては、層間絶縁膜１１２ｂだけでなく、その下のパッド電極１１４ａまで、あるいはさらにその下の層間絶縁膜１１２ａにまでクラックが達する場合もある。このように、大きなクラックが発生すると、ボンディング強度の低下等の問題が生じることとなる。
【０００７】
一方、別の従来技術として、図１３および図１４に示されるようなものがある（例えば、特許文献２参照。）。以下、これを従来技術２と称する。
【０００８】
図１３は、従来技術２のボンディングパッド部の斜視図、図１４は図１３の１３Ａ−１３Ａ’における断面図を示している。
【０００９】
従来技術２では、図１４に示すように、半導体基板１３１上の絶縁膜１３２ａ上に形成された絶縁膜１３２ｂに複数の溝１３５が設けられ、その溝を埋め込むように電極層１３４が形成されている。電極層および絶縁膜１３２ｂ上に絶縁膜１３３が形成され、該絶縁膜１３３に形成された開口に露出する電極層１３４の上面がボンディングパッドとなっている。複数の溝１３５は、図１３のように、１３Ａ−１３Ａ’の方向に複数平行に配置されている。
【００１０】
なお、従来技術２において、溝１３５は、図１５の平面図に示すように、縦横に交差するように（格子状に）形成される場合もある。
【００１１】
このような従来技術２においては、図１３の１３Ａ−１３Ａ’の方向（溝１３５と交差する方向）には、絶縁膜１３２ｂが直線状にならず、不連続となっているため、プローブによる電気的測定の際、この方向にプローブを当てれば、上記従来技術１で生じるようなクラックの発生は防止、あるいは低減できると考えられる。溝１３５が図１５のように形成される場合も同様である。
【００１２】
【特許文献１】
特許第２９６４９９９号公報
【特許文献２】
特開２０００−３５７７０８号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、従来技術２では、図１４および図１５のいずれも、溝１３５の開口面積が大きいために、溝形成のためのエッチングにおいて、加工が困難になるという問題が生じる。
【００１４】
すなわち、この溝１３５を形成するためのエッチング処理は、図示しない素子領域においてスルーホールを形成するためのエッチング処理と同時に行なわれるのが工程の増加を防ぐために好ましいが、溝１３５の開口面積は、素子領域のスルーホールと比較して非常に大きいため、素子領域のスルーホールと溝１３５のエッチング速度は大きく異なることになる。そのため、素子領域のスルーホールとボンディングパッド部の溝１３５とを同時にそれぞれ所望の深さに加工するのは極めて困難である。
【００１５】
したがって、本発明の目的は、ボンディングパッド部のボンディング強度を高くするとともに、プロービングにおいて層間絶縁膜にクラックが発生するのを防止することが可能であり、容易に製造することが可能な半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明による半導体装置は、半導体基板上に選択的に設けられた第１パッド電極と、上記第１パッド電極上に設けられた第１絶縁膜と、上記第１パッド電極上において上記第１絶縁膜に選択的に設けられ、上記第１パッド電極に達する複数のスルーホールと、上記複数のスルーホールそれぞれに埋め込まれた金属層と、上記第１絶縁膜および上記複数のスルーホール上に選択的に設けられた第２パッド電極と、上記第２パッド電極の周辺部および上記第１絶縁膜を覆い、上記第２パッド電極の上記周辺部を除く上面を露出する開口を有する第２絶縁膜とを備え、上記第２パッド電極の上記開口に露出した上面がボンディングパッドとなる半導体装置であって、上記複数の第１スルーホールは、上記ボンディングパッドの縦方向および横方向それぞれに複数配置され、
上記横方向の隣り合う第１スルーホールの間において、上記縦方向に延在する直線上に上記第１スルーホールが複数配置されており、上記縦方向が上記半導体装置の電気的測定時に上記ボンディングパッドにプローブが当てられる方向と一致することを特徴としている。
【００１７】
このように、本発明によれば、半導体装置の電気的測定の際、プローブの当たる方向には第１絶縁膜が連なって存在せず、その方向の直線上には必ず複数のスルーホールに埋め込まれた金属層が介在しており、金属層は外部からストレスが加わってもクラックが発生し難いため、プローブの押圧によるクラックの発生を抑制することができる。また、スルーホールは、ボンディングパッドの縦方向および横方向のいずれにも複数形成されているため、そのホールの大きさは、ボンディングパッド部以外の素子領域に形成されるスルーホールの大きさと同等、あるいは大きさの差を小さくすることができ、従って、容易に両者を同時に形成することが可能となる。
【００１８】
また、本発明の半導体装置では、隣り合うスルーホールの間の領域を通る全ての方向の直線上に前記第１スルーホールが複数配置されていてもよい。かかる構成によれば、プローブの当たる方向が、上記縦方向と若干ずれた場合においても、そのずれた方向の直線上にも第１絶縁膜は連なって存在しないため、より確実にクラックの発生を防止できる。
【００１９】
【発明の実施の形態】
以下、本発明の上記および他の目的、特徴および利点を明確にすべく、添付した図面を参照しながら、本発明の実施の形態を以下に詳述する。
【００２０】
〔第１実施例〕
図１は、本発明の第１実施例による半導体装置におけるボンディングパッド部のマスクパターンを示している。図２は、図１のＡ−Ａ’線に対応するボンディングパッド部および素子領域の一部の断面図を示している。
【００２１】
図２に示されるように、ボンディングパッド部は、半導体基板１上に設けられたシリコン酸化膜からなる層間絶縁膜２ａ上に第１のパッド電極４ａが形成され、パッド電極４ａ上に、シリコン酸化膜からなる層間絶縁膜２ｂが形成され、層間絶縁膜２ｂに複数のスルーホール５が形成され、複数のスルーホール５には、タングステン膜が埋めこまれて金属プラグ６が形成されている。さらに、層間絶縁膜２ｂおよび複数の金属プラグ６上に第２の電極パッド４ｂが形成され、電極パッド４ｂ上にシリコン酸化膜からなる層間絶縁膜２ｃおよび保護膜３としてポリイミド膜が形成され、電極パッド４ｂの上面を露出するように保護膜３および層間絶縁膜２ｃに開口が設けられている。
【００２２】
図１における各パターンは、５’が図２のスルーホール５に、３’が図２の保護膜３の開口に、４ａ’がパッド電極４ａに、４ｂ’が電極パッド４ｂに対応している。なお、スルーホールパターン５’は正方形をなしているが、このマスクパターンを用いて形成される図２のスルーホール５は、角が丸くなるため、図１０の従来技術におけるスルーホール１１５と同様に円形となる。
【００２３】
本実施例のスルーホール５のマスクパターン５’は、図１に示されるように、本発明に従って、ボンディングパッド部におけるボンディングパッドの縁部を除く縦方向（Ａ−Ａ’方向）のいずれの場所においてもシリコン酸化膜２ｂがスルーホール５によって不連続とされるように配置されている。すなわち、横方向（Ｂ−Ｂ’方向）に隣り合うスルーホールの間の縦方向に延在する領域には、必ず複数のスルーホールが配置されている。なお、図１においては、スルーホールパターンは一部のみ示し、その他は省略しているが、実際はパッド全域（保護膜３の開口に露出する部分）に渡ってスルーホールが配置される。
【００２４】
そして、上記のように配置された複数のスルーホール５を有するボンディングパッドが、パッド電極４ｂにプローブを当てて電気的測定を行なう際に、図１のＡ−Ａ’の方向がプローブの当たる方向と一致するように半導体チップ上に配置される。すなわち、プローブ１００は、図２に示されるような方向でパッド電極４ｂに押し当てられる。
【００２５】
本実施例によれば、上記のように、プロービングの際、プローブが当たる方向において、シリコン酸化膜２ｂが不連続になっており、クラックの発生し難い材質である金属プラグ６が介在していることにより、プローブが電極パッド４ｂに当たる衝撃によってシリコン酸化膜２ｂに大きなクラックが発生することを防止することができる。プローブ１００の当たった部分のシリコン酸化膜２ｂに若干のクラックが発生する場合もあるが、すぐ隣に金属プラグ６が存在することにより、クラックはそれ以上大きくならず、半導体装置として問題とならない程度にクラックの発生を抑えることができる。
【００２６】
また、図２に示されるように、素子領域には、層間絶縁膜２ａ上に第１の配線７ａが、層間絶縁膜２ｂ上に第２の配線７ｂが形成され、第１および第２の配線７ａ，７ｂを接続するスルーホール８が層間絶縁膜２ｂに形成され、スルーホール８にはタングステン膜が埋めこまれて、第１および第２配線を電気的に接続する金属プラブ９が形成されている。
【００２７】
本半導体装置の製造においては、第１の配線７ａと第１のパッド電極４ａとが同時に（同じ工程で）、第２の配線７ｂと第２のパッド電極４ｂとが同時に形成される。また、ボンディングパッド部のスルーホール５と素子部のスルーホール８とが同時に、タングステンプラグ６および９とが同時に形成される。
【００２８】
スルーホール５および８は、層間絶縁膜２ｂ上にレジストパターンを形成し、該レジストパターンをマスクに、層間絶縁膜２ｂをエッチングすることにより同時に形成される。
【００２９】
本実施例においては、図１に示されるように、ボンディングパッド部に形成されるスルーホールが、パッドの縦方向（プロービングの方向）だけでなく、横方向（プロービング方向と垂直な方向）にも複数形成されているため、ボンディングパッド部のスルーホール５の面積が、素子部のスルーホール９の面積に対して極端に大きくなってしまうことがない。従って、パッド部スルーホール５と素子部スルーホール９とを同時に形成する場合でも、エッチング速度に大きな差が生じないため、スルーホール５および９それぞれを所望の深さに形成することが可能となる。
【００３０】
ここで、面積の異なるホールを同時に開口する場合、面積の小さいホールではエッチング速度が遅いため、アンダーエッチングに、面積の大きいホールではエッチング速度が早いため、オーバーエッチングになり、このエッチング速度の差が１０％を越えると、製造上のエッチマージンを確保できない。したがって、パッド部のスルーホール５の面積を、素子部のスルーホール９の面積に対し、エッチング速度の差が１０％以下となるような面積とするのが好ましい。
【００３１】
このように、本実施例によれば、ボンディング耐性向上のためにパッド部に設ける複数のスルーホールを、該スルーホールが形成される層間絶縁膜がプロービングの方向に不連続となるように配置し、さらに、プロービング方向と垂直な方向にもスルーホールを複数配置した構成とすることにより、ボンディング耐性を向上させるとともに、プロービングにおけるクラックの発生を抑えることが可能であり、且つ加工性のよい半導体装置が得られる。
【００３２】
なお、本実施例では、図２に示されるように、層間絶縁膜２ｂと第２パッド電極４ｂとの界面は平坦となっており、図１１の従来技術のように凹凸にはなっていないが、図２のように平坦であっても、スルーホール５に埋めこまれるタングステンプラグ６は、パッド電極４ｂとの密着性が良いため、スルーホール５が複数設けられていることにより、層間絶縁膜２ｂおよびタングステンプラグ６の上面とパッド電極４ｂとの界面の密着性が高くなるため、十分なボンディング耐性が得られる。勿論、本発明においても、図１１のように界面を凹凸にしてもかまわない。
【００３３】
〔第２実施例〕
図３および図４は、本実施例による半導体装置におけるボンディングパッド部のマスクパターンを示している。
【００３４】
図３は、図１のスルーホールパターン５’を十字状にした場合のマスクパターン、図４は、スルーホールパターン５’をＬ字状にした場合のマスクパターンを示している。
【００３５】
図３および４のＡ−Ａ’線に対応するボンディングパッド部および素子領域の一部の断面図は、実施例１と同様、図２のようになっている。なお、これらのスルーホールパターン５’を用いて形成されるスルーホール５の形状は、十字、Ｌ字の角部が丸みを帯びたものとなる。
【００３６】
図３および図４においても、第１実施例と同様に、複数のスルーホールパターンが、Ａ−Ａ’の方向、すなわちプロービングの方向に層間絶縁膜であるシリコン酸化膜２ｂが不連続となるように配置されており、これにより、プロービング時のクラックを抑制することができる。
【００３７】
また、十字・Ｌ字のスルーホールパターンの面積は、第１実施例と同様、素子部に形成されるスルーホールとこれら十字またはＬ字のスルーホールとを同時に形成する際に、エッチング速度の差が１０％以下となるような大きさとされている。したがって、スルーホールの加工性も良い。
【００３８】
さらに、本実施例では、図３および図４のように、ホールパターンを矩形以外の形状にすることにより、スルーホール５を第１実施例よりも密に配置することが可能となる。このように、スルーホール５（金属プラグ６）が密に配置されることにより、金属プラグ６および層間絶縁膜２ｂの上面と電極パッド４ｂの下面との界面の密着性が高まるため、第１実施例よりもさらにボンディング強度を向上させることができる。
【００３９】
［第３実施例］
図５〜９は、本実施例による半導体装置におけるボンディングパッド部のマスクパターンを示している。図５〜９のＡ−Ａ’線に対応するボンディングパッド部および素子領域の一部の断面図は、実施例１と同様、図２のようになっている。なお、これらのスルーホールパターン５’を用いて形成されるスルーホール５の形状も、角部が丸みを帯びたものとなる。
【００４０】
図５〜９に示すように、本実施例では、スルーホールパターン５’がそれぞれ、階段状、Ｖ字、Ｈ字、Ｔ字、Ｉ字（長方形）、となっており、適宜向きを変える等して配置することにより、シリコン酸化膜２ｂが全ての方向に不連続とされている。すなわち、隣り合うスルーホールに挟まれた領域を通る全ての方向の直線上に、必ず複数のスルーホールが配置されている。
【００４１】
また、図５〜９のスルーホールパターン５’の面積も、第１実施例と同様、素子部に形成されるスルーホールとこれらボンディングパッド部のスルーホール５とを同時に形成する際に、エッチング速度の差が１０％以下となるような大きさとされている。したがって、スルーホールの加工性も良い。
【００４２】
第１および第２実施例では、シリコン酸化膜２ｂがプロービングの方向に不連続となるようにスルーホール５を配置しており、これにより、プロービング時のクラックの発生を十分に抑えることが可能と考えられるが、プローブの押圧の仕方によっては、衝撃が大きくなる、あるいは衝撃の伝わる方向がプローブを当てる方向とずれてしまうというような場合も考えられ、このような場合、第１および第２実施例の構成では、クラックを十分に防止できない可能性も考えられる。すなわち、第１および第２実施例では、図１、３および４のＢ−Ｂ’線上のように、シリコン酸化膜２ｂが直線状に連続して存在する部分があり、この方向にプロービングの衝撃が伝わった場合、クラックが発生する可能性がある。
【００４３】
これに対し、本実施例では、上記のようにシリコン酸化膜２ｂが全ての方向に不連続となるようなスルーホール５の形状および配置とすることにより、プロービング時にボンディングパッドに加わる衝撃の方向がプローブの方向とずれた場合でも、確実にクラックの発生を抑制することが可能となる。
【００４４】
以上、本発明の実施の形態につき説明してきたが、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【００４５】
例えば、スルーホールパターンは、上記したものに限らず、プロービングの方向に層間絶縁膜２ｂが不連続となるようにできるものであり、かつ加工性の良いものであればどのような形状でもよい。
【００４６】
また、上記各実施例では、ボンディングパッドの縁部にはスルーホールが配置されない例を示したが、縁部に接して配置されるスルーホールがあっても構わない。
【００４７】
【発明の効果】
以上説明した通り、本発明によれば、ボンディングパッド部にスルーホールを設けることによりボンディング強度を向上させるとともにプロービング時のクラック発生を抑制し、かつ加工性の良好な半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図２】図１のＡ−Ａ’線に対応する半導体装置の断面図である。
【図３】本発明の第２実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図４】本発明の第２実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図５】本発明の第３実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図６】本発明の第３実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図７】本発明の第３実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図８】本発明の第３実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図９】本発明の第３実施例による半導体装置のボンディングパッド部のマスクパターンを示す図である。
【図１０】従来技術１による半導体装置のボンディングパッドの平面図である。
【図１１】図１０の１０Ａ−１０Ａ’における断面図である。
【図１２】従来技術１における問題点を説明するためのボンディングパッドの平面図である。
【図１３】従来技術２による半導体装置のボンディングパッドの斜視図である。
【図１４】図１３の１３Ａ−１３Ａ’における断面図である。
【図１５】従来技術２の別の例によるボンディングパッドの平面図である。
【符号の説明】
１ 半導体基板
２ａ、２ｂ、２ｃ、１１２ａ、１１２ｂ、１３２ａ、１３２ｂ 層間絶縁膜
３、１１３、１３３ 保護膜
４ａ、４ｂ、１１４ａ、１１４ｂ パッド電極
５、８、１１５ スルーホール
３’，４ａ’，４ｂ’，５’ マスクパターン
６、９、１１６ 金属プラグ
７ａ、７ｂ 配線
１００、１２０ プローブ
１２１ クラック
１３４ 電極層
１３５ 溝
Claims (11)
- 半導体基板上に選択的に設けられた第１パッド電極と、
前記第１パッド電極上に設けられた第１絶縁膜と、
前記第１パッド電極上において前記第１絶縁膜に選択的に設けられ、前記第１パッド電極に達する複数の第１スルーホールと、
前記複数の第１スルーホールそれぞれに埋め込まれた第１金属層と、
前記第１絶縁膜および前記複数の第１スルーホール上に選択的に設けられた第２パッド電極と、
前記第２パッド電極の周辺部および前記第１絶縁膜を覆い、前記第２パッド電極の前記周辺部を除く上面を露出する開口を有する第２絶縁膜とを備え、
前記第２パッド電極の前記開口に露出した上面がボンディングパッドとなる半導体装置であって、
前記複数の第１スルーホールは、前記ボンディングパッドの縦方向および横方向それぞれに複数配置され、
前記横方向の隣り合う第１スルーホールの間において、前記縦方向に延在する直線上に前記第１スルーホールが複数配置されており、前記縦方向が前記半導体装置の電気的測定時に前記ボンディングパッドにプローブが当てられる方向と一致することを特徴とする半導体装置。 - 隣り合う前記第１スルーホールの間の領域を通る全ての方向の直線上に前記第１スルーホールが複数配置されていることを特徴とする請求項１記載の半導体装置。
- 前記第１スルーホールの形状は、円形であることを特徴とする請求項１または２記載の半導体装置。
- 前記第１スルーホールの形状は、円形以外であることを特徴とする請求項１または２記載の半導体装置。
- 前記第１スルーホールの形状は、十字、Ｌ字、Ｔ字、Ｉ字、Ｖ字およびＨ字のいずれかであることを特徴とする請求項４記載の半導体装置。
- 前記ボンディングパッドが形成される領域と異なる領域において、
前記第１パッド電極と同一層に選択的に設けられた第１配線と、
前記第２パッド電極と同一層に選択的に設けられた第２配線と、
前記第１絶縁膜に選択的に設けられ、前記第１配線に達する第２スルーホールと、
前記第２スルーホールに埋め込まれ、前記第１配線と第２配線とを電気的に接続する第２金属層とを更に備え、
前記第１スルーホールの面積は、前記第２スルーホールの面積に対し、エッチング速度の差が１０％以下となる面積であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。 - 半導体装置のボンディングパッドの下に設けられる複数のスルーホールの形成に用いられるマスクパターンであって、
縦方向および横方向それぞれに複数のスルーホールパターンを備え、
前記横方向の隣り合うスルーホールパターンの間において、前記縦方向に延在する直線上に前記スルーホールパターンが複数配置されていることを特徴とするマスクパターン。 - 隣り合う前記スルーホールパターンの間の領域を通る全ての方向の直線上に前記第１スルーホールが複数配置されていることを特徴とする請求項７記載の半導体装置。
- 前記スルーホールパターンの形状は、矩形であることを特徴とする請求項７または８記載の半導体装置。
- 前記スルーホールパターンの形状は、矩形以外であることを特徴とする請求項７または８記載の半導体装置。
- 前記スルーホールパターンの形状は、十字、Ｌ字、Ｔ字、Ｖ字およびＨ字のいずれかであることを特徴とする請求項１０記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003008769A JP4092214B2 (ja) | 2003-01-16 | 2003-01-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003008769A JP4092214B2 (ja) | 2003-01-16 | 2003-01-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221430A true JP2004221430A (ja) | 2004-08-05 |
| JP4092214B2 JP4092214B2 (ja) | 2008-05-28 |
Family
ID=32898474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003008769A Expired - Fee Related JP4092214B2 (ja) | 2003-01-16 | 2003-01-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4092214B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007116463A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 半導体装置 |
| JPWO2007023963A1 (ja) * | 2005-08-26 | 2009-03-05 | 株式会社日立製作所 | 半導体装置 |
| WO2014119348A1 (ja) | 2013-02-01 | 2014-08-07 | セイコーインスツル株式会社 | 半導体装置 |
-
2003
- 2003-01-16 JP JP2003008769A patent/JP4092214B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007023963A1 (ja) * | 2005-08-26 | 2009-03-05 | 株式会社日立製作所 | 半導体装置 |
| US7948088B2 (en) | 2005-08-26 | 2011-05-24 | Hitachi, Ltd. | Semiconductor device |
| JP4828537B2 (ja) * | 2005-08-26 | 2011-11-30 | 株式会社日立製作所 | 半導体装置 |
| WO2007116463A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 半導体装置 |
| WO2014119348A1 (ja) | 2013-02-01 | 2014-08-07 | セイコーインスツル株式会社 | 半導体装置 |
| KR20150112990A (ko) | 2013-02-01 | 2015-10-07 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4092214B2 (ja) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200532765A (en) | Multi-layer wiring structure with dummy patterns for improving surface flatness | |
| JP5426130B2 (ja) | ストレージノードを有する半導体装置及びその形成方法 | |
| WO2020173053A1 (zh) | 阵列基板、其制备方法及显示屏 | |
| KR20150020313A (ko) | 반도체 장치 | |
| JP2718380B2 (ja) | 半導体装置の電気特性検査パターン及び検査方法 | |
| US6150727A (en) | Semiconductor device | |
| JP4092214B2 (ja) | 半導体装置 | |
| KR20080079220A (ko) | 박막회로소자를 구비한 반도체장치 | |
| TW201931553A (zh) | 在金屬化系統中具有優異抗裂性之半導體裝置 | |
| JP2008198784A (ja) | 半導体装置 | |
| JP4300795B2 (ja) | 半導体装置及びその検査方法 | |
| TWI462258B (zh) | 半導體積體電路裝置之墊片結構 | |
| JP2011040669A (ja) | 半導体装置 | |
| JP2008066440A (ja) | 半導体装置およびその製造方法 | |
| KR100787745B1 (ko) | 반도체 제조용 ｐｃｍ 테스트 패턴 | |
| US20100270672A1 (en) | Semiconductor device | |
| JP2008205292A (ja) | 半導体装置及びその製造方法 | |
| JP2006502561A (ja) | パッド下の集積半導体構造 | |
| TWI793935B (zh) | 焊墊結構、半導體測試結構及半導體測試方法 | |
| TWI731431B (zh) | 接墊結構 | |
| KR102082466B1 (ko) | 반도체 소자 | |
| JP2012089703A (ja) | 半導体素子の製造方法及び半導体素子 | |
| TW201839962A (zh) | 軟性面板及其製作方法 | |
| JP3979776B2 (ja) | 半導体装置の製造方法 | |
| JP2004186174A (ja) | 外部電極接続子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |