KR20150020313A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20150020313A
KR20150020313A KR1020147035015A KR20147035015A KR20150020313A KR 20150020313 A KR20150020313 A KR 20150020313A KR 1020147035015 A KR1020147035015 A KR 1020147035015A KR 20147035015 A KR20147035015 A KR 20147035015A KR 20150020313 A KR20150020313 A KR 20150020313A
Authority
KR
South Korea
Prior art keywords
metal film
opening
pad opening
pad
film
Prior art date
Application number
KR1020147035015A
Other languages
English (en)
Other versions
KR102010224B1 (ko
Inventor
도모미츠 리사키
쇼지 나카니시
히토미 사쿠라이
고이치 시마자키
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20150020313A publication Critical patent/KR20150020313A/ko
Application granted granted Critical
Publication of KR102010224B1 publication Critical patent/KR102010224B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H01L2224/78303—Shape of the pressing surface, e.g. tip or head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

패드 개구부 아래의 크랙을 억제하면서 칩 사이즈를 크게 하지 않기 위해, 보호막 (6) 은, 일부의 최상층 금속막 (3) 을 노출시키는 패드 개구부 (9) 를 갖는다. 이 패드 개구부 (9) 는 사각형으로 정방형이며, 개구폭은 d0 이다. 제 2 금속막 (2) 은, 패드 개구부 (9) 아래에 있어서 개구부를 갖는다. 이 개구부는 사각형으로 정방형이며, 개구폭은 d4 이다. 보호막 (6) 의 개구단과 제 2 금속막 (2) 의 개구단의 거리는 d3 이다. 제 2 금속막 (2) 은, 사각형의 링 형상이며, 패드 개구부 (9) 의 내측으로 거리 d3 만큼 비어져 나와 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 패드 구조를 갖는 반도체 장치에 관한 것이다.
반도체 장치가 외부와 전기 신호의 교환을 하기 위해, 와이어 본딩 기술을 이용하여 반도체 장치의 패드와 외부 접속 단자를 금속의 와이어로 연결하고 있다. 와이어 본딩 기술은, 열, 초음파, 가중을 이용하여 금 등으로 이루어진 와이어를 반도체 장치의 패드에 접합하는 기계적인 공정이기 때문에, 반도체 장치가 데미지를 받는 경우가 있다. 그 모습을 도 11 의 (a) 및 (b) 를 이용하여 설명한다. 본딩 와이어 (14) 의 선단에 형성된 볼(ball)화 와이어 (15) 가, 반도체 장치에 형성된 패드 개구부의 최상층 금속막 (3) 에 압착되어 찌그러진 볼 (16) 이 되어, 본딩 와이어 (14) 는 패드 개구부의 최상층 금속막 (3) 에 본딩된다. 이 때, 패드 개구부 아래의 절연막 (5) 에 크랙 (18) 이 생겨, 반도체 장치의 신뢰성에 영향을 주는 경우가 있다.
특허문헌 1 에서는, 크랙 방지를 위해, 볼 본딩 장치의 캐필러리 구조의 연구에 의해, 본딩 데미지가 억제되어 크랙의 발생을 억제할 수 있는 것이 기재되어 있다.
특허문헌 2 의 배경 기술에는, 본딩 강도를 유지하며 크랙을 방지하기 위해, 본딩 와이어와 직접 접촉하는 패드 개구부의 금속막을 두껍게 형성하는 것이 기재되어 있다. 그 금속막 자체가 본딩 데미지를 흡수하기 때문에, 크랙이 억제되어 패드 구조 자체의 크랙 내성이 높아진다.
또, 특허문헌 3 에서는, 도 12 에 나타내는 바와 같이, 본딩 데미지를 받는 패드 개구부 (9) 아래의 절연막의 실효 막두께를 두껍게 한 패드 구조가 도시되어 있다. 패드 개구부 (9) 의 최상층 금속막 (3) 아래는 제 2 금속막 (2) 을 형성하지 않고, 제 1 금속막 (1) 과 최상층 금속막 (3) 사이의 절연막의 두께가, 제 2 절연막 (4) 과 제 3 절연막 (5) 의 두께의 합계가 되어, 본딩 데미지를 받는 패드 개구부 (9) 아래의 절연막의 실효 막두께가 두꺼워진다. 그 두꺼운 절연막이 본딩 데미지를 흡수하기 때문에, 크랙이 억제된다. 제 1 금속막 (1) 의 배선 등을 패드 개구부 (9) 아래에 배치할 수 있기 때문에, 칩 사이즈를 작게 할 수 있다.
일본 공개특허공보 평04-069942호 일본 공개특허공보 2011-055006호 일본 공개특허공보 평11-186320호
특허문헌 1 의 경우에는, 본딩 강도를 낮추면, 와이어 본딩이 어긋나기 쉬워진다는 문제가 발생하기 쉬워진다.
특허문헌 2 의 경우에는, 패드 구조의 최상층의 금속막이 두꺼워져, 그 금속막의 가공이 곤란해진다. 그 결과, 이 금속막의 배선의 폭을 충분히 가늘게 할 수 없어, 칩 사이즈가 커진다.
도 12 에 나타낸 특허문헌 3 의 구조에 있어서는, 패드 구조에 있어서의 반도체 장치 내부의 소자에 대한 기생 저항을 작게 하여, IC 의 전기 특성에 영향을 주지 않도록 하려면, 도 13 의 (a) 에 나타내는 바와 같이, 패드 개구부 (9) 의 개구단에서부터 패드 구조의 최상층 금속막 (3) 의 단까지의 거리 (d1) 를 길게 하거나, 혹은 도 13 의 (b) 에 나타내는 바와 같이, 패드 구조의 최상층 금속막 (3) 의 단에서부터 제 2 금속막 (2) 의 단까지의 거리 (d2) 를 길게 함으로써 많은 비아를 배치할 수 있도록 한다. 그러나, 그만큼 도 13 의 단면도와 같이 패드 구조가 커지기 때문에, 칩 사이즈가 커진다.
본 발명은, 상기와 같이 칩 사이즈를 크게 한다는 약점을 감안하여 이루어졌으며, 패드 개구부 아래의 크랙을 억제하면서 칩 사이즈를 크게 하지 않는 반도체 장치를 제공하는 것을 과제로 한다.
본 발명은, 상기 과제를 해결하기 위해, 패드 구조를 갖는 반도체 장치에 있어서, 패드 개구부 아래에 있어서 사각형의 개구부를 갖고, 사각형 링 형상이고, 볼 본딩시의 볼 본더용 캐필러리 선단의 모따기각 아래에 없으며, 상기 패드 개구부의 내측으로 소정 거리만큼 비어져 나와 있는 금속막과, 상기 금속막 상에 형성되는 절연막과, 상기 절연막 상에 형성되는 최상층 금속막과, 상기 패드 개구부 아래에 없고, 상기 금속막과 상기 최상층 금속막을 전기적으로 접속시키는 비아와, 상기 최상층 금속막 상에 형성되고, 일부의 상기 최상층 금속막을 노출시키는 사각형의 패드 개구부를 갖는 보호막을 구비하는 것을 특징으로 하는 반도체 장치를 제공한다.
본 발명에 의한 패드 구조에 있어서는, 패드 개구부의 최상층 금속막 아래의 금속막이, 패드 개구부의 외측뿐만 아니라, 볼 본딩시의 볼 본더용 캐필러리 선단의 모따기각 아래를 제외한 패드 개구부의 내측에도 존재한다. 그만큼 패드 개구부의 최상층 금속막 아래의 금속막의 면적이 넓어져, 패드 구조를 크게 하지 않더라도 반도체 장치 내부의 소자에 대한 기생 저항이 작아진다.
또, 본 발명에 의한 패드 구조에 있어서는, 패드 개구부의 최상층 금속막 아래의 금속막이, 패드 개구부의 내측에서, 볼 본딩시의 볼 본더용 캐필러리 선단의 모따기각 아래에 존재하지 않기 때문에, 그 모따기각 아래에 있어서, 본딩 데미지를 받는 패드 개구부 아래의 절연막의 실효 막두께가 두꺼워진다. 그 두꺼운 절연막이 본딩 데미지를 흡수하기 때문에, 크랙이 억제된다.
도 1 은 본 발명의 패드 구조를 나타내는 도면이다.
도 2 는 패드 구조에 볼 본딩을 할 때의 도면이다.
도 3 은 본 발명의 패드 구조를 나타내는 도면이다.
도 4 는 패드 구조에 볼 본딩을 할 때의 도면이다.
도 5 는 본 발명의 패드 구조를 나타내는 도면이다.
도 6 은 본 발명의 패드 구조를 나타내는 도면이다.
도 7 은 본 발명의 패드 구조를 나타내는 도면이다.
도 8 은 본 발명의 패드 구조를 나타내는 도면이다.
도 9 는 본 발명의 패드 구조를 나타내는 도면이다.
도 10 은 본 발명의 패드 구조를 나타내는 도면이다.
도 11 은 볼 본딩의 본딩 데미지를 나타내는 도면이다.
도 12 는 종래의 패드 구조를 나타내는 도면이다.
도 13 은 종래의 패드 구조를 나타내는 도면이다.
이하에 있어서, 본 발명의 실시형태를 도면을 참조하여 설명한다.
먼저, 본 발명의 반도체 장치의 패드 구조에 대하여 도 1 을 이용하여 설명한다. 도 1 의 (a) 는 사시도이고, (b) 는 단면도이며, (c) 는 제 2 금속막과 패드 개구부의 관계를 설명하기 위한 평면도로서, 최상층 금속막 (3) 을 묘사하고 있지 않다.
반도체 기판 (11) 에는 도시하지 않지만, 소자가 형성되어 있다. 반도체 기판 (11) 상에 제 1 절연막 (10) 을 형성하고, 제 1 절연막 (10) 상에는 제 1 금속막 (1) 을 형성한다. 소자와 제 1 금속막 (1) 은, 콘택트 (12) 에 의해 전기적으로 접속되어 있다. 제 1 금속막 (1) 상에 제 2 절연막 (4) 을 형성하고, 제 2 절연막 (4) 상에는 제 2 금속막 (2) 을 형성한다. 제 1 금속막 (1) 과 제 2 금속막 (2) 은, 제 2 절연막 (4) 에 형성된 제 1 비아 (7) 에 의해 전기적으로 접속되어 있다. 제 2 금속막 (2) 상에 제 3 절연막 (5) 을 형성하고, 제 3 절연막 (5) 상에는 최상층 금속막 (3) 을 형성한다. 제 2 금속막 (2) 과 최상층 금속막 (3) 은, 패드 개구부 (9) 아래에는 배치되어 있지 않은 제 2 비아 (8) 에 의해 전기적으로 접속되어 있다. 최상층 금속막 (3) 상에는 보호막 (6) 을 형성한다.
보호막 (6) 은, 최상층 금속막 (3) 의 일부를 노출시키는 패드 개구부 (9) 를 가지고 있다. 이 패드 개구부 (9) 는 사각형이고, 또한 여기에서는 정방형이며, 개구폭은 d0 이다. 제 2 금속막 (2) 은, 패드 개구부 (9) 아래에 개구부를 가지고 있다. 이 개구부도 사각형이고, 여기에서는 정방형이며, 개구폭은 d4 이다. 보호막 (6) 의 개구단과 제 2 금속막 (2) 의 개구단의 거리는 d3 이다. 제 2 금속막 (2) 은, 정방형의 링 형상이고, 패드 개구부 (9) 의 내측으로 거리 d3 만큼 비어져 나와 있다. 거리 d3 은 제 2 금속막 (2) 의 돌출량이다. 길이 사이에는, d0 = d3 × 2 ＋ d4 혹은 d3 = (d0 － d4)/2 인 관계가 있다. 일반적으로는, 제 2 금속막 (2) 은, 링 형상이면 된다. 최상층 금속막 (3) 의 패드 개구부 (9) 바로 아래에 해당하는 곳에는 제 2 금속막 (2) 이 없기 때문에, 패드 개구부 (9) 아래의 절연막의 실효 막두께가 두껍게 되어 있다.
이미 설명한 바와 같이, 도 11 은 볼 본딩의 본딩 데미지를 나타내는 도면이지만, 본딩 데미지에 의해 크랙 (18) 이 발생하여 버리는 경우, 그 크랙 (18) 은, 찌그러진 볼 (16) 의 에지 아래에서 생기지 않고, 볼 본더용 캐필러리 선단의 모따기각 (13) 아래에서 생긴다. 요컨대, 도 11(b) 에 있어서, 크랙 (18) 은, 찌그러진 볼 (16) 의 폭 (r2) 이 아니라, 도 11(a) 에 나타낸 모따기각끼리의 폭 (r1) 을 가지고 발생한다.
도 2 에 나타내는 바와 같이, 찌그러진 볼 (16) 은 폭 (r2) 까지 넓어지므로, 패드 개구부 (9) 의 개구폭 (d0) 은 폭 (r2) 보다 넓게 취한다 (d0 ＞ r2). 또, 패드 개구부 (9) 아래의 제 2 금속막 (2) 의 개구폭 (d4) 은, 모따기각끼리의 폭 (r1) 보다 넓게 취한다 (d4 ＞ r1). 발생한 본딩 데미지 (17) 는, 볼 본더용 캐필러리 선단의 모따기각 (13) 으로부터 패드 개구부 (9) 의 최상층 금속막 (3) 으로 전해진다. 볼 본딩시의 볼 본더용 캐필러리 선단의 모따기각 (13) 아래에 제 2 금속막 (2) 이 없기 때문에, 제 2 절연막 (4) 과 제 3 절연막 (5) 의 두께의 합계가, 제 1 금속막 (1) 과 최상층 금속막 (3) 사이의 절연막의 두께가 되고, 여기에서 본딩 데미지 (17) 를 받아들이게 된다.
〈효과〉상기와 같이, 패드 구조에 있어서, 패드 개구부 (9) 의 최상층 금속막 (3) 아래의 제 2 금속막 (2) 이, 패드 개구부 (9) 의 외측뿐만 아니라, 볼 본딩시의 볼 본더용 캐필러리 선단의 모따기각 (13) 아래를 제외한 패드 개구부 (9) 의 내측에도 존재한다. 그만큼 패드 개구부 (9) 의 최상층 금속막 (3) 아래의 금속막 (2) 의 면적이 넓어진다. 따라서, 패드 구조를 크게 하지 않고, 제 2 금속막과 최상층 금속막 사이의 비아의 수 및 제 1 금속막과 제 2 금속막 사이의 비아의 수를 많게 하는 것이 가능해져, 패드 구조에 의한 반도체 장치 내부의 소자에 대한 기생 저항이 작아진다. 혹은 비아의 수를 유지함으로써 기생 저항의 값을 종래와 마찬가지로 유지한 채로, 제 2 금속막이 내측으로 밀어내고 있는 만큼 각각의 금속막을 작게 하는 것도 가능하다.
또, 패드 구조에 있어서, 패드 개구부 (9) 의 최상층 금속막 (3) 아래의 제 2 금속막 (2) 이, 패드 개구부 (9) 의 내측에서, 볼 본딩시의 볼 본더용 캐필러리 선단의 모따기각 (13) 아래에 존재하지 않는다. 따라서, 그 모따기각 (13) 아래에 있어서, 본딩 데미지 (17) 를 받는 패드 개구부 (9) 아래의 절연막의 실효 막두께가 두꺼워진다. 그 두꺼운 절연막이 본딩 데미지 (17) 를 흡수하기 때문에, 크랙이 억제된다.
또, 패드 개구부 (9) 아래의 소자가 ESD 보호 소자인 경우, 제 2 금속막 (2) 의 면적이 넓어지면, 그만큼 제 2 금속막 (2) 에 많은 제 1 비아 (7) 가 배치될 수 있기 때문에, 패드 구조와 ESD 보호 소자 사이의 기생 저항이 적어진다. 따라서, 전류의 집중이 적어져, ESD 보호 소자의 ESD 내량이 높아진다.
또한, 상기의 설명에서는, 패드 개구부 (9) 아래에 ESD 보호 소자 등의 소자가 존재하는 경우를 서술하였지만, 이것에 한정되는 것은 아니다. ESD 보호 소자 등의 소자는, 패드로부터 떨어져 배치되어 있어도 되고, 그 경우에는, 제 1 금속막 및 제 2 금속막 등을 개재하여 소자와 패드는 전기적으로 접속된다.
또, 상기의 설명에서는, 3 층 메탈 프로세스로 반도체 장치를 제조하고 있지만, 이것에 한정되지 않는다. 2 층 메탈 프로세스로 반도체 장치를 제조해도 된다.
또, 앞의 설명에 있어서는 보호막 (6) 에 형성된 패드 개구부 (9) 및 제 2 금속막 (2) 에 형성된 개구부의 형상을 모두 정방형으로 하였지만, 이것에 한정되는 것은 아니다. 설명에 사용한 부등식으로 나타내어지는 길이 사이의 관계를 만족시킬 수 있다면 장방형이어도 되고, 원형이어도 된다. 여러 가지 조합이 가능하다.
〈변형예 1〉본 발명의 다른 패드 구조를 도 3 에 나타낸다. (a) 는 단면도이고, (b) 는 제 2 금속막과 패드 개구부의 관계를 주로 설명하기 위한 평면도이다. 도 4 는 패드 구조에 볼 본딩이 되는 경우를 나타내는 도면이다.
전술한 실시형태와 비교하면, 여기에서는, 사각형의 제 2 의 제 2 금속막 (19) 을, 패드 개구부 (9) 아래의 사각형 링 형상의 제 1 의 제 2 금속막 (2) 과 접하지 않도록 패드 개구부 (9) 아래에 배치하고 있는 점이 상이하다. 제 2 의 제 2 전극막 (19) 의 폭 (d5) 은, 도 4 에 나타내는 바와 같이, 모따기각끼리의 폭 (r1) 보다 좁을 (d5 ＜ r1) 필요가 있다.
도 4 에 나타내는 바와 같이, 본딩 데미지 (17) 는, 볼 본더용 캐필러리 선단의 모따기각 (13) 으로부터 패드 개구부 (9) 의 최상층 금속막 (3) 에 발생하므로, 제 2 의 제 2 금속막 (19) 은 그 모따기각 (13) 아래를 피해 모따기각끼리가 만드는 폭 (r1) 내에 완전히 들어가도록 배치된다. 따라서, 본딩 데미지 (17) 를 받는 패드 개구부 (9) 아래의 절연막의 실효 막두께는 두꺼운 상태이다. 그 두꺼운 절연막이 본딩 데미지 (17) 를 흡수하기 때문에, 크랙이 억제된다.
또한, 제 2 의 제 2 금속막 (19) 은, 도 5 에 나타내는 바와 같이, 원형으로 할 수도 있다. 또, 제 2 의 제 2 금속막 (19) 은, 도 6 에 나타내는 바와 같이, 복수의 사각형으로 이루어지는 도트 패턴으로 해도 된다. 또, 제 2 의 제 2 금속막 (19) 은 도시하지 않지만, 복수의 원형으로 이루어지는 도트 패턴으로 해도 된다.
〈변형예 2〉도 7 은 본 발명의 패드 구조를 나타내는 도면으로, (a) 는 단면도이고, (b) 는 제 2 금속막과 패드 개구부의 관계를 주로 설명하기 위한 평면도이다.
변형예 1 과 비교하면, 여기에서는, 제 2 의 제 2 금속막 (19) 은, 제 2 비아 (8) 에 의해 최상층 금속막 (3) 과 전기적으로 접속되어 있는 점이 상이하다. 또, 제 2 의 제 2 금속막 (19) 은, 제 1 비아 (7) 에 의해 제 1 금속막 (1) 과도 전기적으로 접속되어 있다.
패드 구조에 있어서, 제 1 비아 (7) 와 제 2 비아 (8) 와 제 2 금속막 (19) 이 새롭게 전기 전도에 기여하기 때문에, 패드 구조가 갖는 기생 저항이 작아진다.
또한, 도 8 에 나타내는 바와 같이, 도 5 와 마찬가지로 제 2 의 제 2 금속막 (19) 을 원형으로 하고, 그 안에 제 2 비아 (8) 를 배치하는 것도 가능하다. 또, 도 9 에 나타내는 바와 같이, 도 6 과 마찬가지로 제 2 의 제 2 금속막 (19) 을 사각형의 도트 패턴으로 하고, 그 안에 제 2 비아 (8) 를 배치하는 것도 가능하다.
〈변형예 3〉도 10 은 본 발명의 패드 구조를 나타내는 도면이다.
전술한 실시형태와 비교하면, 여기에서는, 패드 개구부 (9) 아래의 사각형 링 형상의 제 2 금속막 (2) 이, 도 10 에 나타내는 바와 같이, 슬릿 (30) 을 포함하고 있는 점이 상이하다.
또한, 제 2 금속막 (2) 은 도시하지 않지만, 레이아웃 패턴의 제약에 따라, 일본어 가타가나의 コ 자 형상이나 L 자 형상 등으로 하는 것도 가능하다.
1 : 제 1 금속막
2 : 제 2 금속막
3 : 최상층 금속막
4 : 제 2 절연막
5 : 제 3 절연막
6 : 보호막
7 : 제 1 비아
8 : 제 2 비아
9 : 패드 개구부
10 : 제 1 절연막
11 : 반도체 기판
12 : 콘택트
13 : 볼 본더용 캐필러리 선단의 모따기각
14 : 본딩 와이어
15 : 볼화 와이어
16 : 찌그러진 볼
17 : 본딩 데미지
18 : 크랙
19 : 제 2 금속막

Claims (10)

  1. 다층의 금속막으로 이루어지는 패드 구조를 갖는 반도체 장치로서,
    반도체 기판과,
    상기 반도체 기판의 표면에 형성된 제 1 절연막과,
    상기 제 1 절연막 상에 형성된 제 1 금속막과,
    상기 제 1 금속막 상에 형성된 제 2 절연막과,
    상기 제 2 절연막 상에 형성된 제 1 의 제 2 금속막과,
    상기 제 2 절연막에 형성된 상기 제 1 금속막과 상기 제 1 의 제 2 금속막을 접속시키는 제 1 비아와,
    상기 제 1 의 제 2 금속막 상에 형성된 제 3 절연막과,
    상기 제 3 절연막 상에 형성된 최상층 금속막과,
    상기 제 3 절연막에 형성된 상기 제 1 의 제 2 금속막과 상기 최상층 금속막을 접속시키는 제 2 비아와,
    상기 최상층 금속막 상에 형성되고, 상기 최상층 금속막의 표면의 일부를 노출시키기 위한 패드 개구부를 갖는 보호막으로 이루어지고,
    상기 제 1 의 제 2 금속막은 링 형상이고, 상기 패드 개구부 아래에 있어서 개구부를 갖고, 상기 개구부는 볼 본딩에 사용되는 볼 본더용 캐필러리 선단의 모따기각의 외측에 위치함과 함께, 상기 제 1 의 제 2 금속막은 상기 패드 개구부의 내측으로 소정의 돌출량만큼 비어져 나와 있는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 패드 개구부 및 상기 개구부는 모두 정방형인, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 돌출량은, 상기 돌출량을 d3 으로 할 때, 상기 패드 개구부의 한 변의 길이를 d0, 상기 한 변과 동일한 방향이 되는, 상기 제 1 의 제 2 금속막의 상기 개구부의 한 변의 길이를 d4 로 하면,
    d3 = (d0 － d4)/2 인 관계를 만족시키는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 패드 개구부의 한 변의 길이 d0 및 상기 제 1 의 제 2 금속막의 상기 개구부의 한 변 아래에 위치하는 한 변의 길이를 d4, 찌그러진 볼의 폭을 r2, 모따기각끼리의 폭을 r1 로 하면,
    d0 ＞ r2 및 d4 ＞ r1 인 관계를 만족시키는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    볼 본딩시의 상기 모따기각 아래에 없고, 상기 패드 개구부 아래의 링 형상의 상기 제 1 의 제 2 금속막과 접하지 않도록 상기 패드 개구부 아래에 형성된, 단면이 사각형 또는 원형인 제 2 의 제 2 금속막을 추가로 구비하는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    볼 본딩시의 상기 모따기각 아래에 없고, 상기 패드 개구부 아래의 링 형상의 상기 제 1 의 제 2 금속막과 접하지 않도록 상기 패드 개구부 아래에 형성된, 단면이 복수의 사각형 또는 원형의 집합인 도트 패턴을 갖는 제 2 의 제 2 금속막을 추가로 구비하는 것을 특징으로 하는 반도체 장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 사각형 또는 원형의 상기 제 2 의 제 2 금속막은, 상기 제 2 비아에 의해 상기 최상층 금속막에 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 제 1 의 제 2 금속막은, 슬릿을 갖는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 패드 개구부 아래에 형성된 소자를 추가로 구비한 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 소자는 ESD 보호 소자인 것을 특징으로 하는 반도체 장치.
KR1020147035015A 2012-06-15 2013-05-21 반도체 장치 KR102010224B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-136288 2012-06-15
JP2012136288A JP6008603B2 (ja) 2012-06-15 2012-06-15 半導体装置
PCT/JP2013/063999 WO2013187187A1 (ja) 2012-06-15 2013-05-21 半導体装置

Publications (2)

Publication Number Publication Date
KR20150020313A true KR20150020313A (ko) 2015-02-25
KR102010224B1 KR102010224B1 (ko) 2019-08-13

Family

ID=49758019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147035015A KR102010224B1 (ko) 2012-06-15 2013-05-21 반도체 장치

Country Status (7)

Country Link
US (2) US20150162296A1 (ko)
EP (1) EP2863419B1 (ko)
JP (1) JP6008603B2 (ko)
KR (1) KR102010224B1 (ko)
CN (1) CN104350586B (ko)
TW (1) TWI588959B (ko)
WO (1) WO2013187187A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6215755B2 (ja) 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2017045910A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2019021789A1 (ja) * 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置
WO2020103875A1 (en) * 2018-11-21 2020-05-28 Changxin Memory Technologies, Inc. Distribution layer structure and manufacturing method thereof, and bond pad structure
JP2021072341A (ja) 2019-10-30 2021-05-06 キオクシア株式会社 半導体装置
KR20210091910A (ko) 2020-01-15 2021-07-23 삼성전자주식회사 두꺼운 패드를 갖는 반도체 소자들
US11887949B2 (en) * 2021-08-18 2024-01-30 Macronix International Co., Ltd. Bond pad layout including floating conductive sections
US12009327B2 (en) * 2021-08-30 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469942A (ja) 1990-07-11 1992-03-05 Hitachi Ltd キャピラリー及び半導体装置及びワイヤーボンディング方法
JPH11186320A (ja) 1997-12-09 1999-07-09 Samsung Electron Co Ltd 多層パッドを具備した半導体素子及びその製造方法
JP2005019493A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
US20080001296A1 (en) * 2005-04-18 2008-01-03 Chao-Chun Tu Bond pad structures and semiconductor devices using the same
JP2011055006A (ja) 2010-12-13 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3086158B2 (ja) * 1995-07-26 2000-09-11 株式会社日立製作所 超音波ボンディング方法
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2005005565A (ja) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置
US7115985B2 (en) * 2004-09-30 2006-10-03 Agere Systems, Inc. Reinforced bond pad for a semiconductor device
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
US7385297B1 (en) * 2005-11-14 2008-06-10 National Semiconductor Corporation Under-bond pad structures for integrated circuit devices
US7253531B1 (en) * 2006-05-12 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor bonding pad structure
DE102006046182B4 (de) * 2006-09-29 2010-11-11 Infineon Technologies Ag Halbleiterelement mit einer Stützstruktur sowie Herstellungsverfahren
JP5329068B2 (ja) * 2007-10-22 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
US8148797B2 (en) * 2008-06-26 2012-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Chip pad resistant to antenna effect and method
US8138616B2 (en) * 2008-07-07 2012-03-20 Mediatek Inc. Bond pad structure
US8183663B2 (en) * 2008-12-18 2012-05-22 Samsung Electronics Co., Ltd. Crack resistant circuit under pad structure and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469942A (ja) 1990-07-11 1992-03-05 Hitachi Ltd キャピラリー及び半導体装置及びワイヤーボンディング方法
JPH11186320A (ja) 1997-12-09 1999-07-09 Samsung Electron Co Ltd 多層パッドを具備した半導体素子及びその製造方法
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
JP2005019493A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
US20080001296A1 (en) * 2005-04-18 2008-01-03 Chao-Chun Tu Bond pad structures and semiconductor devices using the same
JP2011055006A (ja) 2010-12-13 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP2863419A1 (en) 2015-04-22
TW201411795A (zh) 2014-03-16
US10497662B2 (en) 2019-12-03
CN104350586A (zh) 2015-02-11
KR102010224B1 (ko) 2019-08-13
US20180294243A1 (en) 2018-10-11
JP2014003097A (ja) 2014-01-09
TWI588959B (zh) 2017-06-21
JP6008603B2 (ja) 2016-10-19
WO2013187187A1 (ja) 2013-12-19
EP2863419A4 (en) 2016-11-23
EP2863419B1 (en) 2022-05-11
US20150162296A1 (en) 2015-06-11
CN104350586B (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
KR20150020313A (ko) 반도체 장치
JP4242336B2 (ja) 半導体装置
JP4671814B2 (ja) 半導体装置
JP2008258258A (ja) 半導体装置
US20150380391A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
TW200938034A (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
JP2005236277A (ja) 半導体集積回路
US8710667B2 (en) Semiconductor device
JP2010050177A (ja) 半導体装置
US7335992B2 (en) Semiconductor apparatus with improved yield
CN100456466C (zh) 半导体装置
JP4165460B2 (ja) 半導体装置
KR20080101618A (ko) 구동 ｉｃ용 무딤플 금 범프
JP2009124099A (ja) 半導体チップの電極構造
CN1905180B (zh) 半导体器件
JP4675147B2 (ja) 半導体装置
JP6013876B2 (ja) 半導体装置
JP2005026678A (ja) 半導体装置
JP5485132B2 (ja) 半導体装置
JP2006216596A (ja) 半導体装置およびその製造方法
US20100270672A1 (en) Semiconductor device
TWI731431B (zh) 接墊結構
CN103390599A (zh) 薄膜上芯片装置
US10910330B2 (en) Pad structure and integrated circuit die using the same
US20100127401A1 (en) Semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant