JP4165460B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4165460B2
JP4165460B2 JP2004175098A JP2004175098A JP4165460B2 JP 4165460 B2 JP4165460 B2 JP 4165460B2 JP 2004175098 A JP2004175098 A JP 2004175098A JP 2004175098 A JP2004175098 A JP 2004175098A JP 4165460 B2 JP4165460 B2 JP 4165460B2
Authority
JP
Japan
Prior art keywords
electrode
opening
semiconductor device
protruding
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004175098A
Other languages
English (en)
Other versions
JP2005026679A (ja
Inventor
卓史 大角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004175098A priority Critical patent/JP4165460B2/ja
Priority to US10/866,195 priority patent/US7180185B2/en
Publication of JP2005026679A publication Critical patent/JP2005026679A/ja
Application granted granted Critical
Publication of JP4165460B2 publication Critical patent/JP4165460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、チップサイズパッケージ（以下、ＣＳＰ: chip size (scale) packageと称す）構造の半導体装置に関するものである
近年、電子機器の小型化の要求に伴い、半導体装置の小型化・高密度化が図られている。このため、半導体装置の形状を半導体素子（チップ）に極力近づけ、そのサイズを小さくした、ＣＳＰ構造の半導体装置が提案されている。
ＣＳＰ構造の半導体装置では、外部接続端子の配列密度を高める必要があり、そのため、この外部接続端子として電極パッドに電気的に接続され、チップ面から垂直に伸びる柱状の端子（この柱状の端子は、以下、突起電極として説明するが、この端子は柱状電極、ポスト電極とも称されている。）を用いている。
図５にこの種の半導体装置の一般的構造を示す。同図において、５０１は集積回路が形成された半導体基板、５０２は電極パッド、５０３はパッシベーション膜、５０４はパッシベーション膜５０３と同様の電気絶縁性を有する絶縁膜、５０６は突起電極、５０５は電極パッド５０２と突起電極５０６との間の配線、５０７は封止樹脂層、５０８は外部との接続用の半田からなる外部端子である。
絶縁膜５０４の材料としては、外部端子５０８及び突起電極５０６にかかる応力を緩和し、パッシベーション膜５０３及び電極パッド５０２を含む半導体集積回路にクラックが発生しないようにするため、比較的弾性の高い例えばポリイミドが用いられ、その厚さは０．００５〜０．０１ｍｍ程度である。
また、電極パッド５０２にかかる応力を小さくするため、上から見たときに突起電極５０６の外縁が絶縁膜５０４の開口部（電極パッド５０２直上の絶縁膜５０４が存在しない部分）と重ならない位置に形成されるようなレイアウト設計を行う。絶縁膜５０４の開口部の寸法は直径０．０２〜０．０６ｍｍ程度、突起電極５０６の寸法は直径０．１５〜０．４ｍｍ程度である。この種の半導体装置は、例えば特許文献１に記載されている。
特開２００２−９３９４５号公報
しかしながら、集積回路のチップの面積が小さいとき、あるいはチップ上に設けられる電極パッドの数が多いときには、図５に示したように、突起電極５０６の形成位置を絶縁膜５０４の開口部から充分に遠ざけることが困難となり、外縁が絶縁膜５０４の開口部と重なるように突起電極５０６を形成しなければならない場合がある。このような場合、電極パッドに大きな応力がかかり、電極パッドにクラックが発生する可能性が大となり、半導体装置の信頼性が低下するという問題があった。
本発明は上記問題に鑑みなされたものであり、チップ面積の小さいＣＳＰ構造の半導体装置の信頼性を向上させること、及び電極パッドと突起電極の数の多いＣＳＰ構造の半導体装置の信頼性を向上させることを目的とする。
本発明は、上記課題を克服するために考え出されたものである。本願において開示される発明のうち、代表的な半導体装置の概要は以下の通りである。
すなわち、本発明の半導体装置は、主表面を有する半導体基板と、前記主表面上に形成された電極パッドと、前記電極パッドの表面の一部を露出する第１の開口部を有し、前記主表面上を覆うパッシベーション膜と、前記電極パッドの表面の一部を露出し前記第１の開口部よりも内側に配置された第２の開口部を有し、前記パッシベーション膜上を覆う絶縁膜と、外縁を有し前記電極パッドに電気的に接続された柱状の突起電極と、前記突起電極の側面及び前記絶縁膜上を覆う封止樹脂とを有する半導体装置であって、前記第２の開口部は、前記突起電極の外縁よりも内側に配置されていることを特徴としている。
本発明によれば、チップ面積の小さいＣＳＰ構造の半導体装置の信頼性を向上させること、及び電極パッドと突起電極の数の多いＣＳＰ構造の半導体装置の信頼性を向上させることができる。
以下、実施例を挙げ、説明する。
図１（ａ）に本発明の第１の実施例に係るＣＳＰ構造の半導体装置の断面構造を示す。同図において、１０１は集積回路が形成された半導体基板、１０２は電極パッド、１０３はパッシベーション膜、１０４は絶縁膜、１０６は突起電極、１０５は電極パッド１０２と突起電極１０６との間の配線、１０７は封止樹脂層、１０８は該半導体装置を基板に電気的に接続するための半田からなる外部端子である。
図１（ｂ）の上面図に示すように、本実施形態においては、電極パッド１０２と突起電極１０６とは完全に重なる。具体的には、絶縁膜１０４の開口部（第２の開口部）の直径は突起電極１０６の直径より小さく、パッシベーション膜１０３の開口部（第１の開口部）の中心、絶縁膜１０４の開口部の中心、及び突起電極１０６の中心は略一致し、上から見たときにパッシベーション膜１０３及び絶縁膜１０４の開口部は突起電極１０６の中に完全に含まれる。即ち、図１（ａ）において、平行な点線の内側に位置するようにそれらの開口部を形成する。
ＣＳＰ構造の半導体装置では、突起電極部分の応力はそのエッジ（周縁部もしくは外縁部）に集中するが、本実施形態では、絶縁膜１０４の開口部を突起電極１０６の直下に、該突起電極の断面内に含まれるように小さく形成し、応力の集中する突起電極のエッジを、ポリイミド等の比較的弾性が高く応力緩和機能を併せ持つ絶縁膜１０４で支持することにより、その下部にあるパッシベーション膜１０３及び電極パッド１０２をクラックの発生から保護している。尚、上記構造において、開口部の中心と突起電極１０６の中心とは必ずしも一致させる必要はない。
上に説明した第１の実施形態の構造は、パッド構造と突起電極構造とが完全に重なるので、該構造が占める面積は最小となり、半導体基板上でのパターン集積度向上の効果が期待できる。
ＣＳＰ構造の半導体装置では、電極パッド及び突起電極はチップ上に複数形成されるが、突起電極をチップのエッジに近い位置（例えばエッジから突起電極の中心までの距離が５００μｍ未満）に形成することは製造技術上困難である。従って電極パッドがチップのエッジに近い位置にある場合には、図１に示した構造ではなく、図２示すように、電極パッドと突起電極とが部分的に重なる構造とすることが好ましい。
図２（ａ）において、２０１は集積回路が形成された半導体基板、２０２はボンディングパッド、２０３はパッシベーション膜、２０４は絶縁膜、２０６は突起電極、２０５は電極パッド２０２と突起電極２０６との間の配線、２０７は封止樹脂層、２０８は該半導体装置を基板に電気的に接続するための半田からなる外部端子である。
図２（ｂ）の上面図に示すように、本実施形態では、電極パッド２０２と突起電極２０６とがそれらの断面において一部重なる構成となっている。具体的には、上から見たときにパッシベーション膜２０３の開口部の断面はその一部が突起電極２０６の断面内にあり、一方、絶縁膜２０４の開口部の断面は全て突起電極２０６の断面の外に位置する。即ち、図２（ａ）において、絶縁膜２０４の開口部は平行な点線の外側に形成し、パッシベーション膜２０３の開口部は１つの点線を跨ぐ位置に形成する。
尚、図２（ｃ）に示すように、絶縁膜２０４の開口部が完全に突起電極の断面内に含まれてもよい。また、図２（ｂ）、（ｃ）では絶縁膜２０４の開口部の形状は矩形であるが、電極パッドがチップのコーナー近傍にある場合には、開口部の面積をできるだけ大きくするため、図２（ｄ）に示すような形状としてもよい。開口部の形状は、その面積を大きくできる任意の形状とすることができる。
本実施例においても、絶縁膜２０４の開口部を突起電極２０６の外側（または内側）に小さく形成し、応力の集中する突起電極２０６のエッジを、ポリイミド等の比較的弾性が高く応力緩和機能を併せ持つ絶縁膜２０４で支持することにより、その下部にあるパッシベーション膜及び電極パッドをクラックの発生から保護することができる。
上記第２の実施形態の構造は、既存ＩＣのＷ−ＣＳＰ化など、パッド位置に自由度がない場合等、やむを得ずパッド構造と突起電極構造の一部が重なる場合に有利である。図３に本実施例の構造を持つ半導体装置の電極パッド及び突起電極のレイアウトの一例を示す。
図４に本発明の第３の実施例に係るＣＳＰ構造の半導体装置の断面構造を示す。図４（ａ）において、４０１は集積回路が形成された半導体基板、４０２は電極パッド、４０３はパッシベーション膜、４０４は絶縁膜、４０６は突起電極、４０５はボンディングパッド４０２と柱状電極４０６との間の配線、４０７は封止樹脂層、４０８は該半導体装置を基板に電気的に接続するための半田からなる外部端子である。
本実施例も、第２の実施例と同様、電極パッドと突起電極とがそれらの断面において一部重なる構造であるが、絶縁膜４０４に開口部分を２つ形成する点を特徴とする。具体的には、図４（ｂ）の上面図に示すように、絶縁膜４０４には突起電極４０６の断面内に完全に含まれる小さな寸法の開口部と、突起電極４０６の外側に形成される開口部の２つの開口部を形成する。即ち、図４（ａ）において、２本の点線内に第１の開口を形成し、その左側に第２の開口を形成する。
上記第３の実施例の構造は、第１及び第２の実施例の効果を併せ持つ他、例えば電源供給や接地（グランド）等の目的から電極パッドと配線との接続面積を大きくし、電気的接続抵抗を小さくできるという効果を有する。
本発明の第１の実施形態に係る半導体装置の構造を示す断面図及び上面図である。 本発明の第２の実施形態に係る半導体装置の構造を示す断面図及び上面図である。 ＣＳＰ構造の半導体装置のボンディングパッド及び柱状電極のレイアウトの一例を示す図である。 本発明の第３の実施形態に係る半導体装置の構造を示す断面図及び上面図である。 従来のＣＳＰ構造の半導体装置の構造を示す断面図である。
符号の説明
１０１，２０１，４０１ 半導体基板、 １０２，２０２，４０２ ボンディングパッド、 １０３，２０３，４０３ パッシベーション膜、 １０４，２０４，４０４ 絶縁膜、 １０５，２０５，４０５ 配線、 １０６，２０６，４０６ 柱状電極、 １０８，２０８，４０８ 外部端子。

Claims (4)

  1. 主表面を有する半導体基板と、
    前記主表面上に形成された電極パッドと、
    前記電極パッドの表面の一部を露出する第１の開口部を有し、前記主表面上を覆うパッシベーション膜と、
    前記電極パッドの表面の一部を露出し前記第１の開口部よりも内側に配置された第２の開口部を有し、前記パッシベーション膜上を覆う絶縁膜と、
    外縁を有し前記電極パッドに電気的に接続された柱状の突起電極と、
    前記突起電極の側面及び前記絶縁膜上を覆う封止樹脂とを有する半導体装置であって、
    前記第２の開口部は、前記突起電極の外縁よりも内側に配置されていることを特徴とする半導体装置。
  2. 前記第１の開口部は、前記突起電極の外縁よりも内側に配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の開口部は、前記突起電極の外縁の直下を跨ぐように配置されていることを特徴とする請求項１記載の半導体装置。
  4. 主表面を有する半導体基板と、
    前記主表面上に形成された複数の電極パッドであって、前記半導体基板のコーナー部に配置された第１の電極パッドと、前記コーナー部を除く領域に配置された第２の電極パッドとを含む複数の電極パッドと、
    前記第１及び第２の電極パッドの各々の表面の一部を露出する第１の開口部を有し、前記主表面上を覆うパッシベーション膜と、
    前記第１及び第２の電極パッドの各々の表面の一部を露出し前記第１の開口部よりも内側に配置された第２の開口部を有し、前記パッシベーション膜上を覆う絶縁膜と、
    外縁を有し対応する前記電極パッドの各々に電気的に接続された複数の柱状の突起電極と、
    前記突起電極の側面及び前記絶縁膜上を覆う封止樹脂とを有する半導体装置であって、
    前記第２の開口部は、前記突起電極の外縁よりも内側に配置されており、前記第２の電極パッドに対応する前記第１の開口部は、前記突起電極の外縁よりも内側に配置されており、前記第１の電極パッドに対応する前記第１の開口部は、前記突起電極の外縁の直下を跨ぐように配置されていることを特徴とする半導体装置。
JP2004175098A 2003-06-13 2004-06-14 半導体装置 Active JP4165460B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004175098A JP4165460B2 (ja) 2003-06-13 2004-06-14 半導体装置
US10/866,195 US7180185B2 (en) 2003-06-13 2004-06-14 Semiconductor device with connections for bump electrodes

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003169010 2003-06-13
JP2004175098A JP4165460B2 (ja) 2003-06-13 2004-06-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2005026679A JP2005026679A (ja) 2005-01-27
JP4165460B2 true JP4165460B2 (ja) 2008-10-15

Family

ID=34082287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175098A Active JP4165460B2 (ja) 2003-06-13 2004-06-14 半導体装置

Country Status (2)

Country Link
US (1) US7180185B2 (ja)
JP (1) JP4165460B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4381191B2 (ja) * 2004-03-19 2009-12-09 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及び半導体装置の製造方法
US7451436B2 (en) * 2004-11-23 2008-11-11 National Instruments Corporation Aggregate handling of operator overloading
CN100416875C (zh) * 2005-03-30 2008-09-03 南茂科技股份有限公司 使用凸块进行封装的结构及其形成方法
JP5165190B2 (ja) 2005-06-15 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4430062B2 (ja) * 2006-12-06 2010-03-10 シャープ株式会社 Ｉｃチップ実装パッケージの製造方法
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
JP2012028708A (ja) 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置
JP2012064698A (ja) * 2010-09-15 2012-03-29 Ricoh Co Ltd 半導体装置及びそのレイアウト方法
US11063009B2 (en) * 2017-04-10 2021-07-13 Renesas Electronics Corporation Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152598A (en) * 1990-10-24 1992-10-06 Schaffer Garry D Hole locator device
US6739744B2 (en) * 1997-07-02 2004-05-25 Lumitex, Inc. Light delivery systems and applications thereof
US5921673A (en) * 1997-11-13 1999-07-13 Habel; David M. Illuminated threading tool
US6075290A (en) * 1998-02-26 2000-06-13 National Semiconductor Corporation Surface mount die: wafer level chip-scale package and process for making the same
JP4394266B2 (ja) 2000-09-18 2010-01-06 カシオ計算機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20050017356A1 (en) 2005-01-27
JP2005026679A (ja) 2005-01-27
US7180185B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
JP4071914B2 (ja) 半導体素子及びこれを用いた半導体装置
JP4449824B2 (ja) 半導体装置およびその実装構造
JP5075611B2 (ja) 半導体装置
EP2863419B1 (en) Semiconductor device
JP3918842B2 (ja) 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
JP5301231B2 (ja) 半導体装置
JP4165460B2 (ja) 半導体装置
JP2005236277A (ja) 半導体集積回路
JP2015072942A (ja) 半導体装置
JP4251164B2 (ja) 半導体装置および半導体チップ
JP4045261B2 (ja) 半導体装置
JP2008078354A (ja) 半導体装置
JP2007059867A (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2007149809A (ja) 半導体装置およびその製造方法
JP2005116916A (ja) 半導体装置及びその製造方法
JP2006502561A (ja) パッド下の集積半導体構造
JP2013030568A (ja) 半導体装置
JP4835230B2 (ja) 半導体装置の実装構造
JP2007042702A (ja) 半導体装置
JP4002161B2 (ja) 半導体装置
JP4784229B2 (ja) 半導体装置
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038692B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007081431A (ja) 半導体素子とその製造方法及びそれを備えたワイヤボンディング・チップサイズ・パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080721

R150 Certificate of patent or registration of utility model

Ref document number: 4165460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350