JP2006502561A - パッド下の集積半導体構造 - Google Patents

パッド下の集積半導体構造 Download PDF

Info

Publication number
JP2006502561A
JP2006502561A JP2004516476A JP2004516476A JP2006502561A JP 2006502561 A JP2006502561 A JP 2006502561A JP 2004516476 A JP2004516476 A JP 2004516476A JP 2004516476 A JP2004516476 A JP 2004516476A JP 2006502561 A JP2006502561 A JP 2006502561A
Authority
JP
Japan
Prior art keywords
metal
semiconductor structure
integrated semiconductor
structure according
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004516476A
Other languages
English (en)
Other versions
JP4065876B2 (ja
Inventor
ローベルト バウアー，
ヴェルナー エアテゥレ，
ティル フローンミュラー，
ベルント ゴラー，
ラインハルト グライデレア，
オリバー ナグラー，
オラフ シュメッケビーア，
ヴォルフガング シュタットラー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006502561A publication Critical patent/JP2006502561A/ja
Application granted granted Critical
Publication of JP4065876B2 publication Critical patent/JP4065876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本発明は、基板（１）、基板（１）上に位置する少なくとも１つの半導体素子（２）、面（Ｆ）を有するパッド金属（３）、パッド金属（３）と基板（１）との間に位置する複数の金属層（４．ｘ）および複数の金属層（４．ｘ）を互いに分離する複数の絶縁層（５．ｙ）とを備える集積半導体構造に関する。ここで、パッド金属（３）は、少なくとも１つの半導体素子（２）の一部の上方において拡がる。本発明は、パッド金属（３）の面（Ｆ）の下方において、少なくとも最上位に位置する２つの金属層（４．ｘ，４．ｘ−１）は、各々、少なくとも２つの隣接する導体路（４．ｘ．ｚ，４．ｘ−１．ｚ）を含む構造を有するということによって、特徴付けられる。

Description

本発明は、基板、基板上に位置する少なくとも１つの半導体素子、面を有するパッド金属、パッド金属と基板との間に位置する複数の金属層、および複数の金属層を互いに分離する複数の絶縁層とを備え、ここで、パッド金属は、少なくとも１つの半導体素子の一部の上方において拡がる、集積半導体構造に関する。
そのような類の半導体構造は、例えば米国特許第６，２０７，５４７号により知られている。
集積半導体構造の製造の際の重要な局面は、半導体構造内に位置する半導体素子の電気的接続（ボンディング）にある。ここでは、パッケージ接点（ピン）と半導体素子との電気的接続は、ボンディングパッドを介して形成される。ボンディングパッドは、半導体素子および金属層と電気的に接続可能な金属性の領域（パッド金属）である。実施されているボンディング工程によると、パッド金属は、その下に位置する半導体素子の寸法と比較して、半導体構造内において比較的大きな面積を占める。そのため、パッド金属は、チップ面において大きな領域を覆う。その結果、パッド金属の下に位置する領域は、チップ体積のかなりの部分を成している。
半導体構造のボンディングの際に、大きな機械的荷重がパッド金属上にかかる。この機械的荷重は、パッド金属の下に位置する構造を損傷するという危険性をはらむ。そのため、パッド金属の直下を走る最上位の絶縁層は、半導体構造の保護材の損傷に起因して、リーク電流を発生させる裂け目を保有し得る。他方、例えば、比較的薄いゲート酸化物を有するＭＯＳトランジスタのような能動的構造の半導体素子は、信頼性の観点から、強い圧力から保護されねばならない。そのため、損傷を回避するために、以前にはパッド金属の下にはいかなる半導体素子も配置されていなかった。これは、チップ面積の非常に大きなロスを受け入れることとなっていた。
欧州特許出願公開第１０１７０９８Ａ２号は、圧力吸収金属層と機械的に強固な電気的絶縁層との組み合わせを提案している。こられの層は十分な厚さを有しているため、少なくとも半導体素子の一部は、パッド金属の直下に配置され得る。しかしながら、これによって削減されるチップ表面積はごくわずかである。
前記米国特許第６，２０７，５４７号によって、補強とパッド金属下に位置する能動回路の保護のために、パッド金属と最上位の金属平面との間にパターニングされた中間層を挿入することが知られている。これにより、例えばＭＯＳトランジスタのようなゲート酸化物を有する構造が、パッド金属の直下に配置され得る。しかしながら、そのようなパターニングされた中間層は、特別でかつ複雑な製造プロセスを要求する。
そのため、本発明の課題は、パッド金属下に配置され得る半導体素子の使用において、いかなる制限も受けず、かつ簡略化された製造プロセスを可能とする半導体構造を提示することにある。
本発明によれば、上記課題は、冒頭に記載した態様の集積半導体構造によって解決される。ここでは、パッド金属の面の下方において、少なくとも最上位の２つの金属層は、各々、少なくとも２つの隣接する導体路を含む構造を有する。
本発明は、パッド金属の直下に位置する最上位の２つの金属層の適正な配置（レイアウト）によって、集積半導体構造の製造プロセスの変更を伴わずに、緩衝および強固構造が形成され得るという認識に基づく。さらに、発明者は、この半導体構造により高められた強固性によって、いかなる形態の半導体素子もパッド金属面の下方に配置され得ることを認識した。
従来知られた形成と異なり、本発明による導体路は電気的な使用が可能であり、かつ強固性の向上に役立つのみではない。すなわち、パッド金属下を走る導体路は、半導体構造への１つあるいは様々な電位への接続を有する。典型的には、パッド金属下を走る導体路は、その下に位置する半導体素子（例えば、トランジスタ）用の電力供給線として使用される。
技術に応じて、金属層の数は、３と１１との間であり得る。目下の０．１３μｍＣＭＯＳ技術においては、４と８との間の層数の金属層が使用される。
本発明による半導体構造の形態において、少なくともパッド金属面の下方において、金属層内の導体路の数は、パッド金属の大きさおよび拡がりに応じて、２と６との間で提供される。
本発明によれば、１つの金属層内において、導体路は電気的に互いに絶縁され得る。
さらなる展開において、１つの金属層内の導体路は電気的に互いに接続される。さらに、パッド金属面の下方において２つ以上の導体路が存在する場合、１つの金属層内において、個々の導体路は他の導体路と電気的に絶縁され得る。その際、他の導体路は電気的に接続され得る。
また、少なくともパッド金属面の下方の小さい領域において、もっぱら強固機能を有し、電位に対していかなる電気的接続も有しない、いわゆるダミー構造を組み入れることも考えられ得る。もっとも、この形成は電気的に有用な面積のロスを伴う。
パッド金属下に位置する構造の機械的荷重を防御するさらなる有用な形態は、導体路が互いに余裕の間隔を有するように十分幅広く実施されることを、提供する。本発明によれば、導体路の幅と互いの間隔との比率は、３と２０との間にあり、好ましくは、その比率は、１０である。少なくとも最上位の２つの金属層は、いかなる不必要なプロセス導入の要求もなく、緩衝効果を得るために、幅広い導体路として実施される。
発明による半導体構造の特に有用なさらなる形態では、少なくともパッド金属面の下方において、最上位の金属層の導体路とその下に位置する金属層の導体路とを電気的に接続する複数のビアが提供される。ここで、複数のビアは最上位の２つの金属層間の絶縁層を垂直に貫通する。複数のビアは、一方で、機械的圧力によって引き起こされ得るような２つの金属層間において偶発的に発生する短絡の際にも、半導体素子が動作することを保証する。他方で、複数のビアは、集積半導体構造を追加的に強化する。
最適な強化と緩衝は、適正なビアの形成によって達成され得る。好ましくは、パッド金属面の下方において、多数のビアが最上位の２つの金属層間に分散される。その際、多数のビアは、互いに直列に配置されるか、あるいは互いオフセットして配置される。それによって、発生した圧力は、可能な限り大きな面積に分散される。
発明による集積半導体構造の他の有用なさらなる形態は、少なくともパッド金属面の下方において、最上位の２つの金属層の導体路は、複数の開口部を有することを提供する。これらの開口部は、例えば酸化シリコンあるいは窒化シリコン等の絶縁層を形成する材料と同一の材料によって充填され得る。また、それにより、集積半導体構造の追加的な強化が達成される。
発明による集積半導体構造の他のさらなる形態において、複数の開口部は、少なくともパッド金属面の下方において、導体路の総面積の５％と３０％との間の総面積を有する。好ましくは、導体路は２０％の開口部を含む。
本発明によれば、発生した圧力に対する集積半導体構造の強度の増強は、最上位の２つ金属層の導体路が、最上位の導体路の開口部がその下に位置する導体路の開口部に対してオフセットするように配置されることによって、達成される。このオフセット配置は、大きな緩和量を保証する。
発明による集積半導体構造の他の実施において、最上位の金属層の導体路は、その下に位置する金属層の導体路の上方において、ほぼ同一形状にて位置する。
好ましくは、最上位の金属層の導体路は、その下に位置する金属層の導体路に対してオフセットされて位置する。それにより、非常に効果的な緩衝が形成される。この場合、互いの側方でのオフセットは最大であり得る。このときまた、１つの金属層の互いに隣接する２つの導体路は、例えばその上方に位置する導体路によって部分的に覆われる。
本発明による集積半導体構造のさらなる有用な形態は、金属層が、少なくともその大部分において、十分硬い金属からなることを提供する。これにより、機械的荷重によって金属層の厚さが減少すること、あるいは金属層の上に位置する絶縁層が金属層の下に位置する絶縁層まで押し曲げられるということが、回避され得る。
典型的には、金属は、アルミニウム、銅、タングステン、モリブデン、銀、金、白金、あるいはそれらの合金である。
他のさらなる形態においては、パッド金属の面は、１つの金属層内において少なくとも５０％金属からなる領域を覆う。さらに、好ましくは、導体路（開口部を含まず）の金属領域は、付加的に挿入されたダミー金属構造をも含む。
集積半導体構造の特に強固な形態では、金属は、パッド金属の面の下方において、均一に分散されている。また、好ましくは、金属からなる導体路、ならびに導体路内の開口部および隣接する導体路間の電気的接続は、パッド金属面の下で、均一に分散される。
好ましくは、パッド金属と最上位の金属層との間に最上位の絶縁層が提供される。ここで、最上位の絶縁層は、第１の厚さ（Ｄ１）を有し、最上位の金属層は第２の厚さ（Ｄ２）を有し、かつ２つの厚さ（Ｄ１，Ｄ２）の比率は、１と５との間にある。これによって、最上位の絶縁層内の裂け目の危険性が低減され、かつそれによる最上位の絶縁層の下に位置する半導体素子の保護が向上される。
発明による集積半導体構造の他のさらなる展開は、最上位の絶縁層は第１の厚さ（Ｄ１）を有し、パッド金属（３）は厚さ（Ｄ３）を有し、かつ該２つの厚さ（Ｄ１，Ｄ３）の比率は、０．５と３との間にあることを提供する。
以下に、本発明は、添付の図面を参照してより詳細に説明される。
半導体構造は、面Ｆおよび厚さＤ３を有するパッド金属３（例えば、厚いアルミニウム層）、保護膜８、基板１、例えばトランジスタ２である基板上に位置する半導体素子２（ここでトランジスタ２は、パッド金属３の面Ｆの下方に配置される）、複数の金属層（４．ｘ）、ならびに金属層（４．ｘ）を互いに分離する複数の絶縁層（５．ｙ）を含む。概略的に示された図１において、理解を容易にするために、第1の金属層（４．１）および最上位の２つの金属層（４．ｘ，４．ｘ−１）のみが示される。ここで、目下の利用可能な技術に応じて、金属層（４．ｘ）は１１層まで積層配置され得る。
ボンディングの際、あるいは半導体構造の試験の際に発生する機械的圧力を防御するために、パッド金属３およびパッド金属３の直下に位置する最上位の絶縁層（５．ｙ）は、十分厚く設計される。最上位の絶縁層（５．ｙ）は厚さＤ１を有し、好ましくは、その厚さＤ１は、最上位の金属層（４．ｘ）の厚さＤ２の1倍と５倍との間であり、かつパッド金属３の厚さＤ３の０．５倍と３倍との間である。
最上位の２つの金属層（４．ｘ，４．ｘ−１）は、絶縁層（５．ｙ−１）によって互いに分離されている。ビア６はこの絶縁層（５．ｙ−１）を垂直に貫通し、最上位の金属層（４．ｘ）とその下に位置する金属層（４．ｘ−１）とを電気的に接続する。特に、パッド金属３の面Ｆの下方の領域において、複数のビア６が２つの金属層（４．ｘ，４．ｘ−１）間に配置されている。この形態は、発生する機械的荷重に対してトランジスタ２を十分保護する。
図２は、パッド金属の面の直下に位置する最上位の２つの金属層の領域内における、本発明による集積半導体構造の一部を斜視的に示す。最上位の金属層の導体路（４．ｘ．ｚ）は開口部（７．ｘ）を有し、また、その下に位置する金属層の導体路（４．ｘ−１．ｚ）も、開口部（７．ｘ−１）を有する。導体路（４．ｘ．ｚ）の開口部（７．ｘ）がその下に位置する導体路（４．ｘ−１．ｚ）の開口部（７．ｘ−１）に対してオフセットして配置される。そのため、開口部（７．ｘ，７．ｘ−１）は直接重なり合うことなく位置する。さらに、２つの導体路（４．ｘ．ｚ，４．ｘ−１．ｚ）は、垂直に走るビア６によって電気的に接続される。荷重に対して可能な限り高い強度を保証するために、可能な限り多くのビア６が、特にパッド金属の下方に配置される。
開口部（７．ｘ）およびビア６の他の配置は、当業者の知識と技能によりもたらされる。
図３は、パッド金属３および隣接するパッド金属３を伴う本発明による集積半導体構造の平面図を示す。パッド金属３の下方の領域において、４本の導体路（４．ｘ．１〜４．ｘ．４）が走る。５本目の導体路（４．ｘ．５）がパッド金属３の領域外において走る。個々の導体路（４．ｘ．ｚ）とその幅Ｂとの間に、明らかに間隔Ａが認識される。図３に示されないが、トランジスタあるいはダイオードのような半導体素子が、同様に、パッド金属３の下に位置している。
総じて、本発明によって、費用のかかるプロセス変更あるいはプロセス拡張を伴うことなく、適正な緩衝および強化構造が提供される。それによって、ボンディングの際、あるいは試験の際に生じるような荷重によって半導体素子が損傷されるリスクを伴わずに、あらゆる種類の電気的半導体素子をパッド金属の下方に配置することが可能となる。さらに、パッド金属の下方の領域が、例えば、電力供給配線のために使用され得る。
発明による集積半導体構造の一実施例の断面図である。 図１の最上位の２つの金属層の一部を示す斜視図である。 パッド金属および導体路を伴う本発明による集積半導体構造の平面図である。

Claims (20)

  1. 基板（１）と、
    該基板（１）上に位置する少なくとも１つの半導体素子（２）と、
    面（Ｆ）を有するパッド金属（３）と、
    該パッド金属（３）と該基板（１）との間に位置する複数の金属層（４．ｘ）と、
    該複数の金属層（４．ｘ）を互いに分離する複数の絶縁層（５．ｙ）とを備え、ここで、該パッド金属（３）は、該少なくとも１つの半導体素子（２）の一部の上方において拡がる、集積半導体構造において、
    該パッド金属（３）の該面（Ｆ）の下方において、少なくとも最上位の２つ金属層（４．ｘ，４．ｘ−１）は、各々、少なくとも２つの隣接する導体路（４．ｘ．ｚ，４．ｘ−１．ｚ）を含む構造を有することを特徴とする、集積半導体構造。
  2. １つの金属層（４．ｘ）の前記導体路（４．ｘ．ｚ）の前記数ｚは、前記パッド金属（３）の前記面（Ｆ）の下方において、２と６との間にあることを特徴とする、請求項１に記載の集積半導体構造。
  3. １つの金属層（４．ｘ）内において、前記導体路（４．ｘ．ｚ）は、互いに電気的に絶縁されていることを特徴とする、請求項１または２に記載の集積半導体構造。
  4. １つの金属層（４．ｘ）内において、前記導体路（４．ｘ．ｚ）は、互いに電気的に接続されていることを特徴とする、請求項１〜３のいずれか一項に記載の集積半導体構造。
  5. １つの金属層（４．ｘ）内において、前記導体路（４．ｘ．ｚ）は、幅（Ｂ）および互いの間隔（Ａ）を有し、ここで、該幅（Ｂ）と該間隔（Ａ）との比率は、３と２０との間にあることを特徴とする、請求項１〜４のいずれか一項に記載の集積半導体構造。
  6. 前記幅（Ｂ）と前記間隔（Ａ）との比率は、１０であることを特徴とする、請求項５に記載の集積半導体構造。
  7. 少なくとも前記パッド金属（３）の前記面（Ｆ）の下方において、前記最上位の金属層（４．ｘ）の前記導体路（４．ｘ．ｚ）と前記その下に位置する金属層（４．ｘ−１）の前記導体路（４．ｘ−１．ｚ）とを電気的に接続する複数のビア（６）が存在し、ここで、該複数のビア（６）は前記絶縁層（５．ｙ−１）を貫通することを特徴とする、請求項１〜６のいずれか一項に記載の集積半導体構造。
  8. 少なくとも前記パッド金属（３）の前記面（Ｆ）の下方において、前記最上位の２つの金属層（４．ｘ，４．ｘ−１）の前記導体路（４．ｘ．ｚ，４．ｘ−１．ｚ）は、複数の開口部（７．ｘ，７．ｘ−１）を有することを特徴とする、請求項１〜７のいずれか一項に記載の集積半導体構造。
  9. 少なくとも前記パッド金属（３）の前記面（Ｆ）の下方において、前記開口部（７．ｘ，７．ｘ−１）は、前記導体路（４．ｘ．ｚ，４．ｘ−１．ｚ）の総面積の５％と３０％との間の総面積を有することを特徴とする、請求項８に記載の集積半導体構造。
  10. 前記開口部（７．ｘ，７．ｘ−１）は、前記導体路（４．ｘ．ｚ，４．ｘ−１．ｚ）の総面積の２０％の総面積を有することを特徴とする、請求項９に記載の集積半導体構造。
  11. 前記最上位の２つの金属層（４．ｘ，４．ｘ−１）の前記導体路（４．ｘ．ｚ，４．ｘ−１．ｚ）は、前記最上位の導体路（４．ｘ．ｚ）の前記開口部（７．ｘ）が前記その下に位置する導体路（４．ｘ−１．ｚ）の前記開口部（７．ｘ−１）に対してオフセットするように、互いに配置されることを特徴とする、請求項８〜１０のいずれか一項に記載の集積半導体構造。
  12. 前記最上位の金属層（４．ｘ）の前記導体路（４．ｘ．ｚ）は、前記その下に位置する金属層（４．ｘ−１）の前記導体路（４．ｘ−１．ｚ）の上方において、ほぼ同一形状にて位置することを特徴とする、請求項８〜１１のいずれか一項に記載の集積半導体構造。
  13. 前記最上位の金属層（４．ｘ）の前記導体路（４．ｘ．ｚ）は、前記その下に位置する金属層（４．ｘ−１）の前記導体路（４．ｘ−１．ｚ）に対してオフセットして位置することを特徴とする、請求項８〜１２のいずれか一項に記載の集積半導体構造。
  14. 前記金属層（４．ｘ）は、少なくともその大部分において、十分硬い金属からなることを特徴とする、請求項１〜１３のいずれか一項に記載の集積半導体構造。
  15. 前記金属は、アルミニウム、銅、タングステン、モリブデン、銀、金、白金、あるいはそれらの合金を含むことを特徴とする、請求項１４に記載の集積半導体構造。
  16. 前記パッド金属（３）の前記面（Ｆ）は、１つの金属層（４．ｘ）内において少なくとも５０％金属からなる領域を覆うことを特徴とする、請求項１〜１５のいずれか一項に記載の集積半導体構造。
  17. 前記金属は、前記パッド金属（３）の前記面（Ｆ）の下方において、均一に分散されていることを特徴とする、請求項１６に記載の集積半導体構造。
  18. 前記パッド金属（３）と前記最上位の金属層（４．ｘ）との間に位置する、最上位の絶縁層（５．ｙ）が提供され、ここで、該最上位の絶縁層（５．ｙ）は第１の厚さ（Ｄ１）を有し、前記最上位の金属層（４．ｘ）は第２の厚さ（Ｄ２）を有し、かつ該２つの厚さ（Ｄ１，Ｄ２）の比率は、１と５との間にあることを特徴とする、請求項１〜１７のいずれか一項に記載の集積半導体構造。
  19. 前記パッド金属（３）と前記最上位の金属層（４．ｘ）との間に位置する、最上位の絶縁層（５．ｙ）が提供され、ここで、該最上位の絶縁層（５．ｙ）は第１の厚さ（Ｄ１）を有し、前記パッド金属（３）はさらなる厚さ（Ｄ３）を有し、かつ該２つの厚さ（Ｄ１，Ｄ３）の比率は、０．５と３との間にあることを特徴とする、請求項１〜１８のいずれか一項に記載の集積半導体構造。
  20. 前記金属層（４．ｘ）の前記数ｘは、３と１１との間にあることを特徴とする、請求項１〜１９のいずれか一項に記載の集積半導体構造。
JP2004516476A 2002-07-01 2003-06-12 パッド下の集積半導体構造 Expired - Fee Related JP4065876B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10229493A DE10229493B4 (de) 2002-07-01 2002-07-01 Integrierte Halbleiterstruktur
PCT/DE2003/001955 WO2004004002A1 (de) 2002-07-01 2003-06-12 Unter ein pad integrierte halbleiterstruktur

Publications (2)

Publication Number Publication Date
JP2006502561A true JP2006502561A (ja) 2006-01-19
JP4065876B2 JP4065876B2 (ja) 2008-03-26

Family

ID=29796063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004516476A Expired - Fee Related JP4065876B2 (ja) 2002-07-01 2003-06-12 パッド下の集積半導体構造

Country Status (7)

Country Link
US (1) US7190077B2 (ja)
EP (1) EP1518272B1 (ja)
JP (1) JP4065876B2 (ja)
CN (1) CN100440497C (ja)
DE (2) DE10229493B4 (ja)
TW (1) TWI237890B (ja)
WO (1) WO2004004002A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330190B2 (en) 2009-03-06 2012-12-11 Fujitsu Semiconductor Limited Semiconductor device
US9416953B2 (en) 2011-04-21 2016-08-16 Lg Innotek Co., Ltd. LED lighting apparatus

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108329A (ja) * 2004-10-04 2006-04-20 Fujitsu Ltd 半導体装置
CN100413066C (zh) * 2005-11-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 低k介电材料的接合焊盘和用于制造半导体器件的方法
US20130154099A1 (en) * 2011-12-16 2013-06-20 Semiconductor Components Industries, Llc Pad over interconnect pad structure design
CN102571135B (zh) * 2012-02-15 2014-05-14 京信通信系统（中国）有限公司 射频半集成应用装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6087732A (en) * 1998-09-28 2000-07-11 Lucent Technologies, Inc. Bond pad for a flip-chip package
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
JP3727220B2 (ja) * 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7201784B2 (en) * 2003-06-30 2007-04-10 Intel Corporation Surfactant slurry additives to improve erosion, dishing, and defects during chemical mechanical polishing of copper damascene with low k dielectrics

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330190B2 (en) 2009-03-06 2012-12-11 Fujitsu Semiconductor Limited Semiconductor device
US9416953B2 (en) 2011-04-21 2016-08-16 Lg Innotek Co., Ltd. LED lighting apparatus

Also Published As

Publication number Publication date
TW200402863A (en) 2004-02-16
DE10229493B4 (de) 2007-03-29
US20050242374A1 (en) 2005-11-03
EP1518272A1 (de) 2005-03-30
DE50311482D1 (ja) 2009-06-10
US7190077B2 (en) 2007-03-13
EP1518272B1 (de) 2009-04-29
WO2004004002A1 (de) 2004-01-08
DE10229493A1 (de) 2004-01-29
CN100440497C (zh) 2008-12-03
JP4065876B2 (ja) 2008-03-26
CN1666336A (zh) 2005-09-07
TWI237890B (en) 2005-08-11

Similar Documents

Publication Publication Date Title
JP4449824B2 (ja) 半導体装置およびその実装構造
US7629689B2 (en) Semiconductor integrated circuit having connection pads over active elements
US6803302B2 (en) Method for forming a semiconductor device having a mechanically robust pad interface
US6100589A (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
JP2916326B2 (ja) 半導体装置のパッド構造
JP2005520342A (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
JP4938983B2 (ja) 半導体集積回路
US20110215481A1 (en) Semiconductor device
US7226814B2 (en) Semiconductor package device and method for fabricating the same
US9196580B2 (en) Semiconductor device and semiconductor package containing the same
TW200405516A (en) Semiconductor integrated circuit device
JP4065876B2 (ja) パッド下の集積半導体構造
JP2003318177A (ja) 半導体集積回路装置
JP4165460B2 (ja) 半導体装置
JP4350321B2 (ja) 半導体素子のボンディングパッド構造体及びその製造方法
US6762499B2 (en) Semiconductor integrated device
JP2016152328A (ja) 半導体装置およびその製造方法
JP2007059867A (ja) 半導体装置
JP2006318989A (ja) 半導体装置
US20050263894A1 (en) Semiconductor chip with metallization levels, and a method for fomation of interconnect structrures
JP2006179916A (ja) パッシベーション層を有する半導体素子
JP3666495B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0476927A (ja) 半導体集積回路
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038692B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees