JP2006108329A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006108329A
JP2006108329A JP2004291895A JP2004291895A JP2006108329A JP 2006108329 A JP2006108329 A JP 2006108329A JP 2004291895 A JP2004291895 A JP 2004291895A JP 2004291895 A JP2004291895 A JP 2004291895A JP 2006108329 A JP2006108329 A JP 2006108329A
Authority
JP
Japan
Prior art keywords
pad
region
layer
copper wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004291895A
Other languages
English (en)
Inventor
Masamitsu Kamiyama
雅充 神山
Masashi Takase
正史 高瀬
Takakuni Watanabe
孝訓 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004291895A priority Critical patent/JP2006108329A/ja
Priority to US11/240,645 priority patent/US7800227B2/en
Publication of JP2006108329A publication Critical patent/JP2006108329A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 銅配線を有するパッド層を含む複数のパッド層が設けられた半導体装置において、ＣＭＰ工程におけるディッシング現象の影響を増大させることなく、外部からの機械的ストレスに対する信頼性を向上させることが可能な多層パッド構造を提供する。
【解決手段】 半導体基板上に設けられ、第１の銅配線領域と第１の銅配線領域内に設けられた第１の層内絶縁領域を有する第１のパッド層と、第１のパッド層上に層間絶縁膜を介して設けられ、第２の銅配線領域と第２の銅配線領域内に設けられた第２の層内絶縁領域を有する第２のパッド層とを少なくとも有する多層パッドを備え、第１及び第２のパッド層において、第１の銅配線領域、第１の層内絶縁領域、第２の銅配線領域及び第２の層内絶縁領域が、半導体基板に対する垂直上方から多層パッドを透過的に見た場合、多層パッドに銅配線により覆われない領域が生じないようにレイアウトされる。
【選択図】 図３

Description

本発明は、半導体装置のパッド構造に関し、特にダマシンプロセスにより形成された銅配線を有するパッド層を含む複数のパッド層が設けられ、かつ機械的ストレスに対する信頼性を向上させた半導体装置の多層パッド構造に関する。
近年、半導体装置においては、微細化・高集積化に伴って配線の設計ルールの縮小化が進んでおり、これに対応するため銅（Ｃｕ）配線からなる多層配線構造が採用されている。銅配線からなる多層配線はダマシンプロセスにより形成される。すなわち、銅多層配線は、絶縁膜に配線用の溝や配線間を接続するためのビアホールを形成し、次いでこの溝やビアホールを銅によって埋め込み、次いで溝やビアホール以外の領域に付着した銅を化学機械研磨（ＣＭＰ）により除去するという、周知の工程によって形成される。
銅配線からなる多層配線構造の採用に伴って、外部システムからの各種の電気信号線（データ信号線、制御信号線、電源電位供給線等）との接続のためのパッドにおいても、銅多層配線と同様のダマシンプロセスにより形成された銅配線を有するパッド層を含む多層パッド構造が採用されている。（例えば、特許文献１〜３を参照。）
図１は従来の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図であり、図１（ａ）は断面図、図１（ｂ）は銅パッド層（単層）の平面図である。パッド領域のみを図示し、内部回路領域については図示を省略している。図中、１１は半導体基板、１２はパッド層、１３はパッド層を構成する配線領域、１４は配線領域１３内に設けられた層内絶縁領域、１５は層間絶縁膜、１６は層間絶縁膜中に設けられたビア、１７はカバー膜である。
図１（ａ）に示したように、従来の多層パッド構造は半導体基板１１上に複数のパッド層１２をシリコン酸化膜からなる層間絶縁膜１５を介して積層することにより構成される。層間絶縁膜１５上にはカバー膜１７が形成される。パッド層１２上にはカバー膜１７は形成されず、開口部が形成される。開口部で露出するパッド層の最上層１２ａには、組み立て工程でワイヤボンディングにより導線が接続されるとともに、半導体装置の電気的特性を検査するための試験工程ではプローブ針が接触される。
複数のパッド層のうち最上層１２ａはアルミニウム（Ａｌ）配線により構成される。残りのパッド層１２ｂ、１２ｃは銅（Ｃｕ）からなる配線領域１３と銅配線領域１３内に配置されたシリコン酸化膜からなる複数の層内絶縁領域１４とから構成される。各々のパッド層は層間絶縁膜１５中に設けられた複数のビア１６により接続される。複数のビア１６は、パッド層１２ａのアルミニウム配線とパッド層１２ｂの銅配線領域１３を接続するとともに、パッド層１２ｂ、１２ｃの銅配線領域１３どうしを接続し、複数のパッド層間の電気的な接続を確立する。複数のビア１６は銅あるいはタングステン（Ｗ）により構成される。
図１（ｂ）にパッド層１２ｂ、１２ｃの配線レイアウトを示す。パッド層１２ｂ、１２ｃはすべて同一の配線レイアウトを有する。図１（ｂ）に示したように、パッド層１２ｂ、１２ｃは矩形の外郭配線を有し、その外郭配線の内部にラインとスペースをそれぞれ一定にしたメッシュ状の配線構造を有する。すなわち、パッド層１２ｂ、１２ｃの銅配線領域１３はメッシュ状の銅配線網を構成する。パッド層１２ｂ、１２ｃの外郭配線の内部には、メッシュ状の配線構造に対応して、矩形の層内絶縁領域１４が複数個、図の縦方向・横方向に一定のピッチで規則にレイアウトされる。
パッド層１２ｂ、１２ｃでは、内部に複数の層内絶縁領域１４を設けメッシュ状の配線構造とすることにより、銅配線の最大幅、及び単位面積当たりの銅配線の最大占有率に関する制約を満たし、それによってＣＭＰ工程におけるディッシング現象の影響を低減している。
特開２００３−８６５８９号公報 特開平１１−１５０１１４号公報 特開平１０−２２９０８５号公報
図１に示した従来のパッド構造では、最上層１２ａを除く銅パッド層１２ｂ、１２ｃがすべて同一の配線レイアウトを有しているため、半導体基板１１に対する垂直上方からパッド領域を透過的に見た場合、最上層１２ａより下層の領域において銅配線により覆われない領域が生じることになる。換言すれば、垂直上方から透過的に見た場合、最上層１２ａのアルミニウム配線を除いてはパッド領域に絶縁膜でしか覆われない領域が生じることになる。
シリコン酸化膜（ＳｉＯ２膜）などの絶縁膜は一般に銅（Ｃｕ）などの配線層に用いられる金属よりも柔らかいため、試験工程におけるプロービング（針当て）や組み立て工程におけるワイヤボンディングなどの工程において、パッドに外部から機械的ストレスが加わった場合に以下のような不具合が発生するおそれがある。
（１）パッド領域の一部の領域において、図２の破線の囲んだ部分に示すように、パッド層１２内の層内絶縁領域１４及び層間絶縁膜１５のような絶縁膜のみが複数層にわたって積層された構造が形成される。このため、外部からの機械的ストレスに起因して多層パッドの上層部の絶縁膜にクラックが発生した場合、図２に示したように、クラックが下層部の絶縁膜や多層パッドの下層領域の絶縁膜にまで容易に達してしまう。
このように複数層にわたって連続的にクラックが発生すると、クラックを介して多層パッドの下層領域に水分が浸入するなどの不具合が発生し、それによって半導体装置の信頼性を著しく低下させてしまう。
（２）パッド領域の一部の領域においては、外部からの機械的ストレスを緩和する材料が最上層のアルミニウム配線を除いては絶縁膜しかないため、外部からの機械的ストレスが減衰することなく直接、多層パッドの下層領域に伝播する。このため、外部からの機械的ストレスに起因して多層パッドの下層領域にダメージ（損傷）が発生し、それによって半導体装置の信頼性を著しく低下させてしまう。
特に、多層パッドの下層領域に入出力（Ｉ／Ｏ）回路を構成するトランジスタなどの半導体素子や接続配線を形成した場合には、これらの半導体素子や配線が機械的ストレスによって破壊され、それによって入出力回路が動作不良を起こしてしまう。
ここで、上記（１）（２）のような不具合を解消するために、上述の銅配線の最大幅、及び単位面積当たりの銅配線の最大占有率に関する制約を超えてパッド層１２内の銅配線領域１３の面積を拡大し、それによって垂直上方から透過的に見た場合の銅配線の被覆率を増大させるという対策は、ＣＭＰ工程におけるディッシング現象の影響を増大させることになるため、採用することができない。
そこで、本発明の目的は、銅配線を有するパッド層を含む複数のパッド層が設けられた半導体装置において、ＣＭＰ工程におけるディッシング現象の影響を増大させることなく、外部からの機械的ストレスに対する信頼性を向上させることが可能な多層パッド構造を提供することである。
上記の目的を達成するために、本発明の１つの側面は、半導体基板上に設けられ、第１の銅配線領域と前記第１の銅配線領域内に設けられた第１の層内絶縁領域を有する第１のパッド層と、前記第１のパッド層の上に層間絶縁膜を介して設けられ、第２の銅配線領域と前記第２の銅配線領域内に設けられた第２の層内絶縁領域を有する第２のパッド層とを少なくとも有する多層パッドを備えた半導体装置であって、前記第１及び第２のパッド層において、前記第１の銅配線領域、前記第１の層内絶縁領域、前記第２の銅配線領域、及び前記第２の層内絶縁領域が、前記半導体基板に対する垂直上方から前記多層パッドを透過的に見た場合に、前記多層パッドに銅配線により覆われない領域が生じないようにレイアウトされたことを特徴とする半導体装置である。
本発明によれば、半導体基板に対する垂直上方から透過的に見た場合、多層パッドに銅配線により覆われない領域が生じないようになる。この構造により、試験工程におけるプロービング（針当て）や組み立て工程におけるワイヤボンディングなどの工程において多層パッドに外部から機械的ストレスが加わった場合であっても、半導体装置の信頼性を確保することができる。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
図３は、本発明の第１の実施の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図であり、図３（ａ）は断面図、図３（ｂ）及び図３（ｃ）は銅パッド層（単層）の平面図である。パッド領域のみを図示し、内部回路領域については図示を省略している。図中、３１は半導体基板、３２はパッド層、３３はパッド層を構成する配線領域、３４は配線領域３３内に設けられた層内絶縁領域、３５は層間絶縁膜、３６は層間絶縁膜中に設けられたビア、３７はカバー膜である。配線領域、ビアと層内絶縁領域、層間絶縁膜の間に設けられるバリアメタル層及びエッチングストッパ層については説明の簡略化のため図示を省略している。（以下に説明する他の実施の形態においても同様である。）
図３（ａ）に示したように、第１の実施の形態における多層パッド構造は半導体基板３１上に複数のパッド層３２をシリコン酸化膜からなる層間絶縁膜３５を介して積層することにより構成される。層間絶縁膜３５上にはカバー膜３７が形成される。パッド層３２上にはカバー膜３７は形成されず、開口部が形成される。開口部で露出するパッド層の最上層３２ａには、組み立て工程でワイヤボンディングにより導線が接続されるとともに、半導体装置の電気的特性を検査するための試験工程ではプローブ針が接触される。
複数のパッド層のうち最上層３２ａはアルミニウム（Ａｌ）配線により構成される。残りのパッド層３２ｂ、３２ｃは銅（Ｃｕ）からなる配線領域３３と銅配線領域３３内に配置されたシリコン酸化膜からなる複数の層内絶縁領域３４とから構成される。各々のパッド層は層間絶縁膜３５中に設けられた複数のビア３６により接続される。複数のビア３６もまた銅により構成される。複数のビア３６は、パッド層３２ａのアルミニウム配線とパッド層３２ｂの銅配線領域３３を接続するとともに、パッド層３２ｂ、３２ｃの銅配線領域３３どうしを接続し、複数のパッド層間の電気的な接続を確立する。最上層のパッド層３２ａと２番目のパッド層３２ｂを接続するビア３６はタングステン（Ｗ）により構成され、２番目のパッド層２２ｂと３番目のパッド層３２ｃを接続するビアは銅により構成される。
図３（ｂ）にパッド層３２ｂの配線レイアウトを、図３（ｃ）にパッド層３２ｃの配線レイアウトを示す。図３（ｂ）、図３（ｃ）に示したように、パッド層３２ｂ、３２ｃは矩形の外郭配線を有し、その外郭配線の内部にラインとスペースをそれぞれ一定にした格子状の配線構造を有する。すなわち、パッド層３２ｂ、３２ｃの銅配線領域３３は格子状の銅配線群を構成する。パッド層３２ｂ、３２ｃの外郭配線の内部には、格子状の配線構造に対応して、矩形の層内絶縁領域３４が複数個、図中の横方向に一定のピッチで規則にレイアウトされる。
パッド層３２ｂ、３２ｃでは、内部に複数の層内絶縁領域３４を設け格子状の配線構造とすることにより、銅配線の最大幅、及び単位面積当たりの銅配線の最大占有率に関する制約を満たし、それによってＣＭＰ工程におけるディッシング現象の影響を低減している。
パッド層３２ｂとパッド層３２ｃは、図１で示した従来の場合とは異なり、互いに異なる配線レイアウトを有する。より詳細には、パッド層３２ｂとパッド層３２ｃは互いに相補的な配線レイアウトを有する。すなわち、少なくともパッド層３２ｂ内の層内絶縁領域３４の直下に位置するパッド層３２ｃの領域には銅配線領域３３が形成される。同様に、少なくともパッド層３２ｃ内の層内絶縁領域３４の直上に位置するパッド層３２ｂの領域には銅配線領域３３が形成される。
これらの配線レイアウトによって、半導体基板３１に対する垂直上方からパッド領域を透過的に見た場合、最上層３２ａより下層の領域において銅配線により覆われない領域が生じないようになる。換言すれば、垂直上方から透過的に見た場合、パッド領域のすべてが、最上層３２ａのアルミニウム配線以外に、確実に銅配線により覆われるようになる。
この構造により、試験工程におけるプロービング（針当て）や組み立て工程におけるワイヤボンディングなどの工程において多層パッドに外部から機械的ストレスが加わった場合であっても、以下に示すように半導体装置の信頼性を確保することができる。
（１）すべてのパッド領域において、図４の破線の囲んだ部分に示すように、最上層のパッド層３２ａから多層パッドの下層領域までの経路に少なくとも１つの銅配線領域３３が存在するようになる。このため、外部からの機械的ストレスに起因して多層パッドの上層部の絶縁膜にクラックが発生した場合であっても、図４に示したように、クラックの伝播をいずれかのパッド層の銅配線領域３３で止めることができる。このため、クラックが多層パッドの下層領域の絶縁膜にまで伝播することを防止することができる。
従って、クラックを介して多層パッドの下層領域に水分が浸入するなどの不具合の発生を防止することができ、それによって半導体装置の耐湿性を向上させ、半導体装置の信頼性を向上させることができる。
（２）すべてのパッド領域において外部からの機械的ストレスを緩和する材料として最上層のアルミニウム配線以外に少なくとも１つの銅配線領域３３が存在することになるため、外部からの機械的ストレスを銅配線領域３３の作用により減衰させることができる。このため、外部からの機械的ストレスは、従来よりも減衰された状態で多層パッドの下層領域に伝播するので、多層パッドの下層領域にダメージ（損傷）が発生することを防止することができる。
特に、多層パッドの下層領域に入出力（Ｉ／Ｏ）回路を構成するトランジスタなどの半導体素子やそれらの接続配線を形成した場合であっても、これらの半導体素子や配線が機械的ストレスによって破壊されることを防止することができる。
従って、外部からの機械的ストレスに起因する多層パッドの下層領域へのダメージを防止することができ、それによって半導体装置の信頼性を向上させることができる。
ここで、パッド層３２ｂとパッド層３２ｃの銅配線領域３３は、垂直上方から透過的に見た場合に互いに重なりをもつように構成されることが好ましい。この場合、各パッド層の外郭配線の領域に加えて、銅配線領域の重なり領域にも、層間絶縁膜３５中にパッド層３２ｂとパッド層３２ｃを接続するためのビア３６を形成することができ、各パッド層の間をより多くのビアにより接続することができる。それによって、多層パッドの電気抵抗値を小さくすることができ、多層パッドを介して供給することができる電流量を増加させることができるとともに、半導体装置の製造工程において発生するビアの接続不良に対する信頼性を向上させることができる。
また、パッド層３２ｂ、３２ｃの格子状の銅配線領域３３の配線幅は、銅配線の最大幅、及び単位面積当たりの銅配線の最大占有率に関する制約が許容する最大幅に設定されることが好ましい。この場合、各パッド層において上述の銅配線に関する制約を満たしながら銅配線の占有面積を最大にすることができ、それによって、多層パッドの電気抵抗の値を小さくすることができる。それによって、多層パッドをデータ信号や制御信号等の授受のための入出力パッドとして用いた場合、信号の遅延を小さくすることができるとともに、多層パッドを電源電位供給のための入出力パッドとして用いた場合、多層パッドにおける電源電位のドロップを低減することができる。
また、図３では２層の銅パッド層を有する多層パッドの例を示したが、多層パッドを構成する銅パッド層の数はこれに限定されず、例えば３層以上にすることができる。３層以上の銅パッド層を有する場合は、最上層（アルミニウム配線層）を除く銅パッド層の配線レイアウトについて、少なくとも１つの銅パッド層が、図３のパッド層３２ｂ、３２ｃのように、他の銅パッド層の配線レイアウトに対して相補的な配線レイアウトとなるように構成すればよい。
更に、３層以上の銅パッド層を有する場合、銅配線を有するパッド層の配線レイアウトについて、隣接するパッド層が互いに相補的な配線レイアウトを有するように構成することが好ましい。この場合、上述した、クラックの伝播を防止する効果や多層パッドの下層領域へのダメージを防止する効果がより顕著になる。
また、図３に示した銅配線を有するパッド層を含む多層パッド構造は周知のダマシンプロセスによって形成することができる。本発明の多層パッド構造の製造方法としては、例えば上記特許文献１に記載された製造方法を用いればよい。
次に、パッド領域と内部回路領域を有する半導体装置の構造例を説明する。
図５は、本発明の第２の実施の形態における銅配線を有するパッド層を含む多層パッド領域と内部回路領域を有する半導体装置の断面図である。図中、図３で示したものと同一のものは同一の符号を用いて示されており、５１は半導体基板、５２は多層パッド領域、５３は内部回路領域、５４は素子分離絶縁領域、５５は内部回路を構成するトランジスタ、５６は内部回路を構成する多層配線、５７は多層パッドを構成するパッド層、５８は多層パッドの引き出し配線である。
内部回路領域５３は引き出し配線５８を介して多層パッド領域５２と接続され、多層パッドを介して外部システムから所定の電気信号（データ信号、制御信号、電源電位等）が供給される。内部回路領域５３には入出力（Ｉ／Ｏ）回路や記憶回路、演算回路等が含まれる。
図５の多層パッド領域５２は、図３の多層パッド構造と同様に、アルミニウム配線から構成されたパッド層５７ａと銅配線を有する複数のパッド層５７ｂ〜５７ｅとから構成される。複数のパッド層５７ｂ〜５７ｅは、隣接するパッド層が互いに相補的な配線レイアウトを有するように構成される。例えば、パッド層５７ｂ、５７ｄが図３（ｂ）に示したパッド層３２ｂと同様の配線レイアウトを有し、パッド層５７ｃ、５７ｅが図３（ｃ）に示したパッド層３２ｃと同様の配線レイアウトを有するように構成される。
図５に示した半導体装置では、半導体基板５１に対する垂直上方から多層パッド領域５２を透過的に見た場合、最上層５７ａより下層の領域において銅配線により覆われない領域が生じない。換言すれば、垂直上方から透過的に見た場合、多層パッド領域５２のすべてが、最上層５７ａのアルミニウム配線以外に、確実に銅配線により覆われる。
従って、試験工程におけるプロービング（針当て）や組み立て工程におけるワイヤボンディングなどの工程において多層パッドに外部から機械的ストレスが加わった場合であっても、図３の多層パッド構造の場合と同様に、半導体装置の信頼性を確保することができる。
図６は、本発明の第３の実施の形態における銅配線を有するパッド層を含む多層パッド領域と内部回路領域を有する半導体装置の断面図である。図中、図３、図５で示したものと同一のものは同一の符号を用いて示されており、６１は半導体基板、６２は多層パッド領域、６３は内部回路領域、６４は素子分離絶縁領域、６５は内部回路を構成するトランジスタ、６６は内部回路を構成する多層配線、６７は多層パッドを構成するパッド層、６８は多層パッドからの引き出し配線、６９はトランジスタ６５の接続配線である。
内部回路領域６３は引き出し配線６８を介して多層パッド領域６２と接続され、多層パッドを介して外部システムから所定の電気信号（データ信号、制御信号、電源電位等）が供給される。内部回路領域６３には入出力（Ｉ／Ｏ）回路や記憶回路、演算回路等が含まれる。
図６に示した半導体装置では、図５に示した半導体装置とは異なり、半導体基板６１上に、銅配線を有するパッド層を含む多層パッド領域６２と内部回路領域６３が垂直上方から見て互いに重なり合うように形成される。すなわち、多層パッドの下層領域に内部回路を構成するトランジスタ及びそれらの接続配線の一部が形成されている。多層パッドの下層領域には、例えば、入出力（Ｉ／Ｏ）回路を構成するトランジスタ６５やそれらの接続配線６９が形成される。このように入出力回路の上に多層パッドを形成した構造をとることにより、半導体装置のレイアウト面積を小さくすることができる。
図６の多層パッド領域６２は、図３の多層パッド構造と同様に、アルミニウム配線から構成されたパッド層６７ａと銅配線を有する複数のパッド層６７ｂ〜６７ｄとから構成される。複数のパッド層６７ｂ〜６７ｄは、隣接するパッド層が互いに相補的な配線レイアウトを有するように構成される。例えば、パッド層６７ｂ、６７ｄが図３（ｂ）に示したパッド層３２ｂと同様の配線レイアウトを有し、パッド層６７ｃが図３（ｃ）に示したパッド層３２ｃと同様の配線レイアウトを有するように構成される。
図６に示した半導体装置においても、図５に示した半導体装置と同様に、半導体基板６１に対する垂直上方から多層パッド領域６２を透過的に見た場合、最上層６７ａより下層の領域において銅配線により覆われない領域が生じない。換言すれば、垂直上方から透過的に見た場合、多層パッド領域６２のすべてが、最上層６７ａのアルミニウム配線以外に、確実に銅配線により覆われる。
従って、試験工程におけるプロービング（針当て）や組み立て工程におけるワイヤボンディングなどの工程においてパッドに外部から機械的ストレスが加わった場合であっても、図３、図５の場合と同様に、半導体装置の信頼性を確保することができる。特に、多層パッドの下層領域に形成した入出力（Ｉ／Ｏ）回路のトランジスタやそれらの接続配線が機械的ストレスによって破壊されることを防止することができるという特有の効果を奏する。
ここで、図５、図６に示した銅配線を有するパッド層を含む多層パッド領域と内部配線領域を有する半導体装置は周知のダマシンプロセスによって形成することができる。本発明の半導体装置の製造方法としては、例えば上記特許文献１に記載された製造方法を用いればよい。
次に、図３に示した多層パッド構造の他の構造例を説明する。
図７は、本発明の第４の実施の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図であり、図７（ａ）は断面図、図７（ｂ）及び図７（ｃ）は銅パッド層（単層）の平面図である。図中、図３で示したものと同一のものは同一の符号を用いて示されており、７１はパッド層である。
図７（ａ）に示した多層パッド構造は、銅配線を有するパッド層７１ｂ、７１ｃの配線レイアウトが図３に示した多層パッド構造のそれと異なる。その他の構造については同様であるので説明は省略する。
図７（ｂ）にパッド層７１ｂの配線レイアウトを、図７（ｃ）にパッド層７１ｃの配線レイアウトを示す。図７（ｂ）、図７（ｃ）に示したように、パッド層７１ｂ、７１ｃはそれぞれ内部に複数の矩形の層内絶縁領域を備えた格子状の銅配線構造を有するが、パッド層７１ｂは図３（ｃ）に示したパッド層３２ｃと同様の配線レイアウトを有する一方、パッド層７１ｃは図３（ｂ）に示したパッド層３２ｂと同様の配線レイアウトを有する。すなわち、パッド層７１ｂ、７１ｃの構造は図３のパッド層３２ｂ、３２ｃに対してパッド層の積層順序を入れ替えたようなものになっている。
図７に示した多層パッド構造においても、パッド層７１ｂ、７１ｃは互いに相補的な配線レイアウトを有するので、図３に示した多層パッド構造と同様に、半導体基板３１に対する垂直上方からパッド領域を透過的に見た場合、最上層７１ａより下層の領域において銅配線により覆われない領域が生じない。
従って、パッドに外部から機械的ストレスが加わった場合であっても、図３の場合と同様に半導体装置の信頼性を確保することができる。
図８は、本発明の第５の実施の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図であり、図８（ａ）及び図８（ｂ）は銅パッド層（単層）の平面図である。銅パッド層の平面図のみを図示し、多層パッド構造の断面図については図示を省略している。図中、図３で示したものと同一のものは同一の符号を用いて示されており、８１はパッド層である。
図８に示した多層パッド構造は、銅配線を有するパッド層８１ｂ、８１ｃの配線レイアウトが図３に示した多層パッド構造のそれと異なる。その他の構造については同様であるので説明は省略する。
図８（ａ）にパッド層８１ｂの配線レイアウトを、図８（ｂ）にパッド層８１ｂの配線レイアウトを示す。図８（ａ）、図８（ｂ）に示したように、パッド層８１ｂ、８１ｃはそれぞれ内部に層内絶縁領域を備えた銅配線構造を有するが、各々のパッド層の層内絶縁領域の形状が図３に示したパッド層３２ｂ、３２ｃのそれとは異なる。
すなわち、パッド層８１ｂは＋（プラス）型の形状を有する層内絶縁領域３４を中央に備えた銅配線構造を有する。パッド層８１ｃはＬ字型の形状を有する層内絶縁領域３４を矩形の外郭の角部近傍にそれぞれ備えた銅配線構造を有する。少なくともパッド層８１ｂ内の＋型の層内絶縁領域３４の直下に位置するパッド層８１ｃの領域には銅配線領域３３が形成され、少なくともパッド層８１ｃ内のＬ字型の層内絶縁領域３４の直上に位置するパッド層８１ｂの領域には銅配線領域３３が形成される。
図８に示した多層パッド構造においても、パッド層８１ｂ、８１ｃは互いに相補的な配線レイアウトを有するので、図３に示した多層パッド構造と同様に、半導体基板に対する垂直上方からパッド領域を透過的に見た場合、最上層のパッド層より下層の領域において銅配線により覆われない領域が生じない。
従って、パッドに外部から機械的ストレスが加わった場合であっても、図３の場合と同様に半導体装置の信頼性を確保することができる。
図９は、本発明の第６の実施の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図であり、図９（ａ）及び図９（ｂ）は銅パッド層（単層）の平面図である。銅パッド層の平面図のみを図示し、多層パッド構造の断面図については図示を省略している。図中、図３で示したものと同一のものは同一の符号を用いて示されており、９１はパッド層である。
図９に示した多層パッド構造は、銅配線を有するパッド層９１ｂ、９１ｃの配線レイアウトが図３に示した多層パッド構造のそれと異なる。その他の構造については同様であるので説明は省略する。
図９（ａ）にパッド層９１ｂの配線レイアウトを、図９（ｂ）にパッド層９１ｂの配線レイアウトを示す。図９（ａ）、図９（ｂ）に示したように、パッド層９１ｂ、９１ｃはそれぞれ内部に層内絶縁領域を備えた銅配線構造を有するが、各々のパッド層の層内絶縁領域の形状が図３に示したパッド層３２ｂ、３２ｃのそれとは異なる。
すなわち、パッド層９１ｂ、９１ｃはそれぞれＬ字型の形状を有する層内絶縁領域３４を矩形の外郭の対向する２つの角部近傍に備えた銅配線構造を有する。少なくともパッド層９１ｂ内のＬ字型の層内絶縁領域３４の直下に位置するパッド層９１ｃの領域には銅配線領域３３が形成され、少なくともパッド層９１ｃ内のＬ字型の層内絶縁領域３４の直上に位置するパッド層９１ｂの領域には銅配線領域３３が形成される。
図９に示した多層パッド構造においても、パッド層９１ｂ、９１ｃは互いに相補的な配線レイアウトを有するので、図３に示した多層パッド構造と同様に、半導体基板に対する垂直上方からパッド領域を透過的に見た場合、最上層のパッド層より下層の領域において銅配線により覆われない領域が生じない。
従って、パッドに外部から機械的ストレスが加わった場合であっても、図３の場合と同様に半導体装置の信頼性を確保することができる。
図１０は、本発明の第７の実施の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図であり、図１０（ａ）及び図１０（ｂ）は銅パッド層（単層）の平面図である。銅パッド層の平面図のみを図示し、多層パッド構造の断面図については図示を省略している。図中、図３で示したものと同一のものは同一の符号を用いて示されており、１０１はパッド層である。
図１０に示した多層パッド構造は、銅配線を有するパッド層１０１ｂ、１０１ｃの配線レイアウトが図３に示した多層パッド構造のそれと異なる。その他の構造については同様であるので説明は省略する。
図１０（ａ）にパッド層１０１ｂの配線レイアウトを、図１０（ｂ）にパッド層１０１ｂの配線レイアウトを示す。図１０（ａ）、図１０（ｂ）に示したように、パッド層１０１ｂ、１０１ｃはそれぞれ内部に層内絶縁領域を備えた銅配線構造を有するが、各パッド層の層内絶縁領域の形状が図３に示したパッド層３２ｂ、３２ｃのそれとは異なる。
すなわち、パッド層１０１ｂ、１０１ｃはそれぞれ、図の縦方向・横方向に一定のピッチで規則的にレイアウトされた、矩形を有する複数の層内絶縁領域１４を内部に備えたメッシュ状の銅配線構造を有する。但し、パッド層１０１ｂ内の層内絶縁領域のレイアウトは、パッド層１０１ｃ内の層内絶縁領域のそれに対して、図の縦方向・横方向それぞれに半ピッチ分ずらしたようなものになっている。このため、少なくともパッド層１０１ｂ内の矩形の層内絶縁領域３４の直下に位置するパッド層１０１ｃの領域には銅配線領域３３が形成され、少なくともパッド層１０１ｃ内の矩形の層内絶縁領域３４の直上に位置するパッド層１０１ｂの領域には銅配線領域３３が形成される。
従って、図１０に示した多層パッド構造においても、パッド層１０１ｂ、１０１ｃは互いに相補的な配線レイアウトを有するので、図３に示した多層パッド構造と同様に、半導体基板に対する垂直上方からパッド領域を透過的に見た場合、最上層のパッド層より下層の領域において銅配線により覆われない領域が生じない。換言すれば、垂直上方から透過的に見た場合、パッド領域のすべてが、最上層のアルミニウム配線以外に、確実に銅配線により覆われる。
従って、パッドに外部から機械的ストレスが加わった場合であっても、図３の場合と同様に半導体装置の信頼性を確保することができる。
尚、多層パッド構造における銅配線を有するパッド層内の層内絶縁領域の形状・レイアウトについては上述の各々の実施の形態で示した形状には限定されず、様々な変形例が存在する。多層パッド構造を構成する少なくとも２つのパッド層において、互いに相補的な配線レイアウトを有するように構成すればよく、換言すれば、上側のパッド層内の層内絶縁領域の直下に位置する下側のパッド層の領域には銅配線領域が形成され、同様に、下側のパッド層内の層内絶縁領域の直上に位置する上側のパッド層の領域には銅配線領域が形成されるように構成すればよい。
従来の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図である。 従来の多層パッド構造における絶縁膜のみが複数層にわたって積層された様子を示す図である。 本発明の第１の実施の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図である。 本発明の第１の実施の形態における最上層のパッド層から多層パッドの下層領域までの経路に少なくとも１つの銅配線領域が存在する様子を示す図である。 本発明の第２の実施の形態における銅配線を有するパッド層を含む多層パッド領域と内部回路領域を有する半導体装置の断面図である。 本発明の第３の実施の形態における銅配線を有するパッド層を含む多層パッド領域と内部回路領域を有する半導体装置の断面図である。 本発明の第４の実施の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図である。 本発明の第５の実施の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図である。 本発明の第６の実施の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図である。 本発明の第７の実施の形態における銅配線を有するパッド層を含む多層パッド構造を模式的に示した図である。
符号の説明
１１ 半導体基板、
１２ パッド層、
１３ パッド層を構成する配線領域、
１４ 配線領域１３内に設けられた層内絶縁領域、
１５ 層間絶縁膜、
１６ 層間絶縁膜中に設けられたビア、
１７ カバー膜、
３１ 半導体基板、
３２ パッド層、
３３ パッド層を構成する配線領域、
３４ 配線領域３３内に設けられた層内絶縁領域、
３５ 層間絶縁膜、
３６ 層間絶縁膜中に設けられたビア、
３７ カバー膜、
５１ 半導体基板、
５２ 多層パッド領域、
５３ 内部回路領域、
５４ 素子分離絶縁領域、
５５ 内部回路を構成するトランジスタ、
５６ 内部回路を構成する多層配線、
５７ 多層パッドを構成するパッド層、
５８ 多層パッドの引き出し配線、
６１ 半導体基板、
６２ 多層パッド領域、
６３ 内部回路領域、
６４ 素子分離絶縁領域、
６５ 内部回路を構成するトランジスタ、
６６ 内部回路を構成する多層配線、
６７ 多層パッドを構成するパッド層、
６８ 多層パッドからの引き出し配線、
６９ トランジスタ６５の接続配線、
７１ パッド層、
８１ パッド層、
９１ パッド層、
１０１ パッド層

Claims (10)

  1. 半導体基板上に設けられ、第１の銅配線領域と前記第１の銅配線領域内に設けられた第１の層内絶縁領域を有する第１のパッド層と、
    前記第１のパッド層の上に層間絶縁膜を介して設けられ、第２の銅配線領域と前記第２の銅配線領域内に設けられた第２の層内絶縁領域を有する第２のパッド層と
    を少なくとも有する多層パッドを備えた半導体装置であって、
    前記第１及び第２のパッド層において、前記第１の銅配線領域、前記第１の層内絶縁領域、前記第２の銅配線領域、及び前記第２の層内絶縁領域が、前記半導体基板に対する垂直上方から前記多層パッドを透過的に見た場合に、前記多層パッドに銅配線により覆われない領域が生じないようにレイアウトされたことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記第１及び第２のパッド層は、前記銅配線領域及び前記層内絶縁領域のレイアウトに関し、互いに相補的なレイアウトを有することを特徴とする半導体装置。
  3. 請求項１記載の半導体装置であって、
    少なくとも前記第２のパッド層の前記第２の層内絶縁領域の直下に位置する前記第１のパッド層の領域には前記第１の銅配線領域が形成され、
    少なくとも前記第１のパッド層の前記第１の層内絶縁領域の直上に位置する前記第２のパッド層の領域には前記第２の銅配線領域形成されたことを特徴とする半導体装置。
  4. 請求項１記載の半導体装置であって、
    前記第１のパッド層の前記第１の銅配線領域と前記第２のパッド層の前記第２の銅配線領域は、前記垂直上方から透過的に見た場合に、互いに重なりをもつように構成され、
    前記第１及び第２の銅配線領域の重なり領域に対して、前記層間絶縁膜中に、前記第１のパッド層と前記第２のパッド層を接続するためのビアを設けられたことを特徴とする半導体装置。
  5. 請求項２記載の半導体装置であって、
    前記多層パッドは前記第１及び第２のパッド層を含む３層以上の銅配線を有するパッド層により構成され、
    前記第１および第２のパッド層は互いに隣接していることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置であって、
    前記第１及び第２のパッド層はそれぞれダマシンプロセスによって形成されたことを特徴とする半導体装置。
  7. 請求項１記載の半導体装置であって、
    前記第１のパッド層の前記第１の銅配線領域及び前記第２のパッド層の前記第２の銅配線領域の配線幅はそれぞれ、銅配線の最大幅、及び単位面積当たりの銅配線の最大占有率に関する制約が許容する最大幅に設定されたことを特徴とする半導体装置。
  8. 請求項１記載の半導体装置であって、
    前記第１のパッド層の下層の領域に前記半導体装置の内部回路の一部が形成されたことを特徴とする半導体装置。
  9. 請求項８記載の半導体装置であって、
    前記内部回路は外部との電気信号の授受を行うための入出力回路であり、
    前記第１のパッド層の下層の領域に前記入出力回路を構成するトランジスタ及びそれらの接続配線の一部が形成されたことを特徴とする半導体装置。
  10. 請求項１記載の半導体装置であって、
    前記第１のパッド層の前記第１の銅配線領域及び前記第２のパッド層の前記第２の銅配線領域は、格子状もしくはメッシュ状の銅配線構造を構成することを特徴とする半導体装置。

JP2004291895A 2004-10-04 2004-10-04 半導体装置 Pending JP2006108329A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004291895A JP2006108329A (ja) 2004-10-04 2004-10-04 半導体装置
US11/240,645 US7800227B2 (en) 2004-10-04 2005-10-03 Semiconductor device with crack-resistant multilayer copper wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004291895A JP2006108329A (ja) 2004-10-04 2004-10-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2006108329A true JP2006108329A (ja) 2006-04-20

Family

ID=36315502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004291895A Pending JP2006108329A (ja) 2004-10-04 2004-10-04 半導体装置

Country Status (2)

Country Link
US (1) US7800227B2 (ja)
JP (1) JP2006108329A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048853A (ja) * 2005-08-09 2007-02-22 Matsushita Electric Ind Co Ltd 半導体装置
JP2008108798A (ja) * 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008124271A (ja) * 2006-11-13 2008-05-29 Rohm Co Ltd 半導体装置
JP2010103433A (ja) * 2008-10-27 2010-05-06 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2011061883A1 (ja) * 2009-11-18 2011-05-26 パナソニック株式会社 半導体装置
CN101304018B (zh) * 2007-05-09 2011-11-30 奇美电子股份有限公司 影像显示系统
JP2012033796A (ja) * 2010-08-02 2012-02-16 Panasonic Corp 半導体装置
US8912657B2 (en) 2006-11-08 2014-12-16 Rohm Co., Ltd. Semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3563030B2 (ja) * 2000-12-06 2004-09-08 シャープ株式会社 半導体装置の製造方法
JP4713936B2 (ja) * 2005-05-09 2011-06-29 株式会社東芝 半導体装置
JP2010093161A (ja) * 2008-10-10 2010-04-22 Panasonic Corp 半導体装置
JP2013206905A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置およびその製造方法
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
WO2020103875A1 (en) * 2018-11-21 2020-05-28 Changxin Memory Technologies, Inc. Distribution layer structure and manufacturing method thereof, and bond pad structure
US20200211949A1 (en) * 2018-12-26 2020-07-02 Intel Corporation Microelectronic assemblies with via-trace-via structures
CN111584450A (zh) * 2020-05-26 2020-08-25 四川中微芯成科技有限公司 用于引线键合的io焊垫结构
KR20220140129A (ko) 2021-04-09 2022-10-18 삼성전자주식회사 반도체 소자의 검출용 패드 구조물

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049190A (ja) * 1998-07-14 2000-02-18 Texas Instr Inc <Ti> 能動集積回路上のボンディングのためのシステム及び方法
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2004004002A1 (de) * 2002-07-01 2004-01-08 Infineon Technologies Ag Unter ein pad integrierte halbleiterstruktur
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481812B2 (ja) 1997-02-14 2003-12-22 株式会社ルネサステクノロジ 配線層にスリットを有する半導体装置または半導体ウエーハ及びその製造方法
JPH11150114A (ja) 1997-11-19 1999-06-02 Ricoh Co Ltd 半導体装置及びその製造方法
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6455943B1 (en) * 2001-04-24 2002-09-24 United Microelectronics Corp. Bonding pad structure of semiconductor device having improved bondability
JP4801296B2 (ja) 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20030218259A1 (en) * 2002-05-21 2003-11-27 Chesire Daniel Patrick Bond pad support structure for a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049190A (ja) * 1998-07-14 2000-02-18 Texas Instr Inc <Ti> 能動集積回路上のボンディングのためのシステム及び方法
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2004004002A1 (de) * 2002-07-01 2004-01-08 Infineon Technologies Ag Unter ein pad integrierte halbleiterstruktur
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944059B2 (en) 2005-08-09 2011-05-17 Panasonic Corporation Semiconductor device having a probing region
JP2007048853A (ja) * 2005-08-09 2007-02-22 Matsushita Electric Ind Co Ltd 半導体装置
JP2008108798A (ja) * 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US8912657B2 (en) 2006-11-08 2014-12-16 Rohm Co., Ltd. Semiconductor device
US9786601B2 (en) 2006-11-08 2017-10-10 Rohm Co., Ltd. Semiconductor device having wires
US9337090B2 (en) 2006-11-08 2016-05-10 Rohm Co., Ltd. Semiconductor device
US9184132B2 (en) 2006-11-08 2015-11-10 Rohm Co., Ltd. Semiconductor device
JP2008124271A (ja) * 2006-11-13 2008-05-29 Rohm Co Ltd 半導体装置
CN101304018B (zh) * 2007-05-09 2011-11-30 奇美电子股份有限公司 影像显示系统
JP2010103433A (ja) * 2008-10-27 2010-05-06 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2011108869A (ja) * 2009-11-18 2011-06-02 Panasonic Corp 半導体装置
US8742584B2 (en) 2009-11-18 2014-06-03 Panasonic Corporation Semiconductor device
WO2011061883A1 (ja) * 2009-11-18 2011-05-26 パナソニック株式会社 半導体装置
JP2012033796A (ja) * 2010-08-02 2012-02-16 Panasonic Corp 半導体装置

Also Published As

Publication number Publication date
US20060097396A1 (en) 2006-05-11
US7800227B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
US7800227B2 (en) Semiconductor device with crack-resistant multilayer copper wiring
JP5329068B2 (ja) 半導体装置
JP5205066B2 (ja) 半導体装置およびその製造方法
JP5984134B2 (ja) 半導体装置およびその製造方法、電子部品
JP3967199B2 (ja) 半導体装置及びその製造方法
KR100436001B1 (ko) 반도체 장치
JP4938983B2 (ja) 半導体集積回路
JP2008527710A (ja) 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置
JP2013206905A (ja) 半導体装置およびその製造方法
JP2008177249A (ja) 半導体集積回路のボンディングパッド、その製造方法、半導体集積回路、並びに電子機器
JP2005223245A (ja) 半導体装置
JP2009231513A (ja) 半導体装置
JPWO2005096364A1 (ja) 半導体装置及びその製造方法
JP2011146563A (ja) 半導体装置
JP2007019128A (ja) 半導体装置
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
JP2009218264A (ja) 半導体装置
KR100784878B1 (ko) 반도체 장치
JP2010140972A (ja) 半導体装置
JP2009176833A (ja) 半導体装置とその製造方法
JP2013120838A (ja) 半導体装置及び半導体チップ
JP5564557B2 (ja) 半導体装置
JP2006165054A (ja) 半導体装置
JPH03108338A (ja) 半導体集積回路装置
JP5553923B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011