JP5075611B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5075611B2
JP5075611B2 JP2007329505A JP2007329505A JP5075611B2 JP 5075611 B2 JP5075611 B2 JP 5075611B2 JP 2007329505 A JP2007329505 A JP 2007329505A JP 2007329505 A JP2007329505 A JP 2007329505A JP 5075611 B2 JP5075611 B2 JP 5075611B2
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor device
sealing resin
metal post
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007329505A
Other languages
English (en)
Other versions
JP2009152423A (ja
JP2009152423A5 (ja
Inventor
晋吾 樋口
弘守 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007329505A priority Critical patent/JP5075611B2/ja
Priority to US12/339,218 priority patent/US7928583B2/en
Publication of JP2009152423A publication Critical patent/JP2009152423A/ja
Publication of JP2009152423A5 publication Critical patent/JP2009152423A5/ja
Application granted granted Critical
Publication of JP5075611B2 publication Critical patent/JP5075611B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、半導体装置に関し、特に突起電極を備えた半導体装置に関する。
近年、半導体装置の更なる小型化の要望が強く、半導体チップを搭載したパッケージにおいても様々な工夫がなされている。そして、半導体チップの配線の外部端子をパッケージの裏面に配置し、配線の端末に球形の半田を取り付けて電極とするパッケージ構造の採用により、半導体装置の更なる小型化を図ることが可能となってきている。たとえば特許文献１に示すような、パッケージの大きさが半導体チップとほぼ同サイズであるＷＬＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型半導体装置が実用化されている。
図１０は、従来のＷＬＣＳＰ型半導体装置の構造を説明するための斜視図である。図１１は、従来のＷＬＣＳＰ型半導体装置の構造を説明するための断面図である。図１０および図１１より、ＷＬＣＳＰ型半導体装置１００は、上面（一方表面）に集積回路部（図示せず）が形成された半導体基板（半導体チップ）１１１と、半導体基板１１１の上面上に形成された電極パット１１２と、半導体基板１１１の上面上に形成された封止樹脂層１１３と、封止樹脂層１１３から上面が露出するように電極パット１１２の上に設けられた柱状のメタルポスト１１４と、メタルポスト１１４の上面上に形成された半田ボール（突起電極）１１５とを備えている。
このようにＷＬＣＳＰ型半導体装置１００では、半導体基板（半導体チップ）１１１の上面を封止樹脂層１１３で被覆して保護するとともに、外部端子としての半田ボール１１５をメタルポスト１１４の上面上に設けることによって、パッケージサイズを半導体基板（半導体チップ）１１１の大きさまで小型化することが可能となっている。この様なＷＬＣＳＰ型半導体装置１００は、プリント基板１１９などの外部基板上に直接実装されている。
図１２は、ＷＬＣＳＰ型半導体装置をプリント基板に実装したときの構造を説明するための断面図である。半導体装置１００は、半田ボール１１５とガラス／エポキシ基板などのプリント基板１１９が備える導電性バンプ部１１８との接続によりプリント基板１１９に実装されるとともに、半田ボール１１５および導電性バンプ部１１８を介して、半導体装置１００とプリント基板１１９とは電気的に接続されている。
特開２００４−１６１８８６号公報
上述のＷＬＣＳＰ型半導体装置１００のようなパッケージ構造を有する半導体装置をプリント基板１１９に実装した後、温度変化などによって半導体基板１１１およびプリント基板１１９に熱膨張あるいは熱収縮が起こる場合がある。このとき、プリント基板１１９と半導体基板１１１との熱膨張量の差あるいは熱収縮量の差によって生じる変形力は突起電極である半田ボール１１５に集中して作用する。このため、半田ボール１１５（特に半田ボール１１５と封止樹脂層１１３とが接触あるいは近接している半田ボール１１５の基根部）にクラック１２５の発生などの損傷あるいは破損が起きるといった問題が生じることがある。
本発明は、上記の課題を解決するためになされるものであり、この発明の目的は半田ボール（突起電極）に集中して作用する変形力を緩和あるいは打ち消すことによって、半田ボールへのクラックなどの損傷あるいは破損の発生を防止することが可能な半導体装置を提供することを目的とする。
上記目的を達成するために、本発明の半導体装置は、半導体基板と、半導体基板の上面上に形成された封止樹脂層と、封止樹脂層から上面が露出するように半導体基板の上面上に設けられたメタルポストと、メタルポストの上面上に設けられた突起電極と、封止樹脂層よりも弾性率が低い樹脂材料から構成され、突起電極と封止樹脂層との間に少なくとも一部が介在するように、封止樹脂層の上面上に設けられた低弾性樹脂層とを備える。
この構成により、本発明の半導体装置がプリント基板などの外部基板に実装された後に、温度変化などによって半導体基板と外部基板と間に熱膨張量あるいは熱収縮量の差が生じて、突起電極に変形力が集中して作用するという問題が起こった場合でも、突起電極と封止樹脂層との間に介在している低弾性樹脂層が、突起電極（特に、突起電極と封止樹脂層との接触または近接している部分）に作用している変形力を緩和あるいは打ち消すことができる。このため、突起電極の損傷あるいは破損を防止することができる。
上記目的を達成するために、本発明の半導体装置では、平面視において、低弾性樹脂層はメタルポストの周縁部に設けられている。
上記目的を達成するために、本発明の半導体装置では、低弾性樹脂層は封止樹脂層の上面を全て被覆している構成であっても良い。
上記目的を達成するために、本発明の半導体装置では、低弾性樹脂層を構成する材料としてポリイミドが利用でき、突起電極として半田が利用できる。
本発明の半導体装置によれば、本発明の半導体装置を外部基板に実装した後に、温度変化などによって半導体基板と外部基板との熱膨張量あるいは熱収縮量の差が生じて半田ボール（突起電極）に変形力が集中して作用する場合でも、突起電極と封止樹脂層との間に介在している低弾性樹脂層により突起電極に集中して作用する変形力を緩和あるいは打ち消すことができる。このため、半田ボールにクラックなどの損傷あるいは破損が発生することを防止することができる。
以下、本発明における実施形態について図面を参照して詳細に説明する。
第１実施形態
図１は、本発明の第１実施形態による半導体装置の構造を説明するための断面図である。図２は、本発明の第１実施形態による半導体装置の平面図である。図１より、本発明の第１実施形態による半導体装置１は、上面（一方表面）に集積回路部（図示せず）を有するシリコン基板１１と、シリコン基板１１の上面上に形成された電極パット１２と、シリコン基板１１の上面上に形成された封止樹脂層１３と、封止樹脂層１３から上面が露出するようにシリコン基板１１の上面上に設けられた柱状のメタルポスト１４と、メタルポスト１４の上面上に形成された半田ボール１５と、封止樹脂層１３と半田ボール１５との間に一部が介在するように封止樹脂層１３の上面上に形成された低弾性樹脂層１７とを備えている。なお、シリコン基板１１は本発明の「半導体基板」の一例であり、半田ボール１５は本発明の「突起電極」の一例である。
シリコン基板１１は、その上面（一方表面）に集積回路部（図示せず）および配線部（図示せず）を有している。
電極パット１２は、シリコン基板１１の上面に形成された配線部の一部であり、本実施形態ではＣｕからなる。電極パット１２の上にはメタルポスト１４が設けられている。
封止樹脂層１３は、電気絶縁性を具え、シリコン基板１１および電極パット１２の表面を被覆するとともに、シリコン基板１１および電極パット１２の表面を外部からの影響に対して保護する機能を有している。本実施形態では、封止樹脂層１３として、セラミックス粉末とエポキシ樹脂を複合したエポキシ複合材料が利用されている。また、封止樹脂層１３の表面上には、半田ボール１５近傍にて角１６が形成されている。また、メタルポスト１４と隣接する封止樹脂層１３の周縁部１３ａは、低弾性樹脂部１７によって、被覆されている。
メタルポスト１４は、シリコン基板１１の上面上に設けられ、電極パット１２を介して配線部と電気的に接続されている。また、メタルポスト１４は、Ｃｕからなる。また、メタルポスト１４の上面は封止樹脂層１３の上面から露出しており、メタルポスト１４の上面は封止樹脂層１３の上面よりも下方にある。本実施形態では、メタルポスト１４の上面は、封止樹脂層１３の方面よりも、３μｍほど下方にある。
半田ボール１５は、たとえば酸素分圧が低いあるいはほぼ無酸素状態である環境の下にて、封止樹脂層１３から露出しているメタルポスト１４の上面上に設けられ、突起電極として機能している。なお、角１６と半田ボール１５とは近接しているけれども、角１６と半田ボール１５との間に介在するように低弾性樹脂層１７が形成されているため、角１６と半田ボール１５とは直接には接してはいない。
低弾性樹脂層１７は、封止樹脂層１３の表面上の角１６を被覆するように形成されている。低弾性樹脂層１７の材質は、封止樹脂層１３よりも弾性率の低い樹脂材料からなり、本実施形態ではポリイミドを利用している。また、図２に示す如く、本発明の第１実施形態では、低弾性樹脂層１７は、平面視においてメタルポスト１４の周縁部に設けられており、且つ、角１６を全て被覆するように形成されている。低弾性樹脂層１７は、封止樹脂層１３の上面の周縁部１３ａを角１６からおおよそ幅３μｍの範囲で被覆しており、且つメタルポストの上面の周縁からおおよそ幅３μｍの範囲を被覆している。
図３は、本発明の第１実施形態による半導体装置をプリント基板に実装した状態を示した断面図である。本発明の第１実施形態による半導体装置１は、半導体装置１が備える半田ボール１５とプリント基板１９が備える導電性バンプ部１８との接続によってプリント基板１９に実装され、メタルポスト１４および半田ボール１５を介して、電極パット１２と導電性バンプ部１８とが電気的に接続されている。
図３において、たとえば、温度変化によりシリコン基板１１とプリント基板１９との間に熱膨張量の差あるいは熱収縮量の差が生じて、半田ボール１５（特に角１６に近接する半田ボール１５の基根部）に変形力が集中して作用する場合には、半田ボール１５と角１６との間に介在する低弾性樹脂層１７により、半田ボール１５に集中して作用する変形力を緩和あるいは打ち消すことができる。このため、半田ボール１５にクラックなどの損傷あるいは破損が発生することを防止することができる。
なお、第１実施形態では、半導体基板にはシリコン基板１１を、封止樹脂層１３にエポキシ複合材料を、メタルポスト１４にはＣｕを、突起電極には半田ボール１５を、低弾性樹脂層１７にはポリイミドを利用したが、本発明の半導体装置では、本実施形態の例に限定されず、種々の構成の変化が可能である。
低弾性樹脂層１７は、メタルポスト１４の上面を被覆しない構成であってもよく、角１６を被覆する構成であれば良い。また、低弾性樹脂層１７が角１６の少なくとも一部を覆う構成であっても、低弾性樹脂層１７により半田ボール１５に集中して作用する変形力を緩和あるいは打ち消すことができ、半田ボール１５にクラックなどの損傷あるいは破損が発生することを防止することができる。
図４は、第１実施形態の変形例による半導体装置の構成を説明する平面図である。図４では、平面視において、低弾性樹脂層１７ａは角１６のうちの３箇所を、低弾性樹脂層１７ｂは角１６のうちの２箇所を被覆している。このように低弾性樹脂層１７ａ，１７ｂが角１６の少なくとも一部を被覆する構成においても、低弾性樹脂層１７ａ，１７ｂが半田ボール１５に作用する変形力を低弾性樹脂層１７ａ，１７ｂにより緩和あるいは打ち消すことができる。さらに、低弾性樹脂層１７ａ，１７ｂは、メタルポスト１４の上面を被覆しない構成であってもよい。
また、低弾性樹脂層１７（１７ａ，１７ｂ）は、角１６を含む封止樹脂層１３の上面を全て被覆する構成であってもよい。
第２実施形態
図５は、本発明の第２実施形態による半導体装置の構造を説明するための断面図である。本発明の第２実施形態による半導体装置２は、上面（一方表面）に集積回路部（図示せず）を有するシリコン基板１１と、シリコン基板１１の上面上に形成された電極パット１２と、シリコン基板１１の上面上に形成された封止樹脂層１３と、封止樹脂層１３から上面が露出するようにシリコン基板１１の上面上に設けられたメタルポスト１４と、メタルポスト１４の上面上に形成された半田ボール１５と、封止樹脂層１３と半田ボール１５との間に一部が介在するように封止樹脂層１３の上面上に設けられた低弾性樹脂層２７とを備えている。
本発明の第２実施形態は第１実施形態の他の変形例であり、低弾性樹脂層２７が封止樹脂層１４の上面を全て被覆するように形成されている。そのほかの構成は、第１実施形態と同じ構成である。また、低弾性樹脂層２７は、メタルポスト１４の上面を被覆しない構成であってもよく、角１６の少なくとも一部を含む封止樹脂層１３の上面を被覆する構成であれば良い。
図５に示す構成においても、温度変化などに起因して、半田ボール２７（特に、封止樹脂層１３に近接する半田ボール２７の基根部）に集中して作用する変形力を低弾性樹脂層２７により緩和あるいは打ち消すことができるこのため、半田ボール２７にクラックなどの損傷あるいは破損が発生することを防止することができる。
つぎに、メタルポストの上面が封止樹脂層１３の上面と同一面となる場合にも、低弾性樹脂層により半田ボールに作用する変形力を緩和あるいは打ち消すことができる。
第３実施形態
図６は、本発明の第３実施形態による半導体装置の構造を説明するための断面図である。本発明の第３実施形態による半導体装置３は、上面（一方表面）に集積回路部（図示せず）を有するシリコン基板１１と、シリコン基板１１の上面上に形成された電極パット１２と、シリコン基板１１の上面上に形成された封止樹脂層１３と、封止樹脂層１３から上面が露出するようにシリコン基板１１の上面上に設けられた柱状のメタルポスト３４と、メタルポスト３４の上面上に設けられた半田ボール３５と、封止樹脂層１３と半田ボール３５との間に一部が介在するように形成された低弾性樹脂層３７とを備えている。
図６より、メタルポスト３４の上面は封止樹脂層１３の上面と同一面となるため、封止樹脂層１３の表面には角は形成されず、低弾性樹脂層３７は、メタルポスト１４に隣接する封止樹脂層１３の周縁部１３ａを被覆するように設けられている。そのほかの構成は第１実施形態と同様である。なお、低弾性樹脂層３７がメタルポスト１４に隣接する封止樹脂層１３の周縁部１３ａの少なくとも一部を被覆する構成であれば、低弾性樹脂層３７により半田ボール１５に作用する変形力を緩和あるいは打ち消すことができる。また、低弾性樹脂層３７は、メタルポスト３４の上面を被覆しない構成であっても良い。
さらに、低弾性樹脂層は、封止樹脂層１３の上面を全て被覆する構成であっても良い。
第４実施形態
図７は、本発明の第４実施形態による半導体装置の構造を説明するための断面図である。本発明の第４実施形態による半導体装置４は、上面（一方表面）に集積回路部（図示せず）を有するシリコン基板１１と、シリコン基板１１の上面上に形成された電極パット１２と、シリコン基板１１の上面上に形成された封止樹脂層１３と、封止樹脂層１３から上面が露出するようにシリコン基板１１の上面上に設けられた柱状のメタルポスト３４と、メタルポスト３４の上面上に形成された半田ボール半田ボール３５と、封止樹脂層１３と半田ボール３５との間に一部が介在するように封止樹脂層１３の上面上に形成された低弾性樹脂層４７とを備えている。
第４実施形態は、第３実施形態の変形例であり、低弾性樹脂層４７が、封止樹脂層１３の上面を全て被覆するように形成されている。そのほかの構成は第３実施形態と同様である。また、低弾性樹脂層４７は、メタルポスト３４の上面を被覆しない構成であってもよく、メタルポスト３４に隣接する封止樹脂層１３の周縁部１３ａの少なくとも一部を被覆する構成であれば良い。
図７に示す構成においても、温度変化などによって、半田ボール３５（特に封止樹脂層１３に近接する半田ボール３５の基根部）に変形力が集中して作用する場合であっても、低弾性樹脂層３７により変形力を緩和あるいは打ち消すことができる。このため、半田ボール３５にクラックなどの損傷あるいは破損が発生することを防止することができる。
さらに、メタルポストの上面が封止樹脂層１３の上面から上方に突出するように構成されている場合にも、低弾性樹脂層により半田ボールに作用する変形力を緩和あるいは打ち消すことができる。
第５実施形態
図８は、本発明の第５実施形態による半導体装置の構造を説明するための断面図である。本発明の第５実施形態による半導体装置５は、上面（一方表面）に集積回路部（図示せず）を有するシリコン基板１１と、シリコン基板１１の上面上に形成された電極パット１２と、シリコン基板１１の上面上に形成された封止樹脂層１３と、封止樹脂層１３から上面が露出するようにシリコン基板１１の上面上に設けられた柱状のメタルポスト５４と、メタルポスト５４の上面上に設けられた半田ボール５５と、封止樹脂層１３と半田ボール５５との間に一部が介在するように形成された低弾性樹脂層５７とを備えている。
図８より、メタルポスト５４の上面は封止樹脂層１３の上面より上方に突出した位置にあるため、低弾性樹脂層５７は、メタルポスト５４に隣接する封止樹脂層１３の周縁部１３ａを被覆している。そのほかの構成は第１実施形態と同様である。なお、低弾性樹脂層５７がメタルポスト５４に隣接する封止樹脂層１３の周縁部１３ａのうちの少なくとも一部を被覆する構成であれば、低弾性樹脂層５７により半田ボール５５に作用する変形力を緩和あるいは打ち消すことができる。また低弾性樹脂層５７は、メタルポスト５４の表面を被覆しない構成であっても良い。
さらに、低弾性樹脂層５７は、封止樹脂層１３の上面を全て被覆する構成であっても良い。
第６実施形態
図９は、本発明の第６実施形態による半導体装置の構造を説明するための断面図である。本発明の第６実施形態による半導体装置６は、上面（一方表面）に集積回路部（図示せず）を有するシリコン基板１１と、シリコン基板１１の上面上に形成された電極パット１２と、シリコン基板１１の上面上に形成された封止樹脂層１３と、封止樹脂層１３から上面が露出するようにシリコン基板１１の上面上に設けられた柱状のメタルポスト５４と、メタルポスト５４の上面上に設けられた半田ボール５５と、封止樹脂層１３と半田ボール５５との間に一部が介在するように形成された低弾性樹脂層６７とを備えている。
第６実施形態は、第５実施形態の変形例であり、低弾性樹脂層６７が、封止樹脂層１３の上面を全て被覆するように形成されている。そのほかの構成は第５実施形態と同様である。なお、低弾性樹脂層６７は、メタルポスト５４の表面を被覆しない構成であっても良く、メタルポスト５４に隣接する封止樹脂層１３の周縁部１３ａの少なくとも一部を被覆する構成であれば良い。
図９に示す第６実施形態の構成においても、温度変化などに起因する半田ボール５５（特に、封止樹脂層１３に近接する半田ボール５５の基根部）に集中して作用する変形力を、低弾性樹脂６７により緩和あるいは打ち消すことができる。このため、半田ボール５５にクラックなどの損傷あるいは破損が発生することを防止することができる。
なお、本発明は上記の実施形態に限定されず、種々の変形が可能である。
本発明の半導体装置によれば、低弾性樹脂層は、前記突起電極と前記封止樹脂層との間にその一部が介在するように形成される。低弾性樹脂層を構成する材料は、封止樹脂層を構成する材料よりも弾性率が低い樹脂材料が利用される。この構成により、本発明の半導体装置をプリント基板などの外部基板に実装した後に、温度変化などによって半導体基板と外部基板と間の熱膨張量あるいは熱収縮量の差が生じる場合であっても、半田ボール（突起電極）へ集中して作用する変形力を低弾性樹脂層により緩和あるいは打ち消すことができる。このため、半田ボール（突起電極）にクラックなどの損傷あるいは破損が発生することを防止することができる。
は、本発明の第１実施形態による半導体装置の構造を説明するための断面図である。 は、本発明の第１実施形態による半導体装置の平面図である。 は、本発明の第１実施形態による半導体装置をプリント基板に実装した状態を示した断面図である。 は、第１実施形態の変形例による半導体装置の構成を説明する平面図である。 は、本発明の第２実施形態による半導体装置の構造を説明するための断面図である。 は、本発明の第３実施形態による半導体装置の構造を説明するための断面図である。 は、本発明の第４実施形態による半導体装置の構造を説明するための断面図である。 は、本発明第５の実施形態による半導体装置の構造を説明するための断面図である。 は、本発明の第６実施形態による半導体装置の構造を説明するための断面図である。 は、従来のＷＬＣＳＰ型半導体装置の構造を説明するための斜視図である。 は、従来のＷＬＣＳＰ型半導体装置の構造を説明するための断面図である。 は、従来のＷＬＣＳＰ型半導体装置をプリント基板に実装したときの構造を説明するための断面図である。
符号の説明
１，１ａ，２，３，４，５，６ 半導体装置
１１ シリコン基板（半導体基板）
１２ 電極パット
１３ 封止樹脂層
１３ａ 周縁部
１４，３４，５４ メタルポスト
３５，４５，５５，６５ 半田ボール（突起電極）
１６ 角
１７，１７ａ，１７ｂ，２７，
３７，４７，５７ 低弾性樹脂層
１８ 導電性バンプ部
１９ プリント基板（外部基板）

Claims (14)

  1. 半導体基板と、
    前記半導体基板の上面上に形成された封止樹脂層と、
    前記封止樹脂層から上面が露出するように前記半導体基板の上面上に設けられたメタルポストと、
    前記メタルポストの上面上に設けられた突起電極と、
    前記封止樹脂層よりも弾性率が低い樹脂材料から構成され、前記突起電極と前記封止樹脂層との間に少なくとも一部が介在するように、前記封止樹脂層の上面上に設けられた低弾性樹脂層とを備え、
    平面視において、前記低弾性樹脂層は、前記メタルポストの周縁部の少なくとも一部、且つ、前記封止樹脂層と前記メタルポストとが接する境界表面に設けられることを特徴とする半導体装置。
  2. 平面視において、前記低弾性樹脂層は、前記境界表面の少なくとも１部に設けられることを特徴とする請求項１に記載の半導体装置。
  3. 前記低弾性樹脂層は、前記封止樹脂層の上面を全て被覆していることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記低弾性樹脂層は、ポリイミドからなることを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
  5. 前記突起電極は、半田からなることを特徴とする請求項１〜請求項４のいずれかに記載の半導体装置。
  6. 前記半導体基板は、シリコン基板であることを特徴とする請求項１〜請求項５のいずれかに記載の半導体装置。
  7. 前記封止樹脂層は、エポキシ複合材料からなることを特徴とする請求項１〜請求項６のいずれかに記載の半導体装置。
  8. 前記メタルポストは、Ｃｕからなることを特徴とする請求項１〜請求項７のいずれかに記載の半導体装置。
  9. 前記半導体基板は、その上面に、前記メタルポストと電気的に接続される電気パッドを有し、
    前記メタルポストは、前記電気パッドの上面に形成されることを特徴とする請求項１〜請求項８のいずれかに記載の半導体装置。
  10. 前記電気パッドは、前記半導体基板の上面に形成された配線部の一部であることを特徴とする請求項９に記載の半導体装置。
  11. 前記メタルポストの上面は、前記封止樹脂層の上面よりも下方にあることを特徴とする請求項１〜請求項１０のいずれかに記載の半導体装置。
  12. 前記メタルポストの上面は、前記封止樹脂層の上面と同一面であることを特徴とする請求項１〜請求項１１のいずれかに記載の半導体装置。
  13. 前記メタルポストの上面は、前記封止樹脂層の上面よりも上方よりも上方に突出した位置にあることを特徴とする請求項１〜請求項１２のいずれかに記載の半導体装置。
  14. 前記低弾性樹脂層は、前記メタルポストの上面を被覆しないことを特徴とする請求項１〜請求項１３のいずれかに記載の半導体装置。
JP2007329505A 2007-12-21 2007-12-21 半導体装置 Expired - Fee Related JP5075611B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007329505A JP5075611B2 (ja) 2007-12-21 2007-12-21 半導体装置
US12/339,218 US7928583B2 (en) 2007-12-21 2008-12-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007329505A JP5075611B2 (ja) 2007-12-21 2007-12-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2009152423A JP2009152423A (ja) 2009-07-09
JP2009152423A5 JP2009152423A5 (ja) 2010-12-09
JP5075611B2 true JP5075611B2 (ja) 2012-11-21

Family

ID=40787634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007329505A Expired - Fee Related JP5075611B2 (ja) 2007-12-21 2007-12-21 半導体装置

Country Status (2)

Country Link
US (1) US7928583B2 (ja)
JP (1) JP5075611B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
WO2011027185A1 (zh) * 2009-09-01 2011-03-10 先进封装技术私人有限公司 封装结构
JP5226639B2 (ja) * 2009-10-09 2013-07-03 株式会社テラミクロス 半導体装置およびその製造方法
JP2010268010A (ja) * 2010-08-31 2010-11-25 Sony Chemical & Information Device Corp 電子部品、並びに、接合体及びその製造方法
JP5966330B2 (ja) * 2011-11-24 2016-08-10 ローム株式会社 半導体チップおよび半導体パッケージ
US9627290B2 (en) * 2011-12-07 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure design for stress reduction
US9159686B2 (en) 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer
JP6182309B2 (ja) * 2012-11-28 2017-08-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496569B2 (ja) * 1999-04-23 2004-02-16 カシオ計算機株式会社 半導体装置及びその製造方法並びにその実装構造
JP3450238B2 (ja) * 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001339012A (ja) * 2000-05-30 2001-12-07 Nec Kyushu Ltd 半導体装置およびその製造方法
JP3998564B2 (ja) 2002-11-13 2007-10-31 株式会社巴川製紙所 半導体封止用硬化性接着剤組成物および接着シート
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
TWI295498B (en) * 2005-09-30 2008-04-01 Siliconware Precision Industries Co Ltd Semiconductor element with conductive bumps and fabrication method thereof

Also Published As

Publication number Publication date
US20090160063A1 (en) 2009-06-25
JP2009152423A (ja) 2009-07-09
US7928583B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
JP5075611B2 (ja) 半導体装置
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
KR100817073B1 (ko) 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
JP5185885B2 (ja) 配線基板および半導体装置
JP2008071953A (ja) 半導体装置
JP2000269371A (ja) 半導体装置および半導体実装構造体
KR20090070916A (ko) 반도체 장치 및 그 제조방법
US8089156B2 (en) Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
US20100044880A1 (en) Semiconductor device and semiconductor module
JP4165460B2 (ja) 半導体装置
JP4197140B2 (ja) 半導体装置
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP4045261B2 (ja) 半導体装置
US20050127487A1 (en) Semiconductor package with improved solder joint reliability
US20100283145A1 (en) Stack structure with copper bumps
TWI402955B (zh) 晶片封裝結構及封裝基板
JP2007059867A (ja) 半導体装置
JP2008010778A (ja) 半導体装置
US20060180944A1 (en) Flip chip ball grid array package with constraint plate
JP5078631B2 (ja) 半導体装置
JP4589743B2 (ja) 半導体装置
WO2012070168A1 (ja) 半導体チップ及び半導体装置
JP5971133B2 (ja) 回路基板
JP2006269804A (ja) 半導体装置
KR20080074654A (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

R150 Certificate of patent or registration of utility model

Ref document number: 5075611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees