JP5226639B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5226639B2 JP5226639B2 JP2009234819A JP2009234819A JP5226639B2 JP 5226639 B2 JP5226639 B2 JP 5226639B2 JP 2009234819 A JP2009234819 A JP 2009234819A JP 2009234819 A JP2009234819 A JP 2009234819A JP 5226639 B2 JP5226639 B2 JP 5226639B2
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- connection electrode
- semiconductor device
- buffer layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
この後、外部接続用電極上に半田ボールを形成する工程を行うのであるが、上記のような製造方法による場合には、例えば温度サイクル試験などの信頼性試験に於いて半田ボールに亀裂が生じ、あるいはさらに進展して破断が生じることがあった。
請求項2に記載の発明に係る半導体装置は、請求項1に記載の半導体装置において、前記緩衝層の開口部から露出された前記外部接続用電極の上面の中央部上に接合された半田ボールを更に具備することを特徴とする。
請求項3に記載の発明に係る半導体装置は、請求項2に記載の半導体装置において、前記半田ボールは前記外部接続用電極の中央部から、前記外部接続用電極の外周と前記封止膜との境界面よりも外側の領域の前記緩衝層上に亘って形成されていることを特徴とする。
請求項4に記載の発明に係る半導体装置は、請求項1乃至3のいずれか1項に記載の半導体装置において、前記緩衝層は、前記封止膜の角部から外部接続用電極の上面の周縁部に亘り、下降する傾斜面を有し、前記緩衝槽の傾斜面と前記外部接続用電極の上面との成す角は鋭角であることを特徴とする。
請求項5に記載の発明に係る半導体装置は、請求項1乃至4のいずれか1項に記載の半導体装置において、前記絶縁膜上に前記接続パッドに接続された配線が形成され、前記外部接続用電極は前記配線上に形成されていることを特徴とする。
請求項6に記載の発明に係る半導体装置は、請求項1乃至5のいずれか1項に記載の半導体装置において、前記緩衝層の開口部から露出された前記外部接続用電極の上面の中央部上にフラックス層または表面処理層が形成されていることを特徴とする。
請求項7に記載の発明に係る半導体装置は、請求項1乃至6のいずれか1項に記載の半導体装置において、前記緩衝層はポリイミド系樹脂、エポキシ系樹脂またはPBO系樹脂のいずれかにより形成されていることを特徴とする。
請求項8に記載の発明に係る半導体装置は、請求項1乃至7のいずれか1項に記載の半導体装置において、前記封止膜はシリカのフィラーが含まれた、エポキシ樹脂またはポリイミド系樹脂のいずれかにより形成されていることを特徴とする。
請求項9に記載の発明に係る半導体装置の製造方法は、半導体基板上に、外部接続用電極と、前記外部接続用電極の外周側面の周囲における前記半導体基板上に形成され、前記外部接続用電極の上面よりも高い位置に上面を有し、前記外部接続用電極の上面を露出する開口部を有する封止膜が形成された半導体基板組立体を準備する工程と、前記封止膜上に接着剤層を形成する工程と、少なくとも前記外部接続用電極の上面の周縁部およびその周囲の前記接着剤層上に形成され、前記外部接続用電極の上面の中央部を露出する開口部を有する緩衝層を形成する工程と、を具備することを特徴とする。
請求項10に記載の発明に係る半導体装置の製造方法は、請求項9に記載の半導体装置の製造方法において、さらに、前記外部接続用電極の上面に接合され、前記緩衝層の少なくとも前記外部接続用電極の上面の外周部に密着した半田ボールを形成する工程を具備することを特徴とする。
請求項11に記載の発明に係る半導体装置の製造方法は、請求項9又は10に記載の半導体装置の製造方法において、前記緩衝層を形成する工程は、スピンコーティング法、スキャン塗布法またはインジェット塗布法により前記封止膜の上面および前記外部接続用電極の上面の全体に前記緩衝層を形成し、その後、前記緩衝層に、前記外部接続用電極の上面の中央部を露出する開口部を形成する工程を含むことを特徴とする。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項9乃至11のいずれか1項に記載の半導体装置の製造方法において、前記緩衝層は、前記封止膜の角部から外部接続用電極の上面の周縁部に亘り、下降する傾斜面を有し、前記緩衝槽の傾斜面と前記外部接続用電極の上面との成す角は鋭角であることを特徴とする。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項9乃至12のいずれか1項に記載の半導体装置の製造方法において、前記緩衝層を形成する工程の後、前記半田ボールを形成する工程の前に、前記外部接続用電極の中央部にフラックス層または表面処理層を形成する工程を含むことを特徴とする。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項10に記載の半導体装置の製造方法において、前記半田ボールを形成する工程は、前記外部接続用電極の上面の中央部上に形成された前記フラックス層上または前記表面処理層上に半田ボールを搭載する工程と、前記半田ボールが搭載された半導体基板組立体をリフロー処理して前記半田ボールを前記緩衝層の開口部周縁部に密着する工程とを含むことを特徴とする。
請求項15に記載の発明に係る半導体装置の製造方法は、接続パッドを有する半導体基板を準備する工程と、前記半導体基板上に前記接続パッドを露出する開口部を有する絶縁膜を形成する工程と、前記絶縁膜上に、前記接続パッドに接続された配線を形成する工程と、前記配線に接続された外部接続用電極を前記配線上に形成する工程と、前記外部接続用電極の上面を露出させるようにして前記外部接続用電極の外周側面の周囲における前記絶縁膜上に封止膜を形成し、前記外部接続用電極の上面を前記外部接続用電極の上面よりも低くする工程と、前記封止膜上に接着剤層を形成する工程と、前記接着剤層上および前記外部接続用電極の上面上に緩衝層を形成する工程と、前記緩衝層における前記外部接続用電極の上面の中央部に対応する領域を除去する工程と、を具備することを特徴とする。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項15に記載の半導体装置の製造方法において、さらに、前記外部接続用電極の上面の中央部にフラックスを被着する工程と、前記フラックス上に半田ボールを搭載する工程と、前記外部接続用電極の上面の中央部に半田ボールが搭載された半導体基板をリフロー処理して、前記半田ボールを、少なくとも前記外部接続用電極の上面の周縁部上に形成された前記緩衝層の部分に密着する工程とを具備することを特徴とする。
以下、この発明の半導体装置について説明をする。
図1はこの発明の実施形態1に関する半導体装置10の拡大断面図を示す。図2は、ダイシングによって半導体装置10を得る前の半導体ウエハ1の平面図を示す。半導体装置10は、半導体ウエハ1上に行方向および列方向に、マトリクス状に配列されて形成される。半導体装置10は、後述する最終工程、すなわち、半田ボールを形成した後、半導体ウエハ1をダイシングライン2で切断することにより、同時に多数個が得られる。
半導体装置形成領域A内には、四つの側辺の各側辺に沿って接続パッド3が配列され、接続パッド3が配列された領域の内側には多数の外部接続用電極20が配列されている。外部接続用電極20は、通常は、半導体装置形成領域Aの周側辺から中心に向かう環状に配列されるが、これとは異なるように配列されることもある。
以下、図1を参照して半導体装置10の詳細について説明をするが、図面の明確化のため、図1においては、半導体装置形成領域A内の各側辺近傍にそれぞれ1個の外部接続用電極20が形成されているものとして説明する。
第1の配線13および第2の配線14は、銅系金属により形成することができる。配線15は、二層構造に限らず、三層以上の積層構造とすることもできる。その場合には、例えば、チタン(Ti)、タングステン(W)またはチタンとタングステンの合金などからなる金属層を1層以上介在させる。
第2の絶縁膜12上における外部接続用電極20の外周側面の周囲領域には、
シリコン酸化物の球状物であるシリカ等のフィラーが含まれた、-エポキシ樹脂またはポリイミド系樹脂からなる封止膜16が形成されている。封止膜16の側面は、半導体基板11の側面と同一位置にあり、第1の絶縁膜4および第2の絶縁膜12の周囲における半導体基板11上にも形成され、第1の絶縁膜4の側面および第2の絶縁膜12の側面を覆っている。
緩衝層31は、ポリイミド系樹脂、エポキシ系樹脂、PBO系樹脂等の有機樹脂または酸化シリコン等の無機材料によって、3μm〜20μmの厚さに形成される。
先ず、図4に図示されるように、半導体ウエハ1の各半導体装置形成領域A内に、集積回路11aと、この集積回路11aに接続された接続パッド3と、接続パッド3の中央部を露出する開口部4aを有し、半導体上ウエハ1の主面を覆う第1の絶縁膜4を形成する。接続パッド3は、例えば、アルミニウム系金属により形成される。第1の絶縁膜4を、半導体上ウエハ1の全面に、CVD(Chemical Vapor Deposition)法により酸化シリコンまたは窒化シリコン等の無機材料を成膜した後、第1の開口部4aを形成する。また、同時に、第1の絶縁膜4の側面がダイシングライン2より少し引っ込んだ位置となるように周囲を除去する。第1の絶縁膜4第1の開口部4aおよび周囲のパターニングは、一般に知られたフォトリソグラフィ技術を用いて形成することができる。
上記におけるフラックス層の形成に替えて、金またはニッケルなどの半田にぬれ性を示す金属層を形成する表面処理を行うようにしてもよい。
実施形態1においては、封止膜16と半田ボール35との間に緩衝層31のみが介在されている構成であった。しかし、封止膜16との接着力および密着力を増強するための層を介入させるようにしてもよい。以下に、そのような実施形態について記載する。
図15は本発明の半導体装置の実施形態2に関する拡大断面図である。
図15に図示された半導体装置50が、図1に図示された半導体装置10と相違する点は、緩衝層31と封止膜16との間に接着剤層36が形成されている点である。
その他の構成は実施形態1と同様であるので、同一部材に同一の図面参照番号を付してその説明を省略する。
接着剤層36は、封止膜16の上面16aおよび封止膜16の角部16cを含む外部接続用電極20との段差部における側面に形成されている。緩衝層31は、その接着剤層36の上面全体を覆って形成されている。
接着剤材料としては、熱硬化性樹脂系、熱可塑性樹脂系の他、2液常温硬化樹脂系、エマルジョン系等がある。また、ホットメルト系やエラストマ系がある。これらのいずれを用いてもよい。
この後、実施形態1と同様な方法で、接着剤層36上に緩衝層31を形成すればよい。
次に、図16に図示する本発明の半導体装置の実施形態3について説明する。
実施形態3における半導体装置60は、実施形態2における半導体装置50の接着剤層に替えて密着力向上膜を用いた点を特徴とする。他の構成は、実施形態1および実施形態2と同様であり、同一部材に同一の図面参照番号を付してその説明を省略する。
半導体装置60の密着力向上膜37は、封止膜16の上面16aのみに形成されており、封止膜16における外部接続用電極20の段差部の側面には形成されていない。この密着力向上膜37の上面および封止膜16の外部接続用電極20の段差部における側面を覆って緩衝層31が形成されている。
密着力向上膜37を形成するには、スクリーン印刷法、グラビア印刷法、凸版印刷法、インクジェット印刷法、スピンコート法、ダイコート法またはCVD法などを用いる。印刷法による場合は、1つの工程で外部接続用電極20の上面20aを除外したパターンを形成することができる。封止膜16の上面16aおよび外部接続用電極20の上面20aの全面に密着力向上膜37を設け、フォトリソグラフィ法により外部接続用電極20の上面20a上の部分を除去するようにしてもよい。除去する方法は、エッチング液によるウエットエッチング法あるいは実施形態2に記載したドライエッチング法のいずれでもよい。
実施形態3においても実施形態2と同様な効果を奏することができる。
少なくとも封止膜を研磨して外部接続用電極の上面を露出する工程と、外部接続用電極の上面を除去して外部接続用電極の上面を前記封止膜の上面より低くする工程と、封止膜上および外部接続用電極の上面上に緩衝層を形成する工程と、緩衝層における外部接続用電極の上面の中央部に対応する領域を除去する工程と、を具備するものであればよい。
2 ダイシングライン
3 接続パッド
4 第1の絶縁膜
4a 開口部
10、50、60 半導体装置
10A 半導体基板組立体
11 半導体基板
12 第2の絶縁膜
12a 開口部
13 第1の配線
14 第2の配線
15 配線
16 封止膜
16a 上面
16b 角部
16c 角部
20 外部接続用電極
20a 上面
31 緩衝層
31a 開口部
31b 傾斜面
35 半田ボール
36 接着剤層
37 密着力向上膜
Claims (16)
- 接続パッドを有する半導体基板と、
前記半導体基板上に形成され、前記接続パッドの一部を露出する開口部を有する絶縁膜と、
前記接続パッドに電気的に接続された外部接続用電極と、
前記外部接続用電極の外周側面の周囲における前記絶縁膜上に形成され、前記外部接続用電極の上面よりも高い位置に上面を有し、前記外部接続用電極の上面を露出する開口部を有する封止膜と、
前記外部接続用電極の上面の中央部を露出する開口部を有し、少なくとも前記外部接続用電極の上面の周縁部およびその周囲の前記封止膜を覆う緩衝層と、
前記緩衝層と前記封止膜との間に設けられた接着剤層と、
を具備することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記緩衝層の開口部から露出された前記外部接続用電極の上面の中央部上に接合された半田ボールを更に具備することを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、前記半田ボールは前記外部接続用電極の中央部から、前記外部接続用電極の外周と前記封止膜との境界面よりも外側の領域の前記緩衝層上に亘って形成されていることを特徴とする半導体装置。
- 請求項1乃至3のいずれか1項に記載の半導体装置において、前記緩衝層は、前記封止膜の角部から外部接続用電極の上面の周縁部に亘り、下降する傾斜面を有し、前記緩衝槽の傾斜面と前記外部接続用電極の上面との成す角は鋭角であることを特徴とする半導体装置。
- 請求項1乃至4のいずれか1項に記載の半導体装置において、前記絶縁膜上に前記接続パッドに接続された配線が形成され、前記外部接続用電極は前記配線上に形成されていることを特徴とする半導体装置。
- 請求項1乃至5のいずれか1項に記載の半導体装置において、前記緩衝層の開口部から露出された前記外部接続用電極の上面の中央部上にフラックス層または表面処理層が形成されていることを特徴とする半導体装置。
- 請求項1乃至6のいずれか1項に記載の半導体装置において、前記緩衝層はポリイミド系樹脂、エポキシ系樹脂またはPBO系樹脂のいずれかにより形成されていることを特徴とする半導体装置。
- 請求項1乃至7のいずれか1項に記載の半導体装置において、前記封止膜はシリカのフィラーが含まれた、エポキシ樹脂またはポリイミド系樹脂のいずれかにより形成されていることを特徴とする半導体装置。
- 半導体基板上に、外部接続用電極と、前記外部接続用電極の外周側面の周囲における前記半導体基板上に形成され、前記外部接続用電極の上面よりも高い位置に上面を有し、前記外部接続用電極の上面を露出する開口部を有する封止膜が形成された半導体基板組立体を準備する工程と、
前記封止膜上に接着剤層を形成する工程と、
少なくとも前記外部接続用電極の上面の周縁部およびその周囲の前記接着剤層上に形成され、前記外部接続用電極の上面の中央部を露出する開口部を有する緩衝層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 請求項9に記載の半導体装置の製造方法において、さらに、前記外部接続用電極の上面に接合され、前記緩衝層の少なくとも前記外部接続用電極の上面の外周部に密着した半田ボールを形成する工程を具備することを特徴とする半導体装置の製造方法。
- 請求項9又は10に記載の半導体装置の製造方法において、前記緩衝層を形成する工程は、スピンコーティング法、スキャン塗布法またはインジェット塗布法により前記封止膜の上面および前記外部接続用電極の上面の全体に前記緩衝層を形成し、その後、前記緩衝層に、前記外部接続用電極の上面の中央部を露出する開口部を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項9乃至11のいずれか1項に記載の半導体装置の製造方法において、前記緩衝層は、前記封止膜の角部から外部接続用電極の上面の周縁部に亘り、下降する傾斜面を有し、前記緩衝槽の傾斜面と前記外部接続用電極の上面との成す角は鋭角であることを特徴とする半導体装置の製造方法。
- 請求項9乃至12のいずれか1項に記載の半導体装置の製造方法において、前記緩衝層を形成する工程の後、前記半田ボールを形成する工程の前に、前記外部接続用電極の中央部にフラックス層または表面処理層を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項10に記載の半導体装置の製造方法において、前記半田ボールを形成する工程は、前記外部接続用電極の上面の中央部上に形成された前記フラックス層上または前記表面処理層上に半田ボールを搭載する工程と、前記半田ボールが搭載された半導体基板組立体をリフロー処理して前記半田ボールを前記緩衝層の開口部周縁部に密着する工程とを含むことを特徴とする半導体装置の製造方法。
- 接続パッドを有する半導体基板を準備する工程と、
前記半導体基板上に前記接続パッドを露出する開口部を有する絶縁膜を形成する工程と、
前記絶縁膜上に、前記接続パッドに接続された配線を形成する工程と、
前記配線に接続された外部接続用電極を前記配線上に形成する工程と、
前記外部接続用電極の上面を露出させるようにして前記外部接続用電極の外周側面の周囲における前記絶縁膜上に封止膜を形成し、前記外部接続用電極の上面を前記外部接続用電極の上面よりも低くする工程と、
前記封止膜上に接着剤層を形成する工程と、
前記接着剤層上および前記外部接続用電極の上面上に緩衝層を形成する工程と、
前記緩衝層における前記外部接続用電極の上面の中央部に対応する領域を除去する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 請求項15に記載の半導体装置の製造方法において、さらに、前記外部接続用電極の上面の中央部にフラックスを被着する工程と、前記フラックス上に半田ボールを搭載する工程と、前記外部接続用電極の上面の中央部に半田ボールが搭載された半導体基板をリフロー処理して、前記半田ボールを、少なくとも前記外部接続用電極の上面の周縁部上に形成された前記緩衝層の部分に密着する工程とを具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009234819A JP5226639B2 (ja) | 2009-10-09 | 2009-10-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009234819A JP5226639B2 (ja) | 2009-10-09 | 2009-10-09 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011082408A JP2011082408A (ja) | 2011-04-21 |
JP5226639B2 true JP5226639B2 (ja) | 2013-07-03 |
Family
ID=44076144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009234819A Expired - Fee Related JP5226639B2 (ja) | 2009-10-09 | 2009-10-09 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5226639B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000036552A (ja) * | 1998-07-17 | 2000-02-02 | Fujitsu Ltd | 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法 |
JP4440494B2 (ja) * | 2001-06-01 | 2010-03-24 | シチズンホールディングス株式会社 | 半導体装置の製造方法 |
JP4746342B2 (ja) * | 2005-04-15 | 2011-08-10 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
JP5075611B2 (ja) * | 2007-12-21 | 2012-11-21 | ローム株式会社 | 半導体装置 |
-
2009
- 2009-10-09 JP JP2009234819A patent/JP5226639B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011082408A (ja) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4611943B2 (ja) | 半導体装置 | |
US8492896B2 (en) | Semiconductor apparatus and semiconductor apparatus unit | |
US20070096329A1 (en) | Semiconductor device and manufacturing method of the same | |
JP2012069585A (ja) | 半導体装置およびその製造方法 | |
JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
JP2010103300A (ja) | 半導体装置及びその製造方法 | |
JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR102549580B1 (ko) | 플립 칩 | |
JP5361264B2 (ja) | 半導体装置 | |
JP2007005357A (ja) | 半導体装置の製造方法 | |
JP5226639B2 (ja) | 半導体装置およびその製造方法 | |
JP4812673B2 (ja) | 半導体装置 | |
JP5280650B2 (ja) | 半導体装置 | |
JP2010225690A (ja) | 半導体装置および半導体基板、並びに半導体装置の製造方法 | |
JP5243734B2 (ja) | 半導体装置 | |
JP4747508B2 (ja) | 半導体装置 | |
JP6455022B2 (ja) | プローブカード及びそれを用いた半導体装置の製造方法 | |
JP5656301B2 (ja) | 半導体装置 | |
JP4522213B2 (ja) | 半導体装置の製造方法 | |
JP5408995B2 (ja) | 半導体パッケージ | |
JP4341694B2 (ja) | 半導体素子の製造方法 | |
JP5414965B2 (ja) | 光学半導体装置及びその製造方法 | |
JP2022170158A (ja) | 多層配線基板 | |
JP4196954B2 (ja) | 半導体装置 | |
JP5226640B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |