JP4918069B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4918069B2 JP4918069B2 JP2008170061A JP2008170061A JP4918069B2 JP 4918069 B2 JP4918069 B2 JP 4918069B2 JP 2008170061 A JP2008170061 A JP 2008170061A JP 2008170061 A JP2008170061 A JP 2008170061A JP 4918069 B2 JP4918069 B2 JP 4918069B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor chip
- semiconductor device
- carrier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
11 コーナーセル
12 入出力セル
13 電極パッド
14 ESD保護セル
15 電源分離セル
16 プロービング専用パッド
20 キャリア
21,21a,21b,21c キャリア上の配線パターン
22,22a,22b,22c キャリア中のビア
30 封止樹脂
Claims (6)
- 半導体チップと、当該半導体チップの外部接続のためのキャリアとをフリップチップ接続してなる半導体装置であって、
前記半導体チップは、
コーナー部と、
前記コーナー部の2辺に隣接する周縁部とを備え、
前記周縁部には、信号入出力回路素子を含む複数の入出力セルが配置され、
前記複数の入出力セルの上には、電極パッドが配置され、
前記電極パッドは、千鳥状のパッド配列をなすように内側パッド列と外側パッド列とを構成し、
前記周縁部のうち、前記コーナー部に隣接する領域をパッド配置制約領域とし、
前記パッド配置制約領域では、他の種類の機能セルが配置され、
前記他の種類の機能セルは電源分離セルであることを特徴とする半導体装置。 - 半導体チップを有する半導体装置において、
前記半導体チップは、コーナー部と、それぞれが前記コーナー部と隣接する第1及び第2の周縁部とを備え、
前記第1及び第2の周縁部のそれぞれには、信号入出力回路素子を含む複数の入出力セルが、前記半導体チップの周縁に沿った方向に並んで配置され、
前記複数の入出力セルの上方には、前記複数の入出力セルのそれぞれに対応する電極パッドが配置され、
前記電極パッドは、千鳥状のパッド配列をなすように内側パッド列と外側パッド列とを構成し、
前記第1又は第2の周縁部のうち、前記コーナー部に隣接する領域をパッド配置制約領域とし、
前記パッド配置制約領域には、入出力セルは配置されず、他の種類の機能セルが配置され、かつ、前記他の種類の機能セルの上方には、前記機能セルと接続される電極パッドが存在しないことを特徴とする半導体装置。 - 請求項2に記載の半導体装置であって、
前記半導体チップと、前記半導体チップの外部接続のためのキャリアとをフリップチップ接続してなることを特徴とする半導体装置。 - 請求項2又は3に記載の半導体装置であって、
前記他の種類の機能セルはESD保護セルであることを特徴とする半導体装置。 - 請求項2又は3に記載の半導体装置であって、
前記他の種類の機能セルは電源分離セルであることを特徴とする半導体装置。 - 請求項1に記載の半導体装置であって、
前記電極パッドは、各々凸字状の平面形状を備え、幅狭プロービング部と、前記キャリア表面上の配線パターンにバンプ接続される幅広ボンディング部とを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170061A JP4918069B2 (ja) | 2008-06-30 | 2008-06-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170061A JP4918069B2 (ja) | 2008-06-30 | 2008-06-30 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007061240A Division JP4167713B2 (ja) | 2007-03-12 | 2007-03-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008252126A JP2008252126A (ja) | 2008-10-16 |
JP4918069B2 true JP4918069B2 (ja) | 2012-04-18 |
Family
ID=39976628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008170061A Expired - Fee Related JP4918069B2 (ja) | 2008-06-30 | 2008-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4918069B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6118652B2 (ja) | 2013-02-22 | 2017-04-19 | ルネサスエレクトロニクス株式会社 | 半導体チップ及び半導体装置 |
US9929095B2 (en) | 2014-11-06 | 2018-03-27 | Qualcomm Incorporated | IO power bus mesh structure design |
WO2020079830A1 (ja) * | 2018-10-19 | 2020-04-23 | 株式会社ソシオネクスト | 半導体チップ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3414645B2 (ja) * | 1998-06-26 | 2003-06-09 | 沖電気工業株式会社 | 半導体装置 |
JP2003060051A (ja) * | 2001-08-10 | 2003-02-28 | Rohm Co Ltd | 半導体集積回路装置及びそれを用いた電子装置 |
-
2008
- 2008-06-30 JP JP2008170061A patent/JP4918069B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008252126A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3986989B2 (ja) | 半導体装置 | |
JP3599108B2 (ja) | アレー型ボンディングパッドを備える半導体チップの内部回路構造及びその製造方法 | |
JP2009164195A (ja) | 半導体チップ | |
US20110215481A1 (en) | Semiconductor device | |
JP3407025B2 (ja) | 半導体装置及びその製造方法 | |
US20100276816A1 (en) | Separate probe and bond regions of an integrated circuit | |
JP4918069B2 (ja) | 半導体装置 | |
KR100457366B1 (ko) | 반도체 집적 회로 장치 | |
JP5848517B2 (ja) | 半導体装置 | |
KR20080101618A (ko) | 구동 ic용 무딤플 금 범프 | |
JP2008182062A (ja) | 半導体装置 | |
US8717059B2 (en) | Die having wire bond alignment sensing structures | |
JP4167713B2 (ja) | 半導体装置 | |
JP5356904B2 (ja) | 半導体集積回路チップ | |
JP2005026679A (ja) | 半導体装置 | |
US20150372008A1 (en) | Semiconductor integrated circuit | |
JP2011176011A (ja) | 半導体集積回路装置 | |
JP2007173388A (ja) | 半導体集積回路装置 | |
JP2013161959A (ja) | 半導体集積回路および電子機器 | |
JP4221019B2 (ja) | 半導体装置 | |
JP5855913B2 (ja) | 半導体装置 | |
US7999370B2 (en) | Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same | |
JP2009016750A (ja) | 半導体装置 | |
JP2009010187A (ja) | 半導体実装用基板および半導体パッケージ | |
JP5252027B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4918069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |