JP4167713B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4167713B2 JP4167713B2 JP2007061240A JP2007061240A JP4167713B2 JP 4167713 B2 JP4167713 B2 JP 4167713B2 JP 2007061240 A JP2007061240 A JP 2007061240A JP 2007061240 A JP2007061240 A JP 2007061240A JP 4167713 B2 JP4167713 B2 JP 4167713B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- pad
- semiconductor chip
- electrode pads
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
11 コーナーセル
12 入出力セル
13 電極パッド
14 ESD保護セル
15 電源分離セル
16 プロービング専用パッド
20 キャリア
21,21a,21b,21c キャリア上の配線パターン
22,22a,22b,22c キャリア中のビア
30 封止樹脂
Claims (3)
- 半導体チップと、当該半導体チップの外部接続のためのキャリアとをフリップチップ接続してなる半導体装置であって、
前記半導体チップは、
各々前記半導体チップの表面上の複数の周縁部の各々に並ぶように形成された信号入出力回路素子を含む複数の入出力セルと、
各々前記複数の入出力セルのうち対応する入出力セルの上に形成された複数の電極パッドとを備え、
前記半導体チップは、集積回路素子が形成された中央部分と、複数のコーナー部と、前記複数の周縁部とを構成し、
前記複数の電極パッドは、千鳥状のパッド配列をなすように内側パッド列と外側パッド列とを構成し、
前記周縁部はパッド配置制約領域と他の領域とを構成し、当該パッド配置制約領域内では、前記キャリア表面上に形成された配線パターンにバンプ接続される電極パッドの用途に制約が課されており、
前記他の領域と前記コーナー部とは、それぞれ前記パッド配置制約領域の両側に隣接し、
前記パッド配置制約領域における前記内側パッド列は、各々前記キャリア表面上の配線パターンに個別にバンプ接続され、かつ前記内側パッド列を構成する少なくとも2個の電極パッドが前記キャリア内で互いに短絡され、
前記キャリア内で互いに短絡された電極パッドに対応する入出力セルは、1個の高駆動電流能力セルとして機能することを特徴とする半導体装置。 - 半導体チップと、当該半導体チップの外部接続のためのキャリアとをフリップチップ接続してなる半導体装置であって、
前記半導体チップは、
各々前記半導体チップの表面上の複数の周縁部の各々に並ぶように形成された信号入出力回路素子を含む複数の入出力セルと、
各々前記複数の入出力セルのうち対応する入出力セルの上に形成された複数の電極パッドとを備え、
前記半導体チップは、集積回路素子が形成された中央部分と、複数のコーナー部と、前記複数の周縁部とを構成し、
前記複数の電極パッドは、千鳥状のパッド配列をなすように内側パッド列と外側パッド列とを構成し、
前記周縁部はパッド配置制約領域と他の領域とを構成し、当該パッド配置制約領域内では、前記キャリア表面上に形成された配線パターンにバンプ接続される電極パッドの用途に制約が課されており、
前記他の領域と前記コーナー部とは、それぞれ前記パッド配置制約領域の両側に隣接し、
前記パッド配置制約領域における前記内側パッド列は、各々前記キャリア表面上の配線パターンに個別にバンプ接続され、かつ前記内側パッド列を構成する少なくとも2個の電極パッドが前記キャリア内で互いに短絡され、
前記キャリア内で互いに短絡された電極パッドに対応する入出力セルは、1個の低インピーダンスセルとして機能することを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記複数の電極パッドは、各々凸字状の平面形状を備え、幅狭プロービング部と、前記キャリア表面上の配線パターンにバンプ接続される幅広ボンディング部とを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061240A JP4167713B2 (ja) | 2007-03-12 | 2007-03-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061240A JP4167713B2 (ja) | 2007-03-12 | 2007-03-12 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003087824A Division JP3986989B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008170061A Division JP4918069B2 (ja) | 2008-06-30 | 2008-06-30 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007201489A JP2007201489A (ja) | 2007-08-09 |
JP2007201489A5 JP2007201489A5 (ja) | 2008-08-07 |
JP4167713B2 true JP4167713B2 (ja) | 2008-10-22 |
Family
ID=38455675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007061240A Expired - Fee Related JP4167713B2 (ja) | 2007-03-12 | 2007-03-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4167713B2 (ja) |
-
2007
- 2007-03-12 JP JP2007061240A patent/JP4167713B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007201489A (ja) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3986989B2 (ja) | 半導体装置 | |
JP3599108B2 (ja) | アレー型ボンディングパッドを備える半導体チップの内部回路構造及びその製造方法 | |
KR20060110044A (ko) | 더미 솔더 볼을 갖는 bga형 반도체 칩 패키지와 그 기판실장 구조 | |
US8115321B2 (en) | Separate probe and bond regions of an integrated circuit | |
JP3407025B2 (ja) | 半導体装置及びその製造方法 | |
JP4918069B2 (ja) | 半導体装置 | |
KR100457366B1 (ko) | 반도체 집적 회로 장치 | |
JP5848517B2 (ja) | 半導体装置 | |
KR20080101618A (ko) | 구동 ic용 무딤플 금 범프 | |
JP2008182062A (ja) | 半導体装置 | |
US8717059B2 (en) | Die having wire bond alignment sensing structures | |
JP4167713B2 (ja) | 半導体装置 | |
JP5356904B2 (ja) | 半導体集積回路チップ | |
JP2011176011A (ja) | 半導体集積回路装置 | |
JP2013161959A (ja) | 半導体集積回路および電子機器 | |
US20080001273A1 (en) | Semiconductor package having optimal interval between bond fingers for reduced substrate size | |
JP5855913B2 (ja) | 半導体装置 | |
JP4221019B2 (ja) | 半導体装置 | |
US7999370B2 (en) | Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same | |
WO2014142076A1 (ja) | 半導体装置 | |
JP4889667B2 (ja) | 半導体装置 | |
JP2009016750A (ja) | 半導体装置 | |
JP2009010187A (ja) | 半導体実装用基板および半導体パッケージ | |
JP2012146979A (ja) | 集積回路内における、インターフェースデバイスの面積効率の良い配列 | |
JP2008060215A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4167713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |