JP2009016750A - 半導体装置 - Google Patents

Abstract

【課題】本発明は、外部接続用回路と電気的に接続されたボンディング用電極パッド及び検査用電極パッドを備えた半導体装置に関し、面方向のサイズを小型化することのできる半導体装置を提供することを課題とする。
【解決手段】外部接続用回路１２と、外部接続用回路１２の上方に配置されると共に、外部接続用回路１２と電気的に接続された検査用電極パッド４３及びボンディング用電極パッド４４と、を備え、外部接続用回路１２が隣り合うように所定の方向Ａに複数配列された半導体装置１０であって、ボンディング用電極パッド４４の所定の方向Ａの幅Ｗ３を検査用電極パッド４３の所定の方向Ａの幅Ｗ２よりも狭くして、ボンディング用電極パッド４４と検査用電極パッド４３とを所定の方向Ａに交互に配置すると共に、外部接続用回路１２の所定の方向Ａの幅Ｗ１を検査用電極パッド４３の所定の方向Ａの幅Ｗ２よりも狭くした。
【選択図】図２

Description

本発明は、半導体装置に係り、特に外部接続用回路と電気的に接続されたボンディング用電極パッド及び検査用電極パッドを備えた半導体装置に関する。

従来の半導体装置は、内部回路と、内部回路と電気的に接続され、半導体装置の外周部に配置された外部接続用回路と、ボンディング用電極パッドと、プローブ装置のプローブピンを接触させることにより、電気的な検査を行うための検査用電極パッドとを有する。ボンディング用電極パッド及び検査用電極パッドは、電気信号の入出力用の回路である外部接続用回路と電気的に接続されている。

このような構成とされた半導体装置には、図１に示すように、所定の方向に隣接するように配置された複数の外部接続用回路の上方に、ボンディング用電極パッド及び検査用電極パッドをそれぞれ配置して、半導体装置のサイズを小型化したものがある。

図１は、従来の半導体装置の平面図である。

図１を参照するに、従来の半導体装置１００は、図示していない内部回路と、複数の外部接続用回路１０１と、ボンディング用電極パッド１０３と、検査用電極パッド１０４と、配線１０６と、配線パターン１０７とを有する。内部回路（図示せず）は、複数の外部接続用回路１０１と電気的に接続されている。複数の外部接続用回路１０１は、半導体チップ１００の外周縁１００Ａの近傍に設けられている。複数の外部接続用回路１０１は、他の外部接続用回路１０１と隣接するように、所定の方向Ｉ（この場合、半導体チップ１００の外周縁１００Ａの延在方向）に配置されている。複数の外部接続用回路１０１は、ボンディング用電極パッド１０３、検査用電極パッド１０４、配線１０６、及び配線パターン１０７の下方に配置されている。外部接続用回路１０１は、内部回路に電気信号を入力すると共に、内部回路からの電気信号を出力する入出力用の回路である。また、近年の半導体装置１００の多機能化に伴い、半導体装置１００に配設される外部接続用回路１０１の数は増加している。

ボンディング用電極パッド１０３は、内部回路（図示せず）の近傍に位置する部分の各外部接続用回路１０１の上方にそれぞれ１つ設けられている。複数の外部接続用回路１０１の上方に設けられたボンディング用電極パッド１０３は、半導体チップ１００の外周縁１００Ａと略平行な直線Ｊ上に配置されている。ボンディング用電極パッド１０３は、金属ワイヤ或いはバンプ等を介して、配線基板（例えば、インターポーザ）と電気的に接続されるパッドである。

検査用電極パッド１０４は、半導体基板１００の外周縁１００Ａの近傍に位置する部分の各外部接続用回路１０１の上方にそれぞれ１つ設けられている。検査用電極パッド１０４は、ボンディング用電極パッド１０３が設けられた面と同一平面上に設けられている。複数の外部接続用回路１０１の上方に設けられた検査用電極パッド１０４は、半導体チップ１００の外周縁１００Ａと略平行な直線Ｋ上に配置されている。検査用電極パッド１０４は、配線１０６を介して、ボンディング用電極パッド１０３と電気的に接続されている。

配線１０６は、ボンディング用電極パッド１０３及び検査用電極パッド１０４が配設された面と同一平面上に設けられている。配線１０６は、ボンディング用電極パッド１０３と検査用電極パッド１０４との間に配置されている。配線１０６は、その一方の端部がボンディング用電極パッド１０３と接続されており、他方の端部が検査用電極パッド１０４と接続されている。配線１０６は、ボンディング用電極パッド１０３と検査用電極パッド１０４とを電気的に接続するための配線である。

配線パターン１０７は、検査用電極パッド１０４と半導体基板１００の外周縁１００Ａとの間の領域、及びその下方の領域に設けられると共に、外部接続用回路１０１の上方に配置されている。配線パターン１０７は、外部接続用回路１０１及び検査用電極パッド１０４と接続されている。配線パターン１０７は、外部接続用回路１０１と検査用電極パッド１０４とを電気的に接続するためのものである。

このように、外部接続用回路１０１の上方にボンディング用電極パッド１０３及び検査用電極パッド１０４を配置することにより、半導体装置１００の面方向のサイズの小型化を図ることができる（例えば、特許文献１参照。）。
国際公開第０４／０９３１１９１号パンフレット

しかしながら、従来の半導体装置１００では、ボンディング用電極パッド１０３の所定の方向Ｉの幅Ｎ１及び／又は検査用電極パッド１０４の所定の方向Ｉの幅Ｎ２の大きさにより、１つのボンディング用電極パッド１０３と、１つの検査用電極パッド１０４と、１つの外部接続用回路１０１とを有した構造体１１０の所定の方向Ｉの幅が決定されてしまう。このため、外部接続用回路１０１の所定の方向Ｉの幅Ｎ３をボンディング用電極パッド１０３の幅Ｎ１及び検査用電極パッド１０４の幅Ｎ２よりも狭くしても半導体装置１００の面方向のサイズを小型化することができないという問題があった。

そこで、本発明は上記の点に鑑みてなされたものであり、半導体装置の面方向のサイズを小型化することのできる半導体装置を提供することを目的とする。

本発明の一観点によれば、内部回路と電気的に接続された外部接続用回路と、前記外部接続用回路の上方に配置されると共に、前記外部接続用回路と電気的に接続されたボンディング用電極パッド及び検査用電極パッドと、を備え、前記外部接続用回路が隣接するように所定の方向に複数配列された半導体装置であって、前記ボンディング用電極パッドの前記所定の方向の幅を前記検査用電極パッドの前記所定の方向の幅よりも狭くして、前記ボンディング用電極パッドと前記検査用電極パッドとを前記所定の方向に交互に配置すると共に、前記外部接続用回路の前記所定の方向の幅を前記検査用電極パッドの前記所定の方向の幅よりも狭くしたことを特徴とする半導体装置が提供される。

本発明によれば、ボンディング用電極パッドの所定の方向の幅を検査用電極パッドの所定の方向の幅よりも狭くして、ボンディング用電極パッドと検査用電極パッドとを所定の方向に交互に配置すると共に、外部接続用回路の所定の方向の幅を検査用電極パッドの所定の方向の幅よりも狭くすることにより、１つのボンディング用電極パッドと、１つの検査用電極パッドと、１つの外部接続用回路とを有した構造体の所定の方向の幅を従来よりも狭くすることが可能となるため、半導体装置の面方向のサイズを小型化することができる。

また、前記検査用電極パッドを、平面視した状態で前記検査用電極パッドの一部が、該検査用電極パッドと隣り合う前記ボンディング用電極パッドの下方に配置された前記外部接続用回路と重なるように配置してもよい。これにより、半導体装置の面方向のサイズをさらに小型化することができる。

さらに、前記外部接続用回路は、前記内部回路からの電気信号を出力する出力回路、前記内部回路に電気信号を入力する入力回路、及び電気信号を入出力する入出力回路のうちのいずれか１つと、静電気放電から前記内部回路を保護する保護回路とを備えてもよい。このように、外部接続用回路に保護回路を設けることにより、静電気放電から内部回路を保護することができる。

また、前記所定の方向に延在すると共に、平面視した状態において、複数の前記外部接続用回路と重なるように配置された電源用配線と、前記所定の方向に延在すると共に、前記電源用配線と対向するように前記電源用配線と同一平面上に設けられ、平面視した状態において、複数の前記外部接続用回路と重なるように配置された接地用配線と、を備え、前記ボンディング用電極パッドと前記検査用電極パッドとの間の領域、及びその下方の領域に、前記ボンディング用電極パッドと、前記検査用電極パッドと、前記外部接続用回路とを電気的に接続する配線パターンを設けてもよい。

このように、ボンディング用電極パッドと検査用電極パッドとの間の領域、及びその下方の領域に、ボンディング用電極パッドと、検査用電極パッドと、外部接続用回路とを電気的に接続する配線パターンを設けることにより、各検査用電極パッドから配線パターンまでの距離を略等しくすることが可能となる。これにより、各外部接続用回路に発生する信号配線側の寄生抵抗及び寄生容量の差を抑制することができる。

さらに、前記複数の外部接続用回路毎に設けられた前記配線パターンを、平面視した状態において、前記所定の方向に延在する直線上に配置してもよい。これにより、電源用配線の所定の方向と直交する方向の配線幅と、接地用配線の所定の方向と直交する方向の配線幅とを十分に確保することができる。

また、前記保護回路は、前記電源用配線と電気的に接続された第１の保護回路と、前記接地用配線と電気的に接続され、前記第１の保護回路から離間した位置に設けられた第２の保護回路とを備え、前記配線パターンを前記第１の保護回路と前記第２の保護回路との間に配置してもよい。このように、第１の保護回路と第２の保護回路との間の領域に配線パターンを設けることにより、他の領域に配線パターンを設けた場合と比較して、半導体装置の面方向のサイズを小型化することができる。

さらに、前記電源用配線及び前記接地用配線は、それぞれ同一平面上に形成された複数の配線、又は絶縁膜を介して、積層された複数の配線から構成してもよい。これにより、電源用配線の電位及び接地用配線の電位を安定化させることができる。

本発明は、半導体装置の面方向のサイズを小型化することができる。

次に、図面に基づいて本発明の実施の形態について説明する。

（実施の形態）
図２は、本発明の実施の形態に係る半導体装置の平面図であり、図３は、図２に示す半導体装置のＢ−Ｂ線方向の断面図であり、図４は、図２に示す半導体装置のＣ−Ｃ線方向の断面図である。図２では、図３及び図４に示す半導体装置１０の構成の一部の図示を省略して、複数の外部接続用回路１２、検査用電極パッド４３、及びボンディング用電極パッド４４の平面視した状態における位置関係を明確に示す。また、図２では、第１の保護回路１４又は第２の保護回路１５に出力回路が含まれた構成とされた外部接続用回路１２を例に挙げて図示する。

図２〜図４を参照するに、本実施の形態の半導体装置１０は、半導体基板１１と、内部回路（図示せず）と、複数の外部接続用回路１２と、第１〜第５の絶縁膜１４，１５，２２，２７，３５と、配線１７，２３，２９，４１と、接地用配線１８，２４と、電源用配線１９，２５と、補強用パッド３２，３３と、ビア２６Ａ，２６Ｂ，３７，３８と、複数の検査用電極パッド４３と、複数のボンディング用電極パッド４４と、配線パターン４６と、保護膜４８とを有する。

半導体基板１１は、板状とされた基板である。半導体基板１１としては、例えば、シリコンウエハを用いることができる。内部回路（図示せず）は、複数の外部接続用回路１２の形成領域よりも内側に位置する部分の半導体基板１１に形成されている。

複数の外部接続用回路１２は、検査用電極パッド４３及びボンディング用電極パッド４４の下方に設けられている。複数の外部接続用回路１２は、他の外部接続用回路１２と隣接するように、所定の方向Ａに配列されている。外部接続用回路１２の所定の方向Ａの幅Ｗ１は、後述する検査用電極パッド４３の所定の方向Ａの幅Ｗ２よりも狭くなるように設定されている。検査用電極パッド４３の幅Ｗ２が６３μｍの場合、外部接続用回路１２の幅Ｗ１は、例えば、５８μｍとすることができる。なお、「所定の方向Ａ」とは、半導体装置１０の外周縁１０Ａの延在方向を示している。

複数の外部接続用回路１２は、内部回路（図示せず）と電気的に接続されている。複数の外部接続用回路１２は、内部回路（図示せず）からの電気信号を出力する出力回路、内部回路（図示せず）に電気信号を入力する入力回路（図示せず）、及び電気信号を入出力する入出力回路（図示せず）のうちのいずれか１つと、制御回路５１と、保護回路５２とを有した構成とされている。

制御回路５１は、半導体基板１１に形成された拡散層５５と、半導体基板１１の上面１１Ａ及び拡散層５５の上面を覆うように設けられた第１の絶縁膜１４の一部と、第１の絶縁膜１４上に形成され、拡散層５５と電気的に接続された配線５６とを有する。制御回路５１は、外部接続用回路１２に設けられた入力回路または出力回路、或いは入出力回路を制御するための回路である。

保護回路５２は、検査用電極パッド４３及びボンディング用電極パッド４４から進入する静電気から内部回路（図示せず）を保護するための回路である。保護回路５２は、接地用配線１８，２４の下方に配置された第１の保護回路５８と、電源用配線１９，２５の下方に配置された第２の保護回路５９とを有する。

第１の保護回路５８は、半導体基板１１に形成された拡散層６２と、第１の絶縁膜１４の一部と、最下層の配線である配線６３の一部と、第１の絶縁膜１４を貫通するように配置され、拡散層６２と配線６３とを電気的に接続するビア６５とを有する。第１の保護回路５８は、配線パターン４６と電気的に接続されている。

第２の保護回路５９は、第１の保護回路５８から離間した位置に配置されている。第２の保護回路５９は、半導体基板１１に形成された拡散層６７と、第１の絶縁膜１４の一部と、最下層の配線である配線６３の一部と、第１の絶縁膜１４を貫通するように配置され、拡散層６７と配線６３とを電気的に接続するビア６８とを有する。第２の保護回路５９は、配線パターン４６と電気的に接続されている。

上記構成とされた保護回路５２を外部接続用回路１２に設けることにより、静電気放電から内部回路（図示せず）を保護することができる。なお、配線６３は、信号用配線と、電源用配線と、接地用配線とよりなる配線であり、少なくとも３本以上の配線により構成されている。

第１の絶縁層１４は、半導体基板１１の上面１１Ａ及び拡散層５５，６２，６７の上面に設けられている。第２の絶縁層１５は、配線５６，６３を覆うように、第１の絶縁層１４の上面に設けられている。第１及び第２の絶縁膜１４，１５としては、例えば、酸化膜を用いることができる。

図５は、図２に示す電源用配線及び接地用配線を説明するための平面図である。

図３〜図５を参照するに、配線１７は、制御回路５１の形成領域の上方に位置する部分の第２の絶縁膜１５上に設けられている。配線１７は、所定の方向Ａに延在するように配置されている。配線１７は、入力回路及び内部回路（共に図示せず）と接続されている。配線１７は、入力回路及び内部回路の電源用配線及び接地用配線として機能する配線である。したがって、図３〜図５では、配線１７を１つの配線として図示しているが、配線１７は少なくとも２本以上の配線により構成されている。

接地用配線１８は、第１の保護回路５８の形成領域の上方に位置する部分の第２の絶縁膜１７上に設けられている。接地用配線１８は、所定の方向Ａに延在するように配置されている。接地用配線１８は、複数のビア２６Ａを介して、接地用配線２４と電気的に接続されている。

電源用配線１９は、第２の保護回路５９の形成領域の上方に位置する部分の第２の絶縁膜１７上に設けられている。電源用配線１９は、所定の方向Ａに延在するように配置されている。電源用配線１９は、複数のビア２６Ｂを介して、電源用配線２５と電気的に接続されている。

図３及び図４を参照するに、第３の絶縁膜２２は、配線１７、接地用配線１８、及び電源用配線１９を覆うように、第２の絶縁膜１５上に設けられている。第３の絶縁膜２２としては、例えば、酸化膜を用いることができる。配線２３は、配線１７の上方に位置する部分の第３の絶縁膜２２上に設けられている。配線２３は、所定の方向Ａに延在するように配置されている。配線２３は、入力回路及び内部回路（共に図示せず）と接続されている。配線２３は、入力回路及び内部回路の電源用配線及び接地用配線として機能する配線である。したがって、図３及び図４では、配線２３を１つの配線として図示しているが、配線２３は少なくとも２本以上の配線により構成されている。

接地用配線２４は、接地用配線１８の上方に位置する部分の第３の絶縁膜２２上に設けられている。接地用配線２４は、複数のビア２６Ａを介して、接地用配線１８と電気的に接続されている。つまり、半導体装置１０には、第３の絶縁膜２２を介して積層された複数（本実施の形態の場合は２つ）の接地用配線１８，２４が設けられている。このように、第３の絶縁膜２２を介して、積層された接地用配線１８，２４を設けることにより、接地用配線１８，２４の電位を安定化させることができる。また、同一平面上に複数の接地用配線１８，２４を設けた場合、接地用配線１８，２４を積層した場合と同様な効果を得ることができる。接地用配線２４は、所定の方向Ａに延在するように配置されている。

電源用配線２５は、電源用配線１９の形成領域の上方に位置する部分の第３の絶縁膜２２上に設けられている。電源用配線２５は、複数のビア２６Ｂを介して、電源用配線１９と電気的に接続されている。つまり、半導体装置１０には、第３の絶縁膜２２を介して積層された複数（本実施の形態の場合は２つ）の電源用配線１９，２５が設けられている。このように、第３の絶縁膜２２を介して、積層された電源用配線１９，２５を設けることにより、電源用配線１９，２５の電位を安定化させることができる。また、同一平面上に複数の電源用配線１９，２５を設けた場合、電源用配線１９，２５を積層した場合と同様な効果を得ることができる。電源用配線２５は、所定の方向Ａに延在するように配置されている。電源用配線２５は、配線パターン４６を介して、保護回路５２と電気的に接続されている。

ビア２６Ａは、接地用配線１８と接地用配線２４との間に配置された部分の第３の絶縁膜２２を貫通するように複数設けられている。複数のビア２６Ａは、接地用配線１８及び２４と接続されている。複数のビア２６Ａは、接地用配線１８と接地用配線２４とを電気的に接続するためのビアである。

ビア２６Ｂは、電源用配線１９と電源用配線２５との間に配置された部分の第３の絶縁膜２２を貫通するように複数設けられている。複数のビア２６Ｂは、電源用配線１９及び２５と接続されている。複数のビア２６Ｂは、電源用配線１９と電源用配線２５とを電気的に接続するためのビアである。

第４の絶縁膜２７は、配線２３、接地用配線２４、及び電源用配線２５を覆うように、第３の絶縁膜２２上に設けられている。第４の絶縁膜２７としては、例えば、酸化膜を用いることができる。

配線２９は、配線２３の上方に位置する部分の第４の絶縁膜２７上に設けられている。配線２９は、所定の方向Ａに延在するように配置されている。配線２９は、入力回路及び内部回路（共に図示せず）と接続されている。配線２９は、入力回路及び内部回路用の電源用配線及び接地用配線として機能する配線である。したがって、図３及び図４では、配線２９を１つの配線として図示しているが、配線２９は少なくとも２本以上の配線により構成されている。

補強用パッド３２は、検査用電極パッド４３の下方に位置する部分の第４の絶縁膜２７上に設けられている。補強用パッド３２は、後述する検査用電極パッド４３と同様な形状とされている。補強用パッド３２は、配線パターン４６及びビア３７と接続されている。補強用パッド３２は、ビア３７を介して、検査用電極パッド４３と電気的に接続されている。

このように、検査用電極パッド４３の下方に補強用パッド３２を設けて、２層パッド構造とすることにより、機械的なストレスに対する耐性が向上するため、プローブピンにより検査用電極パッド４３にクラックが発生した場合でも、その影響が外部接続用回路１２に及ぶことを防止できる。

補強用パッド３３は、ボンディング用電極パッド４４の下方に位置する部分の第４の絶縁膜２７上に設けられている。補強用パッド３３は、後述するボンディング用電極パッド４４と同様な形状とされている。補強用パッド３３は、配線パターン４６及びビア３８と接続されている。補強用パッド３３は、ビア３８を介して、ボンディング用電極パッド４４と電気的に接続されている。

このように、ボンディング用電極パッド４４の下方に補強用パッド３３を設けて、２層パッド構造とすることにより、機械的なストレスに対する耐性を向上させることができる。

第５の絶縁膜３５は、配線２９及び補強用パッド３２，３３を覆うように、第４の絶縁膜２７上に設けられている。第５の絶縁膜３５としては、例えば、酸化膜を用いることができる。

ビア３７は、補強用パッド３２と検査用電極パッド４３との間に配置された部分の第５の絶縁膜３５を貫通するように設けられている。ビア３７は、その上端部が検査用電極パッド４３と接続されており、下端部が補強用パッド３２と接続されている。ビア３７は、補強用パッド３２と検査用電極パッド４３とを電気的に接続するためのものである。

ビア３８は、補強用パッド３３とボンディング用電極パッド４４との間に配置された部分の第５の絶縁膜３５を貫通するように設けられている。ビア３８は、その上端部がボンディング用電極パッド４４と接続されており、下端部が補強用パッド３３と接続されている。ビア３８は、補強用パッド３３とボンディング用電極パッド４４とを電気的に接続するためのものである。

配線４１は、配線２９の上方に位置する部分の第５の絶縁膜３５上に設けられている。配線４１は、所定の方向Ａに延在するように配置されている。配線４１は、入力回路及び内部回路（共に図示せず）と接続されている。配線４１は、入力回路及び内部回路の電源用配線及び接地用配線として機能する配線である。したがって、図３及び図４では、配線４１を１つの配線として図示しているが、配線４１は少なくとも２本以上の配線により構成されている。

次に、図２〜図４を参照して、検査用電極パッド４３及びボンディング用電極パッド４４について説明する。複数の検査用電極パッド４３は、プローブ装置を用いて半導体装置１０の電気的な検査を行う際、プローブ装置のプローブピンが当接されるパッドである。複数の検査用電極パッド４３は、補強パッド３２の上方に配置されている。複数の検査用電極パッド４３は、ビア３７及び配線パターン４６と接続されている。複数の検査用電極パッド４３は、配線パターン４６を介して、外部接続用回路１２と電気的に接続されている。

複数のボンディング用電極パッド４４は、金属ワイヤやバンプ等を介して、配線基板（例えば、インターポーザ）と電気的に接続されるパッドである。複数のボンディング用電極パッド４４は、補強パッド３３の上方に配置されている。複数のボンディング用電極パッド４４は、ビア３８及び配線パターン４６と接続されている。複数のボンディング用電極パッド４４は、配線パターン４６を介して、外部接続用回路１２と電気的に接続されている。

複数の検査用電極パッド４３及びボンディング用電極パッド４４は、１つの外部接続用回路１２に対して、１つの検査用電極パッド４３と、１つのボンディング用電極パッド４４とが対応するように、各外部接続用回路１２の上方に位置する部分の第５の絶縁膜３５上に配設されている。

複数の検査用電極パッド４３及びボンディング用電極パッド４４は、所定の方向Ａに対して交互に配置されている。検査用電極パッド４３の所定の方向Ａの幅Ｗ２は、外部接続用回路１２の所定の方向Ａの幅Ｗ１よりも広くなるように設定されている。また、ボンディング用電極パッド４４の所定の方向Ａの幅Ｗ３は、検査用電極パッド４３の幅Ｗ２よりも狭くなるように設定されている。具体的には、検査用電極パッド４３の幅Ｗ２が６３μｍの場合、ボンディング用電極パッド４４の幅Ｗ３は、例えば、４８μｍとすることができる。

このように、ボンディング用電極パッド４４の所定の方向Ａの幅Ｗ３を検査用電極パッド４３の所定の方向Ａの幅Ｗ２よりも狭くして、ボンディング用電極パッド４４と検査用電極パッド４３とを所定の方向Ａに交互に配置すると共に、外部接続用回路１２の所定の方向Ａの幅Ｗ１を検査用電極パッド４３の幅Ｗ２よりも狭くしたことにより、１つのボンディング用電極パッド４４と、１つの検査用電極パッド４３と、１つの外部接続用回路１２とを有した構造体の所定の方向Ａの幅を従来よりも狭くすることが可能となるため、半導体装置１０の面方向のサイズを小型化することができる。

複数の検査用電極パッド４３は、平面視した状態において、検査用電極パッド４３の一部が隣り合うボンディング用電極パッド４４の下方に配置された外部接続用回路１２と重なるように配置されている。このように、平面視した状態において、検査用電極パッド４３の一部が隣り合うボンディング用電極パッド４４の下方に配置された外部接続用回路１２と重なるように複数の検査用電極パッド４３を配置することにより、１つのボンディング用電極パッド４４と、１つの検査用電極パッド４３と、１つの外部接続用回路１２とを有した構造体の所定の方向Ａの幅をさらに狭くすることが可能となるため、半導体装置１０の面方向のサイズをさらに小型化することができる。

次に、図２〜図４を参照して、配線パターン４６について説明する。配線パターン４６は、所定の方向Ａと直交する方向に設けられた検査用電極パッド４３とボンディング用電極パッド４４との間の領域、及びその下方の領域からなる配線パターン形成領域Ｄに設けられている。配線パターン４６は、第１の接続用配線７１と、ビア７２，７４，７６，７８と、第２の接続用配線７３と、第３の接続用配線７５と、第４の接続用配線７７とを有する。

第１の接続用配線７１は、接地用配線１８と電源用配線１９との間に位置する部分の第２の絶縁膜１５上に設けられている。第１の接続用配線７１は、ビア７２を介して、配線６３と電気的に接続されている。これにより、第１の接続用配線７１は、保護回路５２と電気的に接続されている。

ビア７２は、配線６３と第１の接続用配線７１との間に位置する部分の第２の絶縁膜１５を貫通するように設けられている。ビア７２は、その上端部が第１の接続用配線７１と接続されており、下端部が配線６３と接続されている。ビア７２は、第１の接続用配線７１と配線６３とを電気的に接続するためのものである。

第２の接続用配線７３は、接地用配線２４と電源用配線２５との間に位置する部分の第３の絶縁膜２２上に設けられている。第２の接続用配線７３は、ビア７４を介して、第１の接続用配線７１と電気的に接続されている。

ビア７４は、第１の接続用配線７１と第２の接続用配線７３との間に位置する部分の第３の絶縁膜２２を貫通するように設けられている。ビア７４は、その上端部が第２の接続用配線７３と接続されており、下端部が第１の接続用配線７１と接続されている。ビア７４は、第１の接続用配線７１と第２の接続用配線７３とを電気的に接続するためのものである。

第３の接続用配線７５は、補強用パッド３２と補強用パッド３３との間に位置する部分の第４の絶縁膜２７上に設けられている。第３の接続用配線７５は、その一方の端部が補強用パッド３２と接続されており、他方の端部が補強用パッド３３と接続されている。第３の接続用配線７５は、補強用パッド３２と補強用パッド３３とを電気的に接続するための配線である。

ビア７６は、第２の接続用配線７３と第３の接続用配線７５との間に位置する部分の第４の絶縁膜２７を貫通するように設けられている。ビア７６は、その上端部が第３の接続用配線７５と接続されており、下端部が第２の接続用配線７３と接続されている。ビア７６は、第２の接続用配線７３と第３の接続用配線７５とを電気的に接続するためのものである。

第４の接続用配線７７は、検査用電極パッド４３とボンディング用電極パッド４４との間に位置する部分の第５の絶縁膜３５上に設けられている。第４の接続用配線７７は、その一方の端部が検査用電極パッド４３と接続されており、他方の端部がボンディング用電極パッド４４と接続されている。第４の接続用配線７７は、検査用電極パッド４３とボンディング用電極パッド４４とを電気的に接続するための配線である。

ビア７８は、第３の接続用配線７５と第４の接続用配線７７との間に位置する部分の第５の絶縁膜３５を貫通するように設けられている。ビア７８は、その上端部が第４の接続用配線７７と接続されており、下端部が第３の接続用配線７５と接続されている。ビア７８は、第３の接続用配線７５と第４の接続用配線７７とを電気的に接続するためのものである。

このように、検査用電極パッド４３とボンディング用電極パッド４４との間に、検査用電極パッド４３とボンディング用電極パッド４４とを電気的に接続する第４の接続用配線７７と、第３の接続用配線７５と第４の接続用配線７７とを電気的に接続するビア７８とを設けることにより、複数の外部接続用回路１２の上方に配置された検査用電極パッド４３とビア７８との間に配置された部分の第４の接続用配線７７の長さを略等しくすることが可能となるため、各外部接続用回路１２に発生する信号配線側の寄生抵抗及び寄生容量の差を抑制することができる。

上記構成とされた配線パターン４６は、補強用パッド３２，３３、検査用電極パッド４３、及びボンディング用電極パッド４４と外部接続用回路１２とを電気的に接続するためのものである。配線パターン４６は、第１の保護回路５８と第２の保護回路５９との間の領域に配置されている。このように、第１の保護回路５８と第２の保護回路５９との間の領域に配線パターン４６を配置することにより、他の領域に配線パターン４６を設けた場合と比較して、半導体装置１９の面方向のサイズを小型化することができる。

また、複数の外部接続用回路１２の上方にそれぞれ配置された配線パターン４６は、平面視した状態において、所定の方向Ａに延在する直線Ｅ上に配置されている。このように、複数の外部接続用回路１２の上方にそれぞれ配置された配線パターン４６を、平面視した状態において、所定の方向Ａに延在する直線Ｅ上に配置することにより、接地用配線１８，２４の所定の方向Ａと直交する方向の配線幅と、電源用配線１９，２５の所定の方向Ａと直交する方向の配線幅とを十分に確保することができる。

図３及び図４を参照するに、保護膜４８は、配線４１と、第４の接続用配線７７と、検査用電極パッド４３及びボンディング用電極パッド４４の外周部とを覆うように、第５の絶縁膜３５上に設けられている。保護膜４８は、検査用電極パッド４３の上面の一部を露出する開口部４８Ａと、ボンディング用電極パッド４４の上面の一部を露出する開口部４８Ｂとを有する。保護膜４８は、配線４１及び第４の接続用配線７７を保護するための膜である。

本実施の形態の半導体装置によれば、ボンディング用電極パッド４４の所定の方向Ａの幅Ｗ３を検査用電極パッド４３の所定の方向Ａの幅Ｗ２よりも狭くして、ボンディング用電極パッド４４と検査用電極パッド４３とを所定の方向Ａに交互に配置すると共に、外部接続用回路１２の所定の方向Ａの幅Ｗ１を検査用電極パッド４３の幅Ｗ２よりも狭くしたことにより、１つのボンディング用電極パッド４４と、１つの検査用電極パッド４３と、１つの外部接続用回路１２とを有した構造体の所定の方向Ａの幅を従来よりも狭くすることが可能となるため、半導体装置１０の面方向のサイズを小型化することができる。

なお、本実施の形態の半導体装置１０において、接地用配線１８と電源用配線１９の配設位置を入れ替えると共に、接地用配線２４と電源用配線２５の配設位置を入れ替えてもよい。この場合も、本実施の形態と同様な効果を得ることができる。

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

本発明は、外部接続用回路と電気的に接続されたボンディング用電極パッド及び検査用電極パッドを備えた半導体装置に適用できる。

従来の半導体装置の平面図である。 本発明の実施の形態に係る半導体装置の平面図である。 図２に示す半導体装置のＢ−Ｂ線方向の断面図である。 図２に示す半導体装置のＣ−Ｃ線方向の断面図である。 図２に示す電源用配線及び接地用配線を説明するための平面図である。

符号の説明

１０ 半導体装置
１０Ａ 外周縁
１１ 半導体基板
１１Ａ 上面
１２ 外部接続用回路
１４ 第１の絶縁膜
１５ 第２の絶縁膜
１７，２３，２９，４１，５６，６３ 配線
１８，２４ 接地用配線
１９，２５ 電源用配線
２２ 第３の絶縁膜
２６Ａ，２６Ｂ，３７，３８，６５，６８，７２，７４，７６，７８ ビア
２７ 第４の絶縁膜
３５ 第５の絶縁膜
３２，３３ 補強用パッド
４３ 検査用電極パッド
４４ ボンディング用電極パッド
４６ 配線パターン
４８ 保護膜
４８Ａ，４８Ｂ 開口部
５１ 制御回路
５２ 保護回路
５５，６２，６７ 拡散層
５８ 第１の保護回路
５９ 第２の保護回路
７１ 第１の接続用配線
７３ 第２の接続用配線
７５ 第３の接続用配線
７７ 第４の接続用配線
Ａ 所定の方向
Ｄ 配線パターン形成領域
Ｅ 直線
Ｗ１〜Ｗ３ 幅

Claims (7)

1. 内部回路と電気的に接続された外部接続用回路と、
   前記外部接続用回路の上方に配置されると共に、前記外部接続用回路と電気的に接続されたボンディング用電極パッド及び検査用電極パッドと、を備え、
   前記外部接続用回路が隣接するように所定の方向に複数配列された半導体装置であって、
   前記ボンディング用電極パッドの前記所定の方向の幅を前記検査用電極パッドの前記所定の方向の幅よりも狭くして、前記ボンディング用電極パッドと前記検査用電極パッドとを前記所定の方向に交互に配置すると共に、前記外部接続用回路の前記所定の方向の幅を前記検査用電極パッドの前記所定の方向の幅よりも狭くしたことを特徴とする半導体装置。
2. 前記検査用電極パッドを、平面視した状態で前記検査用電極パッドの一部が、該検査用電極パッドと隣り合う前記ボンディング用電極パッドの下方に配置された前記外部接続用回路と重なるように配置したことを特徴とする請求項１記載の半導体装置。
3. 前記外部接続用回路は、前記内部回路からの電気信号を出力する出力回路、前記内部回路に電気信号を入力する入力回路、及び電気信号を入出力する入出力回路のうちのいずれか１つと、静電気放電から前記内部回路を保護する保護回路と、を有することを特徴とする請求項１又は２記載の半導体装置。
4. 前記所定の方向に延在すると共に、平面視した状態において、複数の前記外部接続用回路と重なるように配置された電源用配線と、
   前記所定の方向に延在すると共に、前記電源用配線と対向するように前記電源用配線と同一平面上に設けられ、平面視した状態において、複数の前記外部接続用回路と重なるように配置された接地用配線と、を備え、
   前記ボンディング用電極パッドと前記検査用電極パッドとの間の領域、及びその下方の領域に、前記ボンディング用電極パッドと、前記検査用電極パッドと、前記外部接続用回路とを電気的に接続する配線パターンを設けたことを特徴とする請求項１ないし３のうち、いずれか一項記載の半導体装置。
5. 前記複数の外部接続用回路毎に設けられた前記配線パターンを、平面視した状態において、前記所定の方向に延在する直線上に配置したことを特徴とする請求項４記載の半導体装置。
6. 前記保護回路は、前記電源用配線と電気的に接続された第１の保護回路と、前記接地用配線と電気的に接続され、前記第１の保護回路から離間した位置に設けられた第２の保護回路とを備え、
   前記配線パターンを前記第１の保護回路と前記第２の保護回路との間に配置したことを特徴とする請求項４又は５記載の半導体装置。
7. 前記電源用配線及び前記接地用配線は、それぞれ同一平面上に形成された複数の配線、又は絶縁膜を介して、積層された複数の配線からなることを特徴とする請求項４ないし６のうち、いずれか一項記載の半導体装置。

Images