JP2011124340A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011124340A JP2011124340A JP2009279749A JP2009279749A JP2011124340A JP 2011124340 A JP2011124340 A JP 2011124340A JP 2009279749 A JP2009279749 A JP 2009279749A JP 2009279749 A JP2009279749 A JP 2009279749A JP 2011124340 A JP2011124340 A JP 2011124340A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- semiconductor device
- dam member
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】半導体素子周囲の端面に形成されたアンダーフィル高さの均一性を簡易な方法で向上させて半導体装置の品質・信頼性を向上させる手段を提供する。
【解決手段】表面に金属からなる複数の表面電極を、及び裏面に金属からなり格子状に配列した外部接続端子4を有する回路基板2と、回路基板の表面電極にフリップチップ接続されており矩形板状である半導体素子1と、回路基板と半導体素子との間および半導体素子の矩形の四辺に接して存するアンダーフィル樹脂3とを備え、回路基板の表面には半導体素子を囲繞するダム部材8が形成されており、ダム部材と半導体素子との距離は、半導体素子の辺の中央部よりも角部の方が小さい半導体装置。
【選択図】図1
【解決手段】表面に金属からなる複数の表面電極を、及び裏面に金属からなり格子状に配列した外部接続端子4を有する回路基板2と、回路基板の表面電極にフリップチップ接続されており矩形板状である半導体素子1と、回路基板と半導体素子との間および半導体素子の矩形の四辺に接して存するアンダーフィル樹脂3とを備え、回路基板の表面には半導体素子を囲繞するダム部材8が形成されており、ダム部材と半導体素子との距離は、半導体素子の辺の中央部よりも角部の方が小さい半導体装置。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法に関するものである。
従来、半導体素子をフリップチップ接続したBGA型半導体装置としては、種々の形態のものが提案されている。例えば、回路基板はガラスエポキシ樹脂等からなる有機基板により形成されていて、回路基板表面には銅(Cu)等の金属により複数の電極が形成されており、回路基板裏面には銅(Cu)等の金属により格子状に配列した外部接続用の電極端子が形成され、回路基板内部で銅(Cu)等の金属配線パターンにより、回路基板表面の電極と裏面の電極端子が接続するよう形成されている。
半導体素子の表面電極上には、はんだ等からなる接続端子が形成されており、半導体素子の電極上の接続端子と回路基板表面上の電極がフリップチップ接続工法により、半導体素子が電気的に接続されており、上記半導体素子表面及び接続端子を外部から保護するためにエポキシ樹脂からなるアンダーフィル樹脂が半導体素子と回路基板の隙間に注入されている。
回路基板裏面には半導体装置を外部回路基板上への実装を行うために、はんだ等によって外部接続端子が形成されている。
一方、拡散プロセスの進化に伴い、半導体素子にはLow-Kなどの脆弱な絶縁層を用いるようになり、半導体素子周囲の端面に這い上がるアンダーフィル樹脂の高さについて、上記脆弱な層への応力低減のため、半導体素子表面が露出しないよう、アンダーフィル樹脂の高さを制御することが必要となっている。
しかしながら、最近の品質・信頼性面での向上に対する要望が強くなるに従い、従来のアンダーフィル樹脂の高さ制御では、半導体素子中央のアンダーフィル量が多くなり、熱ストレスが半導体装置に加わった場合、上記アンダーフィルの収縮応力により、半導体素子へ大きなダメージが加わり、品質・信頼性が低減するおそれがある。
上記課題を防止するため、アンダーフィル樹脂の量を低減させると、半導体素子の角部のアンダーフィル高さが低くなり、Low-Kなどの脆弱な絶縁層を用いた半導体素子の場合、半導体素子表面が露出し、半導体装置に対し、重大な品質・信頼性課題を及ぼすおそれがある。
本発明は、上記課題を解決するもので、半導体素子周囲の端面に形成されたアンダーフィル高さの均一性を簡易な方法で向上させて半導体装置の品質・信頼性を向上させることを目的とする。
上記課題を解決するため、本発明の第1の半導体装置は、表面に金属からなる複数の表面電極を、及び裏面に金属からなり格子状に配列した外部接続端子を有する回路基板と、前記回路基板の前記表面電極にフリップチップ接続されており矩形板状である半導体素子と、前記回路基板と前記半導体素子との間および前記半導体素子の矩形の四辺に接して存するアンダーフィル樹脂とを備え、前記回路基板の前記表面には前記半導体素子を囲繞するダム部材が形成されており、前記ダム部材と前記半導体素子との距離は、該半導体素子の辺の中央部よりも角部の方が小さい構成とした。
また、本発明の第2の半導体装置は、表面に金属からなる複数の表面電極を、及び裏面に金属からなり格子状に配列した外部接続端子を有する回路基板と、前記回路基板の前記表面電極にフリップチップ接続されており矩形板状である半導体素子と、前記回路基板と前記半導体素子との間および前記半導体素子の矩形の四辺に接して存するアンダーフィル樹脂とを備え、前記回路基板の前記表面には前記半導体素子の矩形の角部の周辺である4箇所にダム部材が形成されている構成とした。
本発明の第1の半導体装置の製造方法は、金属からなる複数の表面電極を表面の中央領域に有する回路基板において、前記表面に前記表面電極を囲繞するようにダム部材を形成する工程と、前記回路基板の前記表面電極に矩形板状である半導体素子をフリップチップ接続する工程と、前記回路基板と前記半導体素子との間に、アンダーフィル樹脂を注入し、該半導体素子の矩形周囲にアンダーフィル樹脂を塗布する工程と、前記回路基板の裏面に金属からなり格子状に配列した外部接続端子を形成する工程とを備え、前記ダム部材と前記半導体素子との距離は、該半導体素子の辺の中央部よりも角部の方が小さい構成とした。
本発明の第2の半導体装置の製造方法は、金属からなる複数の表面電極を表面の中央領域に有する回路基板において、前記表面に前記表面電極の存する領域の外側に4つのダム部材を形成する工程と、前記回路基板の前記表面電極に矩形板状である半導体素子をフリップチップ接続する工程と、前記回路基板と前記半導体素子との間に、アンダーフィル樹脂を注入し、該半導体素子の矩形周囲にアンダーフィル樹脂を塗布する工程と、前記回路基板の裏面に金属からなり格子状に配列した外部接続端子を形成する工程とを備え、前記ダム部材は前記半導体素子の矩形の角部の周辺である4箇所にそれぞれ形成されている構成とした。
本発明の半導体装置は、半導体素子周囲の端面に形成されたアンダーフィル高さに関して、半導体素子の角部と中央部において高さを均一になるよう制御することが可能となって、半導体装置の品質・信頼性を向上することが可能となる。
まず本発明に対する比較として、図8に示す形態のBGA型半導体装置について説明する。
図8は比較の形態における半導体装置の平面図、および断面図である。図8(a)(b)(c)において、回路基板2はBGA型半導体装置を構成するための半導体素子搭載基板を示し、ガラスエポキシ樹脂等からなる有機基板により形成されている。
回路基板2表面には銅(Cu)等の金属により複数の電極が形成されており、回路基板2裏面には銅(Cu)等の金属により格子状に配列した外部接続用の電極端子6が形成され、回路基板2内で銅(Cu)等の金属配線5パターンにより、回路基板2表面の電極と裏面の電極端子6とが接続するよう形成されている。裏面の電極端子6には外部との接続用に、はんだボールなどの外部接続端子4が格子状に配置(Grid Array)されている。
回路基板2の表面には矩形板状の半導体素子1が搭載されて、回路基板2表面の電極と半導体素子1の接続端子7とが接続されてフリップチップ接続されている。そして回路基板2と半導体素子1との間にエポキシ樹脂などからなるアンダーフィル樹脂3が注入され、半導体装置の信頼性向上のため半導体素子1の四辺周囲にもアンダーフィル樹脂3が設けられている。
図8に示す半導体装置では、アンダーフィル樹脂3の高さが半導体素子1の四辺の角部では低く中央部では高くなっている。これはアンダーフィル樹脂3が流れてしまうことに起因している。このように角部と中央部とでアンダーフィル樹脂3の高さが異なると、既に述べたようにアンダーフィル樹脂3の収縮応力により半導体素子1へ大きなダメージが加わり、品質・信頼性が低減してしまうおそれがある。
アンダーフィル樹脂の流れを規制する技術として、例えば特許文献1では、回路基板上にフリップチップ接続した半導体素子の周囲に外部接続端子(はんだボール)を形成した半導体装置において、アンダーフィル樹脂が半導体装置表面に形成された外部接続端子に被覆することを防止するため、半導体素子周囲に枠状のダムを形成することで、外部接続端子にアンダーフィル樹脂が被覆することを改善している。半導体装置の構造およびアンダーフィル樹脂3の流れ防止の目的は、本発明と特許文献1とでは異なるが、特許文献1に記載された半導体素子周囲に形成された枠状のダムを利用することが考えられる。しかしながら、特許文献1の技術では半導体素子周囲に形成された外部端子の汚染を防止することは可能であるが、半導体素子周囲の端面に形成されたアンダーフィル高さに関して、角部と中央部の高さを均一になるよう制御することは困難であると考えられる。
以上のことを踏まえて本願発明者は種々の検討を重ねた結果、本願発明を想到するに至った。以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
(実施形態1)
図1(a)は実施形態1の半導体装置の平面図、(b)はA−A線断面図、(c)はB−B線断面図である。図1(a)(b)(c)において、回路基板2はBGA型半導体装置を構成するための半導体素子搭載基板を示し、ガラスエポキシ樹脂等からなる有機基板により形成されている。
図1(a)は実施形態1の半導体装置の平面図、(b)はA−A線断面図、(c)はB−B線断面図である。図1(a)(b)(c)において、回路基板2はBGA型半導体装置を構成するための半導体素子搭載基板を示し、ガラスエポキシ樹脂等からなる有機基板により形成されている。
回路基板2表面には銅(Cu)等の金属により複数の表面電極が形成されており、回路基板2裏面には銅(Cu)等の金属により格子状に配列した外部用の電極端子6が形成され、回路基板2内で銅(Cu)等の金属配線5パターンにより、回路基板2表面の表面電極と裏面の電極端子6とが接続するよう形成されている。
矩形板状の半導体素子1の表面の電極上には、はんだ等からなる接続端子7が形成されており、半導体素子1の接続端子7と回路基板2表面上の表面電極とがフリップチップ接続工法により接続されて、半導体素子1が電気的に回路基板2に接続されており、半導体素子1表面及び接続端子7を外部から保護するためにエポキシ樹脂からなるアンダーフィル樹脂3が半導体素子1と回路基板2との隙間に注入されている。さらにアンダーフィル樹脂3は半導体素子1の四辺に接して且つその周囲にも設けられている。
回路基板2裏面には半導体装置を外部回路基板上への実装を行うために、はんだ等からなる外部接続端子4が電極端子6に対応する位置に形成されており、格子状に配列(Grid Array)している。
実施形態1の特徴は図1(a)(b)(c)に示すように、回路基板2の表面の半導体素子1周囲に、半導体素子1の四辺の各辺中央から角部に行くに連れて、半導体素子1とダム部材8との間の距離が小さくなるよう、ソルダーレジストなどからなるダム部材8が湾曲して形成されていることである。即ち、ダム部材8は半導体素子1を囲繞しており、ダム部材8と半導体素子1との距離は、半導体素子1の辺の中央部よりも角部の方が大きくなっている。
これにより、半導体素子1周囲端面に形成されたアンダーフィル樹脂3の高さに関して、角部と中央部の高さを均一になるよう制御することが可能となり、半導体素子にかかるアンダーフィル樹脂3の収縮応力全体を低減するとともに応力がかかる場所により応力の大きさがばらつくことを低減させることで半導体素子へのダメージが低減可能となり、半導体装置の品質・信頼性を向上させることが可能となる。
即ち、半導体素子1周囲の端面に形成されたアンダーフィル樹脂3の高さに関して、半導体素子1の角部と中央部とにおける高さが均一になるよう制御することが可能となり、アンダーフィル樹脂3の収縮応力を低減させることができ、半導体素子1へのダメージを低減させることが可能となり、半導体装置の品質・信頼性を向上させることが可能となる。
(実施形態2)
本発明の実施の形態2における半導体装置について、図2を参照しながら説明する。なお、実施形態1と共通する構造については説明を省略する。
本発明の実施の形態2における半導体装置について、図2を参照しながら説明する。なお、実施形態1と共通する構造については説明を省略する。
実施形態2の特徴は、図2(a)(b)(c)に示すように、半導体素子1周囲に形成されたダム部材8aが半導体素子1角部のみに四箇所形成されていることである。ダム部材8aは半導体素子1の角部を中心とするその周囲に設けられている。
これにより、実施形態1の効果が得られるとともに、ダム部材8aを局所的に形成することのみで対応可能となり、回路基板2形成が容易となり、回路基板2の生産性向上を図ることが可能となる。
(実施形態3)
本発明の実施の形態3における半導体装置について、図3を参照しながら説明する。なお、実施形態1と共通する構造については説明を省略する。
本発明の実施の形態3における半導体装置について、図3を参照しながら説明する。なお、実施形態1と共通する構造については説明を省略する。
実施形態3の特徴は、図3(a)(b)(c)に示すように、半導体素子1周囲を囲繞して形成されたダム部材8bが、半導体素子1の辺中央から角部にかけ、半導体素子1の厚み方向に高くなるように形成されていることである。即ち、ダム部材8bの高さは、半導体素子1の四辺の中央部よりも角部の方が大きくなっていて、ダム部材8bにおいて辺の中央部が低部18bとなっている。
これにより、アンダーフィル樹脂3の高さに関して、半導体素子1の角部近辺のアンダーフィル樹脂3と中央部近辺のアンダーフィル樹脂3の高さを均一になるよう制御することが実施形態1よりもさらに容易となり、半導体装置の品質・信頼性を向上させることが可能となる。
次に、この半導体装置の製造方法について、図7を参照しながら説明する。
図7(a)は、実施形態3における半導体装置において、表面に銅(Cu)等の金属により形成された複数の表面電極と、裏面に銅(Cu)等の金属により格子状に配列した外部接続用の電極端子6を有する回路基板2表面上に、表面の電極端子上にはんだ等からなる接続端子7を形成した半導体素子1を、半導体素子1の接続端子7と回路基板2表面上の表面電極が対応するよう、フリップチップ接続する工程の断面説明図、図7(b)は半導体素子1及び接続端子7を外部から保護するためにエポキシ樹脂からなるアンダーフィル樹脂3を半導体素子1と回路基板2間の隙間に注入するとともに半導体素子1の四辺周囲にも塗布する工程の説明図、図7(c)は回路基板2裏面上の電極端子6にはんだ等の外部接続端子4を形成する工程の説明図である。
まず、図7(a)に示すように、例えば、表面に銅(Cu)等の金属により形成された複数の表面電極と裏面に銅(Cu)等の金属により、格子状に配列した外部接続用の電極端子6を有する回路基板2を形成する。表面電極は回路基板2の表面の中央部領域に配置されていて、その領域に後の工程で半導体素子1が搭載される。そして、ソルダーレジスト或いは、ダミーの金属配線などを用いて、回路基板2表面の表面電極が形成されている中央領域を囲繞するようにダム部材8bを形成する。
それから、半導体素子1表面に形成された端子上にはんだ等からなる接続端子7を形成し、半導体素子1の接続端子7と回路基板2表面上の表面電極を対応させて、回路基板2上に半導体素子1をフリップチップ接続する。
次に、図7(b)に示すように、半導体素子1及び、半導体素子1表面の複数の接続端子7を保護するためにエポキシ樹脂等のアンダーフィル樹脂3を半導体素子1と回路基板2間の隙間に注入するとともに半導体素子1の四辺周囲にも塗布する。
次に、図7(c)に示すように、回路基板2裏面の電極端子6上にはんだ等の外部接続端子4を形成する。形成方法としては、例えば電極端子6上にはんだボールの搭載或いは、はんだペーストの印刷を行い、リフロー等の温度を加えることで電極端子6部分と溶着させ、外部接続端子4を形成する。
上記のアンダーフィル樹脂3の塗布の際に、半導体素子1周囲に塗布したアンダーフィル樹脂3が半導体素子1外周の端面を這い上がるが、ダム部材8bがない場合はアンダーフィル樹脂3が流れるために、半導体素子1の辺の中央から角部に至るにつれ、アンダーフィル樹脂3高さが低くなる。半導体素子1の辺の中央のアンダーフィル樹脂3高さが角部よりも高くなり、樹脂量が多くなると、熱ストレスが半導体装置に加わった場合、アンダーフィル樹脂3の収縮応力により、半導体素子1へ大きなダメージが加わり、品質・信頼性が低減するおそれがある。けれども本実施形態では、ダム部材8bが半導体素子1との間の距離が半導体素子1の辺の中央部よりも角部の方が小さくなるように形成されているため、半導体素子1の周囲のアンダーフィル樹脂3は、その高さが半導体素子1の辺の中央部と角部とでほぼ同じくらいになる。従って、半導体素子1へのダメージが小さく抑えられ、半導体装置の品質・信頼性を高く保つことができる。
一方で、拡散プロセスの進化に伴い、半導体素子1においてLow-Kなどの脆弱な絶縁層を適用するに伴い、半導体素子1の角部のアンダーフィル高さが中央部よりも低くなると、半導体素子1表面が露出し、Low-Kなどの脆弱な絶縁層を用いた半導体素子1の場合、半導体装置において、重大な品質・信頼性課題を及ぼすおそれがある。
本実施形態では、半導体素子1周囲にダム部材8bを形成することで、半導体素子1周囲の端面に形成されたアンダーフィル樹脂3高さに関して、半導体素子1の角部と中央部とにおける高さが均一になるよう制御することが可能となり、アンダーフィル樹脂3の収縮応力を低減することで半導体素子1へのダメージの低減及び、半導体素子1表面の露出防止による脆弱な絶縁層を適用した半導体素子1への対応が可能となり、半導体装置の品質・信頼性を向上することが可能となる。
(実施形態4)
本発明の実施の形態4における半導体装置について、図4を参照しながら説明する。なお、実施形態1と共通する構造については説明を省略する。
本発明の実施の形態4における半導体装置について、図4を参照しながら説明する。なお、実施形態1と共通する構造については説明を省略する。
実施形態4の特徴は、図4(a)(b)(c)に示すように、半導体素子1周囲に形成されたダム部材8cが半導体素子1角部のみに四箇所形成されているとともに、ダム部材8cの半導体素子1の角部に最も近い部分の高さが、角部から最も遠い部分の高さよりも大きいことである。つまり、ダム部材8cのうち半導体素子1の角部から遠くに位置する部分が低部18cとなる。
これにより、アンダーフィル樹脂3の高さが均一になるよう制御することが実施形態1よりもさらに容易となると共に、ダム部材を局所的に形成することのみで回路基板形成が容易となり、回路基板の生産性向上を図ることが可能となる。
(実施形態5)
本発明の実施の形態5における半導体装置について、図5を参照しながら説明する。なお、実施形態1と共通する構造については説明を省略する。
本発明の実施の形態5における半導体装置について、図5を参照しながら説明する。なお、実施形態1と共通する構造については説明を省略する。
実施形態5の特徴は図5(a)(b)(c)に示すように、実施形態1と同じダム部材8に加えて、半導体素子1の角部分にのみ、ダム部材8形状に沿って、ダム部材8と半導体素子1との間に回路基板2表面が窪んでいる窪み部9を形成していることである。即ち窪み部9は4箇所形成されている。
これにより、窪み部9にアンダーフィル樹脂3が流れ込み、アンダーフィル樹脂3の高さを均一になるよう制御することが実施形態1よりもさらに容易となり、半導体装置の品質・信頼性を向上させることが可能となる。
(実施形態6)
本発明の実施の形態6における半導体装置について、図6を参照しながら説明する。なお、実施形態1と共通する構造については説明を省略する。
本発明の実施の形態6における半導体装置について、図6を参照しながら説明する。なお、実施形態1と共通する構造については説明を省略する。
実施形態6の特徴は図6(a)(b)(c)に示すように、半導体素子1を囲繞するダム部材8dの半導体素子1の角部分近辺にのみ、実施形態1のダム部材8形状の上に突起部10が形成されていることである。
これにより、さらにアンダーフィル樹脂3の高さが均一になるよう制御することが実施形態1よりもさらに容易となり、半導体装置の品質・信頼性を向上させることが可能となる。
(その他の実施形態)
上記の実施形態は本発明の例示であり、本発明はこれらの例示に限定されない。半導体装置の製造方法は実施形態3でのみ説明をしたが、ダム部材の形状を変更すれば同じ工程で他の実施形態にもそのまま適用可能である。回路基板やその表面裏面の電極および接続端子等の材料も特に限定されない。
上記の実施形態は本発明の例示であり、本発明はこれらの例示に限定されない。半導体装置の製造方法は実施形態3でのみ説明をしたが、ダム部材の形状を変更すれば同じ工程で他の実施形態にもそのまま適用可能である。回路基板やその表面裏面の電極および接続端子等の材料も特に限定されない。
以上説明したように、本発明に係る半導体装置は、アンダーフィル樹脂の収縮応力に由来する品質や信頼性の低下を押さえることができ、BGA型半導体装置等として有用である。
1 半導体素子
2 回路基板
3 アンダーフィル樹脂
4 外部接続端子
5 金属配線
6 電極端子
7 接続端子
8 ダム部材
8a ダム部材
8b ダム部材
8c ダム部材
8d ダム部材
9 窪み部
10 突起部
2 回路基板
3 アンダーフィル樹脂
4 外部接続端子
5 金属配線
6 電極端子
7 接続端子
8 ダム部材
8a ダム部材
8b ダム部材
8c ダム部材
8d ダム部材
9 窪み部
10 突起部
Claims (8)
- 表面に金属からなる複数の表面電極を、及び裏面に金属からなり格子状に配列した外部接続端子を有する回路基板と、
前記回路基板の前記表面電極にフリップチップ接続されており矩形板状である半導体素子と、
前記回路基板と前記半導体素子との間および前記半導体素子の矩形の四辺に接して存するアンダーフィル樹脂と
を備え、
前記回路基板の前記表面には前記半導体素子を囲繞するダム部材が形成されており、
前記ダム部材と前記半導体素子との距離は、該半導体素子の辺の中央部よりも角部の方が小さい、半導体装置。 - 請求項1に記載の半導体装置において、前記ダム部材の高さは、前記半導体素子の辺の中央部よりも角部の方が大きい、半導体装置。
- 請求項1に記載の半導体装置において、前記半導体素子と前記ダム部材との間であって且つ該半導体素子の角部分の周辺に、前記回路基板の前記表面が窪んでいる窪み部が形成されている、半導体装置。
- 請求項1に記載の半導体装置において、前記半導体素子の角部の周辺における前記ダム部材の上に突起部が形成されている、半導体装置。
- 表面に金属からなる複数の表面電極を、及び裏面に金属からなり格子状に配列した外部接続端子を有する回路基板と、
前記回路基板の前記表面電極にフリップチップ接続されており矩形板状である半導体素子と、
前記回路基板と前記半導体素子との間および前記半導体素子の矩形の四辺に接して存するアンダーフィル樹脂と
を備え、
前記回路基板の前記表面には前記半導体素子の矩形の角部の周辺である4箇所にダム部材が形成されている、半導体装置。 - 請求項5に記載の半導体装置において、前記ダム部材は、前記半導体素子の角部に最も近い部分の高さが該角部から最も遠い部分の高さよりも大きい、半導体装置。
- 金属からなる複数の表面電極を表面の中央領域に有する回路基板において、前記表面に前記表面電極を囲繞するようにダム部材を形成する工程と、
前記回路基板の前記表面電極に矩形板状である半導体素子をフリップチップ接続する工程と、
前記回路基板と前記半導体素子との間に、アンダーフィル樹脂を注入し、該半導体素子の矩形周囲にアンダーフィル樹脂を塗布する工程と、
前記回路基板の裏面に金属からなり格子状に配列した外部接続端子を形成する工程と
を備え、
前記ダム部材と前記半導体素子との距離は、該半導体素子の辺の中央部よりも角部の方が小さい、半導体装置の製造方法。 - 金属からなる複数の表面電極を表面の中央領域に有する回路基板において、前記表面に前記表面電極の存する領域の外側に4つのダム部材を形成する工程と、
前記回路基板の前記表面電極に矩形板状である半導体素子をフリップチップ接続する工程と、
前記回路基板と前記半導体素子との間に、アンダーフィル樹脂を注入し、該半導体素子の矩形周囲にアンダーフィル樹脂を塗布する工程と、
前記回路基板の裏面に金属からなり格子状に配列した外部接続端子を形成する工程と
を備え、
前記ダム部材は前記半導体素子の矩形の角部の周辺である4箇所にそれぞれ形成されている、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009279749A JP2011124340A (ja) | 2009-12-09 | 2009-12-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009279749A JP2011124340A (ja) | 2009-12-09 | 2009-12-09 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011124340A true JP2011124340A (ja) | 2011-06-23 |
Family
ID=44287956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009279749A Pending JP2011124340A (ja) | 2009-12-09 | 2009-12-09 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011124340A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013062472A (ja) * | 2011-09-15 | 2013-04-04 | Toppan Printing Co Ltd | 半導体パッケージおよびその製造方法 |
-
2009
- 2009-12-09 JP JP2009279749A patent/JP2011124340A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013062472A (ja) * | 2011-09-15 | 2013-04-04 | Toppan Printing Co Ltd | 半導体パッケージおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6132769B2 (ja) | 半導体装置 | |
JP6344919B2 (ja) | プリント回路板及び積層型半導体装置 | |
JP2008227348A (ja) | 半導体装置及びその製造方法 | |
KR101488733B1 (ko) | 기판 장치 | |
US10950464B2 (en) | Electronic device module and manufacturing method thereof | |
JP2011166081A (ja) | 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法 | |
JP2011096819A (ja) | 半導体装置および回路基板 | |
US20130119537A1 (en) | Semiconductor device and method of manufacturing the same | |
TW201530714A (zh) | 半導體封裝件及其製法 | |
WO2018126545A1 (zh) | 一种高可靠性电子封装结构、电路板及设备 | |
TWI575686B (zh) | 半導體結構 | |
JP4963989B2 (ja) | 半導体素子搭載用基板およびその製造方法 | |
KR100764668B1 (ko) | 플립칩 접속용 기판 및 그 제조방법 | |
JP2005026518A (ja) | 半導体装置、電子回路装置および半導体装置の実装方法 | |
JP2011124340A (ja) | 半導体装置およびその製造方法 | |
JP2006228932A (ja) | 半導体パッケージ | |
US20070138632A1 (en) | Electronic carrier board and package structure thereof | |
KR20150055438A (ko) | 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법 | |
JP5933271B2 (ja) | 配線板、電子ユニット及び配線板の製造方法 | |
TWI582902B (zh) | 基板結構及其製作方法 | |
TWI693644B (zh) | 封裝結構及其製造方法 | |
JP2006245435A (ja) | 組立部品、組立部品用のマザー基板、組立部品用のモジュール基板、組立部品用のモジュール基板製造方法、電子回路装置および電子機器 | |
KR102156148B1 (ko) | 대면적 반도체 다이들을 위한 낮은 열응력 패키지 | |
KR20090009137U (ko) | 인쇄회로기판 | |
KR20130015685A (ko) | 반도체 패키지 및 이의 제조 방법 |