CN101071796A - 引线框及使用了它的半导体装置 - Google Patents

引线框及使用了它的半导体装置 Download PDF

Info

Publication number
CN101071796A
CN101071796A CNA2007100057372A CN200710005737A CN101071796A CN 101071796 A CN101071796 A CN 101071796A CN A2007100057372 A CNA2007100057372 A CN A2007100057372A CN 200710005737 A CN200710005737 A CN 200710005737A CN 101071796 A CN101071796 A CN 101071796A
Authority
CN
China
Prior art keywords
lead
lead frame
bonding land
heating panel
chip mat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100057372A
Other languages
English (en)
Inventor
野崎洋一郎
竹花康宏
小贺彰
福田敏行
藤原诚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101071796A publication Critical patent/CN101071796A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种引线框及使用了它的半导体装置。该引线框，包括：上表面支撑半导体芯片的芯片垫，分别从芯片垫中的一个侧面和与该一个侧面相向的其他侧面向外侧延伸的散热板，以及多条分别与芯片垫的侧面中不位于散热板侧且互相相向的那两个侧面相向、设置为夹着芯片垫的内部引线。多条内部引线中的至少一条，是与芯片垫连结的GND引线。在散热板中，形成有周围的三个方向被狭缝包围、并且剩下的一个方向通过连结部与散热板连接的岛状接合区。因此，能够设为在使用了引线框的半导体装置中，得到即使在引线框与密封用树脂材料之间发生剥离也不会因该剥离而失去电连接部分的连接可靠性的半导体装置。

Description

引线框及使用了它的半导体装置
技术领域
本发明涉及一种引线框及使用了它的半导体装置，特别涉及高耐压元件等需要高散热性的引线框及使用了它的半导体装置。
背景技术
迄今为止，在高耐压元件等需要高散热性的引线框中，人们要求下述引线框及使用了该引线框的半导体装置，即：能够抑制在密封用树脂材料的端面与引线框之间的境界面、和密封用树脂材料与芯片垫(die pad)之间的界面上发生的剥离现象，即使发生了剥离现象，也能抑制剥离范围进一步扩大，来防止由于引线接合部分与接合区之间的剥离或引线接合部分的折断而造成的、电连接部分的可靠性降低的现象的引线框及使用了该引线框的半导体装置。
图7，表示现有的、用于高耐压元件等需要高散热性的半导体装置的引线框之一例。
如图7所示，现有引线框101，具有支撑半导体芯片的芯片垫102，形成为与系杆(tie bar)103平行的状态、并且夹着芯片垫102延伸的散热板104，以及从系杆103向芯片垫102延伸、并且形成为与芯片垫102之间留有间隔的状态的多条内部引线105。多条内部引线105中的一条内部引线，是与芯片垫102连结起来的GND(ground：接地)引线106。
图8和图9，是现有的高耐压元件等半导体装置之一例，是使用了图7所示的引线框101的半导体装置。
如图8所示，现有的包括高耐压元件等在内的半导体装置，是将半导体芯片107接合在引线框101的芯片垫102上，用金属细线112将半导体芯片107的电极垫108接合在内部引线104的接合区110上，并且用金属细线112将接地用电极垫109接合在GND连接用接合区111上的。
图9所示的、现有的包括高耐压元件等在内的半导体装置，是用金属细线112将半导体芯片107的接地用电极垫109接合在GND引线106的GND引线上接合区113上的。
引线框101所支撑的半导体芯片107和金属细线112，被密封用树脂材料114密封。从密封用树脂材料114露出的、散热板104的一部分和外部引线115，经过树脂修边工序、系杆切断工序以及切断及折弯工序，以得到图8和图9所示的半导体装置。补充说明一下，在图7中，用虚线表示由密封用树脂材料114进行密封的范围作为密封区域116。从密封用树脂材料114露出的、散热板104的一部分和外部引线115，还被弯成鸥翼状。
在这样的现有半导体装置中，若在引线框的引线接合部分附近至少形成一个孔部，就能防止由于热应力而发生在内部引线的表面与密封用树脂材料之间的剥离，能够防止剥离所引起的引线接合部分的折断(例如，参照专利文献1)。
通过将内部引线和GND引线中被密封用树脂材料覆盖的部分设为朝着属于同一平面的方向曲折、并且宽度很小的曲折形状，能够防止外部湿气的侵入，抗湿性提高，能够得到可靠性很高的半导体装置(例如，参照专利文献2)。
【专利文献1】日本公开专利公报特开平6-21303号公报
【专利文献2】日本公开专利公报特开平2-78262号公报
然而，所述现有的使用了支撑高耐压元件等的引线框的半导体装置，具有下述问题。
图10(a)，表示图8所示的现有半导体装置的、沿Xa-Xa线的剖面结构。图10(b)，放大而表示图10(a)所示的区域D。
如图10(b)所示，对散热板104进行切断及折弯等时，由于来自外部的机械应力，在现有的使用了引线框101的半导体装置中容易发生从密封用树脂材料114的端面往内部发生的、密封用树脂材料114与散热板104之间的剥离121。此外，因为在安装回流(reflow)的过程中，密封用树脂材料114、引线框101及半导体芯片107在受到热应力进行膨胀时的各热膨胀率互相不同，所以容易发生从支撑有半导体芯片107的芯片垫102往外部发生的、密封用树脂材料114与引线框101之间的剥离122。因此，在往内部发生的剥离121或往外部发生的剥离122到达引线框101上的GND连接用接合区111的情况下，很容易造成金属细线112所构成的引线接合部分的折断，电连接的可靠性会降低。
图11(a)，表示图9所示的现有半导体装置的、沿XIa-XIa线的剖面结构。图11(b)，放大而表示图11(a)所示的区域F。
如图11(b)所示，在用金属细线112接合了半导体芯片107的接地用电极垫109和GND引线106的GND引线上接合区113的情况下，与图10(b)一样的剥离也会发展，会失去电连接的可靠性。
如在现有例中所述，通过在引线框中的引线接合区附近至少形成一个孔部，能够防止由于热应力而发生在内部引线的表面与密封用树脂材料之间的剥离，能够防止因剥离而造成的引线接合部分的折断。然而，上述做法不能抑制由于机械应力而从密封用树脂材料的端面往内部发生的、密封用树脂材料的端面与散热板之间的境界面的剥离现象，和由于热应力而从支撑有半导体芯片的芯片垫往外部发生的剥离到达接合区的现象。
根据现有例，通过设内部引线和GND引线中被密封用树脂材料覆盖的部分为朝着属于同一平面的方向曲折、并且宽度很小的曲折形状，能够防止外部湿气的侵入，抗湿性提高，能够得到可靠性很高的半导体装置。但是，即使设为这样的结构，也不能抑制从支撑有半导体芯片的芯片垫往外部发生的、因热应力而造成的剥离到达接合区的现象。
这样，所述现有的包括支撑有需要高散热性的半导体芯片的引线框的半导体装置，下述哪一种剥离也不能抑制，即：由于来自外部的机械应力而从密封用树脂材料114的端面往内部发展的密封用树脂材料114与散热板104之间的剥离121，和由于各个结构部件相互间的热膨胀率的不同而发生的热应力所造成的、从芯片垫102往外部发展的、密封用树脂材料114与引线框101之间的剥离122。这是一个问题。
发明内容
本发明，正是为解决所述问题而研究开发出来的。其目的在于：设为在使用了引线框的半导体装置中，得到即使在引线框与密封用树脂材料之间发生剥离，也不会由于该剥离而失去电连接部分的连接可靠性的引线框及半导体装置。
为了达成所述目的，本发明设引线框为下述结构，即：将与芯片垫连结、电位与该芯片垫相同的接合区形成为岛状。
此外，作为其他结构，设引线框为下述结构，即：在包括接地引线在内的内部引线上形成沿垂直于该内部引线的延伸方向的方向延伸的槽部，并且在接地引线中形成朝着属于与该接地引线同一平面的方向弯曲的弯曲部。
具体而言，本发明所涉及的第一引线框，包括：上表面支撑半导体芯片的芯片垫，分别从芯片垫中的一个侧面和与该一个侧面相向的其他侧面向外侧延伸的散热板，多条分别与芯片垫的侧面中不位于散热板侧且互相相向的那两个侧面相向、设置为夹着芯片垫的内部引线，以及多条形成在多条内部引线的外侧、与内部引线连接的外部引线。多条内部引线中的至少一条内部引线，是与芯片垫连结的接地引线。在散热板中，形成有周围的三个方向被第一狭缝包围、并且剩下的一个方向通过连结部与散热板连接的岛状接合区，该岛状接合区的电位与芯片垫相同。
根据第一引线框，在散热板上形成有周围的三个方向被第一狭缝包围、并且剩下的一个方向通过连结部与散热板连接的、电位与芯片垫相同的岛状接合区。因此，即使在发生了由于机械应力而从密封用树脂材料的端面往内部发生的密封用树脂材料与散热板之间的境界面的剥离、或由于热应力而从支撑有半导体芯片的芯片垫往外部造成的引线框与密封用树脂材料之间的剥离的情况下，所述剥离向岛状接合区的发展也受到抑制。其结果是，能够防止引线接合部分与接合区之间的界面的剥离、和引线接合部分的折断。
在第一引线框中，最好是这样的，岛状接合区形成在散热板中的垂直于该散热板的延伸方向的宽度方向上的中央部分。
在第一引线框中，最好是这样的，包括接地引线在内的各条内部引线，在该各条内部引线的表面上具有形成在垂直于各条内部引线的延伸方向的方向上的槽部；接地引线，至少具有两个朝着属于与该接地引线同一平面的方向弯曲的弯曲部。
这么一来，接地引线中的从芯片垫到外部引线为止的爬电距离就增大，因此能更确实地防止由于机械应力而从密封用树脂材料的端面往内部发生的、密封用树脂材料与散热板之间的境界面的剥离。
在第一引线框中，最好是这样的，岛状接合区的平面形状呈四角形状、圆形状、椭圆形状、U字形状或V字形状。
在第一引线框中，最好是这样的，连结部的宽度小于岛状接合区的宽度。
这么一来，岛状接合区和密封用树脂材料的紧贴性就提高。
在第一引线框中，最好是这样的，第一狭缝在连结部中的与散热板的连接部分的两侧具有向内部引线侧延伸的缺口部。
这么一来，岛状接合区和密封用树脂材料的紧贴性就提高。
在第一引线框中，最好是这样的，相对岛状接合区而言，连结部形成在与芯片垫相反的一侧。
在第一引线框中，最好是这样的，连结部在该连结部的表面上具有形成在垂直于连结部的延伸方向的方向上的槽部。
这么一来，连结部上的爬电距离就增大，因而剥离的发展进一步受到抑制。
在第一引线框中，最好是这样的，散热板具有形成在位于岛状接合区的外侧、并且被密封用树脂材料密封的区域中的第二狭缝。
在第一引线框中，最好是这样的，相对岛状接合区而言，连结部形成在芯片垫侧。
在该情况下，最好是这样的，散热板具有形成在芯片垫与第一狭缝之间的第三狭缝。
在第一引线框中，最好是这样的，散热板具有第四狭缝，相对芯片垫而言，该第四狭缝形成在与岛状接合区相反的一侧的区域中。
本发明所涉及的第二引线框，包括：上表面支撑半导体芯片的芯片垫，分别从芯片垫中的一个侧面和与该一个侧面相向的其他侧面向外侧延伸的散热板，多条分别与芯片垫的侧面中不位于散热板侧且互相相向的那两个侧面相向、设置为夹着芯片垫的内部引线，以及多条形成在多条内部引线的外侧、与内部引线连接的外部引线。多条内部引线中的至少一条内部引线，是与芯片垫连结的接地引线。包括接地引线在内的各条内部引线，在该各条内部引线的表面上具有形成在垂直于各条内部引线的延伸方向的方向上的槽部。接地引线，至少具有两个朝着属于与该接地引线同一平面的方向弯曲的弯曲部。
根据第二引线框，因为包括接地引线在内的各条内部引线在该各条内部引线的表面上具有形成在垂直于各条内部引线的延伸方向的方向上的槽部，接地引线至少具有两个朝着属于与该接地引线同一平面的方向弯曲的弯曲部，所以接地引线上的从芯片垫到外部引线为止的爬电距离增大，密封用树脂材料和引线框的紧贴性提高。因此，能够防止由于机械应力和热应力而发生的、密封用树脂材料与引线框之间的剥离。
在第一或第二引线框中，最好是这样的，接地引线的与芯片垫连接的部分的宽度小于其他内部引线的宽度。
在第一或第二引线框中，最好是这样的，在多条外部引线中，与连接于接地引线上的外部引线相邻的外部引线中的至少一条外部引线，未与内部引线连接。
本发明所涉及的半导体装置，以使用了本发明的第一或第二引线框的半导体装置为对象。该半导体装置，包括支撑在芯片垫上、具有电极垫和接地用电极垫的半导体芯片，和由对包括半导体芯片在内的芯片垫、各条内部引线及包括岛状接合区在内的散热板的一部分进行密封的密封用树脂材料构成的密封部。半导体芯片的电极垫，利用金属细线与内部引线电连接，该半导体芯片的该接地用电极垫，利用金属细线与岛状接合区或接地引线的接合区电连接。岛状接合区周围中的连结部以外的部分，被密封用树脂材料覆盖。散热板中的其余部分和各条外部引线，被弯成鸥翼状。
在本发明的半导体装置中，半导体芯片最好是高耐压元件。
-发明的效果-
根据本发明所涉及的引线框及使用了它的半导体装置，即使在引线框与密封用树脂材料之间发生了剥离，该剥离的发展也受到抑制，因此能够维持电连接部分的可靠性。
附图说明
图1，是表示本发明的第一实施例所涉及的引线框结构的平面图。
图2，是表示本发明的第二实施例所涉及的引线框结构的平面图。
图3，是表示本发明的第三实施例所涉及的引线框结构的平面图。
图4，是表示本发明的第四实施例所涉及的半导体装置的平面图。
图5，是表示本发明的第四实施例的一个变形例所涉及的半导体装置的平面图。
图6(a)，是沿图4的VIa-VIa线的剖面图；图6(b)，是沿图5的VIb-VIb线的剖面图。
图7，是表示现有的用于高耐压元件等半导体装置的引线框的平面图。
图8，是表示使用了图7所示的现有引线框的、高耐压元件等半导体装置之一例的平面图。
图9，是表示使用了图7所示的现有引线框的、高耐压元件等半导体装置的其他例子的平面图。
图10(a)，是沿图8的Xa-Xa线的剖面图；图10(b)，是放大而表示图10(a)中的区域D的剖面图。
图11(a)，是沿图9的XIa-XIa线的剖面图；图11(b)，是放大而表示图11(a)中的区域F的剖面图。
符号说明
1A到1 C-引线框；2-芯片垫；3-系杆；4-散热板；5-内部引线；6-GND(接地)引线；7-密封区域；8-外部引线；9-槽部；10-突起部；11-接合区；12-岛状接合区；13-连结部；14a到14f-狭缝；15-弯曲部；16-GND引线上接合区；17-半导体芯片；18-电极垫；19-接地用电极垫；20-接合区；21-金属细线；22-密封部。
具体实施方式
(第一实施例)
参照附图，说明本发明的第一实施例。
图1，表示本发明的第一实施例所涉及的、支撑高耐压元件的引线框的平面结构之一例。本实施例所涉及的引线框，由导热性很高的金属即例如铜合金构成，是由厚度为0.25mm左右的薄膜形成的。
如图1所示，引线框1A(例如，宽度为2.2mm)，包括：固定并支撑半导体芯片的芯片垫2，形成为与系杆3平行的状态、并且夹着芯片垫2延伸的、宽度例如为1.5mm的散热板4，以及形成为从系杆3朝向芯片垫2的七条内部引线5。多条内部引线5中的一条内部引线，是与芯片垫2连结的GND(接地)引线6。在此，设为内部引线5有七条，并且其中的一条为GND引线6。不过，只要分别具有作为元件的所需数量，就不限于所述数量。在图1中，用虚线表示使用了引线框1A的半导体装置被密封用树脂材料密封的密封区域7。
各条内部引线5，通过系杆3分别与外部引线8连结起来。在各条内部引线5中的外部引线8侧至少形成有一个槽部9，在各条内部引线5的芯片垫2侧形成有突起部10。
各条内部引线5的槽部9，是利用半蚀刻法等沿垂直于内部引线5的延伸方向的方向形成在该各条内部引线5表面上的。该槽部9的深度，例如有0.09mm。通过这样在各条内部引线5上设置槽部9，在对各条外部引线8进行切断及折弯时所发生的机械应力和热应力所造成的、引线框1A与密封用树脂材料之间的剥离就受到抑制，同时剥离往内部引线5的接合区11的发展也受到抑制。
各条内部引线5的突起部10，形成在属于与该内部引线5的延伸方向同一平面、并且垂直于该内部引线5的延伸方向的方向上，突起量例如为0.2mm。通过这样在各条内部引线5中设置突起部10，各条内部引线5和密封用树脂材料的接触面积就增大，因而引线框1A和密封用树脂材料的紧贴性提高，能够抑制由于热应力而发生的剥离现象。
补充说明一下，在第一实施例中，设槽部9的深度为0.09mm。这是因为若具有0.09mm左右的高度差，就能得到抑制剥离的发展的效果。槽部9的深度并不需要限定于该数值。对形成方法来讲，也可以采用冲压法，来代替半蚀刻法。对突起部10来讲，突起量也不需要限定于0.2mm，只要是与相邻的内部引线5不接触的长度就可以。
在本实施例所涉及的引线框1A中，在位于散热板4的宽度方向即与内部引线5相向的侧面相互间的宽度方向上的中央部分、并且被密封用树脂材料密封的区域，形成有电位与芯片垫2相同的岛状接合区12。在本实施例中，设岛状接合区12为平面尺寸0.3mm×0.2mm左右的矩形状。也可以设该岛状接合区12为包括正方形在内的其他四角形状、圆形状或椭圆形状，来代替该矩形状。该岛状接合区12，只要呈具有能够进行引线接合的面积的形状就可以，例如U字形状或V字形状等也可以。岛状接合区12并不限于一个，也可以形成与另一个岛状接合区12夹芯片垫2的第二个岛状接合区12。
如图1所示，岛状接合区12，在散热板4中的与芯片垫2相反的一侧的区域、即距芯片垫2较远的位置上，通过宽度为0.15mm且长度为0.6mm的连结部13与散热板4连接起来。由于例如利用冲压法形成的、宽度为0.20mm的狭缝14a的存在，在岛状接合区12周围中的连结部13以外的部分，从散热板4隔开。
在连结部13中与散热板4连接的部分的两侧，形成有向内部引线5侧延伸的槽部9。在此，设连结部13的宽度为比岛状接合区12的宽度即0.3mm小的宽度，为0.15mm。因此，在用密封用树脂材料对半导体芯片和芯片垫2进行密封时，岛状接合区12被密封用树脂材料从岛状接合区12周围的四个方向覆盖。这样，岛状接合区12和密封用树脂材料的紧贴性就提高，能够抑制剥离往岛状接合区12的发展。
在本实施例中，设狭缝14a的宽度为0.20mm，这是因为若狭缝14a大概有这么大的宽度，就能够得到抑制密封用树脂材料和引线框1A之间的剥离的发展的效果。因此，狭缝14a的宽度尺寸并不一定需要为0.20mm。此外，也可以利用蚀刻法形成狭缝14a，来代替利用冲压法的形成。
在本实施例中，相对岛状接合区12而言，连结部13在与芯片垫2相反的一侧的区域与散热板4连接起来。这样，就与在芯片垫2侧的、与芯片垫2更近的位置上连接岛状接合区12的情况相比，能使从芯片垫2到岛状接合区12为止的爬电距离更长。因此，由于热应力而从芯片垫2往外部发生的、在引线框1A与密封用树脂材料之间造成的剥离往岛状接合区12的发展受到抑制。
连结部13的长度越长，能够抑制剥离的发展的效果越大。在本实施例中，设连结部13的长度为0.6mm。若设连结部13的长度为0.6mm左右，就能抑制剥离的发展。通过实验已经得知，例如在连结部13的长度为0.3mm的情况下，剥离到达岛状接合区12。
在狭缝14a中，形成有缺口部，该缺口部位于连结部13的连结部分中的散热板4侧连结部分的两侧部分，往内部引线5侧延伸着。这样，从芯片垫2到岛状接合区12为止的爬电距离就更长，因而剥离的发展进一步受到抑制。此外，通过设置该缺口部，引线框1A和密封用树脂材料的紧贴性就提高。因此，能够抑制由于对散热板4进行切断及折弯时的机械应力而发生的、从密封用树脂材料的端面往内部造成的引线框1A与密封用树脂材料之间的剥离的发展和随之引起的抗湿性恶化。因此，能够防止水从密封用树脂材料的端面向支撑有半导体芯片的芯片垫2侵入而引起的、半导体装置的耐压的恶化。补充说明一下，若狭缝14a的缺口部是向内部引线5侧延伸0.1mm到0.2mm左右的，就能够抑制抗湿性的恶化。
在连结部13上，利用半蚀刻法形成有两个深度为0.09mm的槽部9。这样，从密封用树脂材料的端面到岛状接合区12为止的爬电距离就更长。因此，即使在由于机械应力而从密封用树脂材料的端面往内部发生了引线框1A与密封用树脂材料之间的剥离的情况下，也能用槽部9抑制剥离的发展。补充说明一下，在此，利用半蚀刻法来形成了连结部13上的槽部9，也可以利用冲压法形成该槽部9，来代替半蚀刻法。对槽部9的设置数量来讲，只要根据连结部13的长度任意设定就可以。
如上所述，第一实施例所涉及的岛状接合区12，即使是在发生了由于机械应力而从密封用树脂材料的端面往内部造成的密封用树脂材料与散热板4之间的剥离、和由于热应力而从芯片垫2往外部造成的引线框1A与密封用树脂材料之间的剥离的情况下，狭缝14a也使密封用树脂材料从四个方向覆盖岛状接合区12，因而能够抑制剥离发展而到达岛状接合区12。其结果是，能够防止引线接合部分与接合区之间的剥离、和引线接合部分的折断。因此，能够防止失去电连接部分的连接可靠性。而且，因为在散热板4中设置了岛状接合区12，所以在使芯片垫2支撑半导体芯片的情况下，能够进行电连接的接合区数量增加。因此，能够增大使芯片垫2支撑的半导体芯片的平面布置的自由度。
在第一实施例中，在未形成岛状接合区12的、其他散热板4的密封区域7，只形成有狭缝14b。与包围岛状接合区12的狭缝14a一样，通过设置狭缝14b，引线框1A和密封用树脂材料的紧贴性就提高，能够抑制由于对散热板4进行切断及折弯时的机械应力而从密封用树脂材料的端面往内部造成的引线框1A与密封用树脂材料之间的剥离的发展、和随之引起的抗湿性的恶化。因此，能够防止水从密封用树脂材料的端面向支撑半导体芯片的芯片垫2侵入而引起的、半导体装置的耐压的恶化。补充说明一下，狭缝14b的宽度只要大约有散热板4宽度的
Figure A20071000573700151
以上，就能够抑制抗湿性的恶化。
第一实施例所涉及的引线框1A的GND引线6，具有朝着属于与该GND引线6同一平面的方向弯曲的弯曲部15。这样，就与在GND引线6没有弯曲部15的状态下和芯片垫2连结起来的情况相比，从芯片垫2到系杆3为止的爬电距离更长。在本实施例中，通过延长从芯片垫2到GND引线上接合区16为止的距离，提高了GND引线6和密封用树脂材料的紧贴性。因此，能够抑制由于热应力而从芯片垫2往外部发生的剥离的发展。补充说明一下，形成在GND引线6中的弯曲部15的弯曲数量并不限于两个。
如图1所示，在GND引线6上形成有使从芯片垫2到系杆3为止的爬电距离进一步延长的槽部9，该槽部9形成在垂直于GND引线6的延伸方向的方向上。GND引线6与芯片垫2连结的部分，形成为宽度小于其他内部引线5的宽度。这样，通过设GND引线6的连结部分的宽度为比内部引线5的宽度小的宽度，连结部分的与密封用树脂材料的紧贴性提高，能够抑制从芯片垫2往外部发生的剥离发展而到达GND引线上接合区16。补充说明一下，在GND引线6上的两个部位设置了槽部9，并且设为连结部分的宽度大约有内部引线5的宽度的
Figure A20071000573700152
不过，并不需要限定于这些数值。
在使引线框1A支撑具有高耐压元件的半导体芯片的情况下，因为在设置在GND引线6外侧的延长线上的外部引线8、和设置在与GND引线6相邻的内部引线5外侧的延长线上的外部引线8之间发生较高的电位差，所以需要设连接于GND引线6上的外部引线8、和与该连接于GND引线6上的外部引线8相邻的其他外部引线8之间的绝缘距离为较长的距离。因此，在本实施例中，与连接于GND引线6上的外部引线8相邻的其他外部引线8中的一条外部引线8不连接于内部引线5上，而在树脂密封工序后被除掉，成为无引线框脚状态。
如上所述，在第一实施例中，即使GND引线6为了延长爬电距离而形成多个弯曲部15，该GND引线6在未与内部引线5连结的外部引线8的延长线上和芯片垫2也连结，形成在设为无引线框脚状态的、内部引线5的空间内。这样，因为即使在GND引线6中设置多个弯曲部15来延长离芯片垫2的爬电距离，也不需要额外的面积，所以能将包括高耐压元件的半导体装置小型化。补充说明一下，在GND引线6中形成的弯曲部15数量不限于两个。也可以是这样的，GND引线6，不是在未与内部引线5连结的外部引线8的延长线上和芯片垫2连结的。
(第二实施例)
下面，参照附图说明本发明的第二实施例。
图2，表示本发明的第二实施例所涉及的、用于高耐压元件的引线框的平面结构之一例。在图2中，用相同符号表示与图1相同的结构部件，来省略这些结构部件的说明。补充说明一下，在第二实施例中，仅说明与第一实施例的不同之处。
如图2所示，在第二实施例所涉及的引线框1B中，在相对岛状接合区12而言的与芯片垫2相反的一侧形成有沿散热板4的宽度方向延伸的、独立的狭缝14d，来代替在形成于设置在散热板4中的岛状接合区12周围的狭缝14c中设置沿散热板4的宽度方向延伸的缺口部这一做法。
这样，通过除了形成在岛状接合区12周围的狭缝14c以外，还形成独立的狭缝14d，引线框1B和密封用树脂材料的紧贴性就提高。因此，能够抑制由于对散热板4进行切断及折弯时的机械应力而从密封用树脂材料的端面往内部发生的引线框1B与密封用树脂材料之间的剥离的发展、和随之发生的抗湿性的恶化。
而且，还能够防止水从密封用树脂材料的端面向支撑有半导体芯片的芯片垫2侵入而引起的、半导体装置的耐压的恶化。
在第二实施例中，将相对其宽度为1.5mm的芯片垫2设置的狭缝14d的长度设为1mm。若狭缝14d的长度尺寸大概是这样的尺寸，就能够得到抑制剥离的发展的效果。不过，狭缝14d的长度并不需要限定于该尺寸。
如第二实施例那样，通过在岛状接合区12与密封用树脂材料的端部之间形成狭缝14d，从密封用树脂材料的端面到岛状接合区12为止的爬电距离就变长，并且引线框1B和密封用树脂材料的紧贴性就提高，因而剥离的发展受到抑制。因此，能够防止失去电连接部分的连接可靠性。
(第三实施例)
下面，参照附图说明本发明的第三实施例。
图3，表示本发明的第三实施例所涉及的、用于高耐压元件的引线框的平面结构之一例。在图3中，用相同符号表示与图1相同的结构部件，来省略这些结构部件的说明。补充说明一下，在第三实施例中，也仅说明与第一实施例的不同之处。
如图3所示，在第三实施例所涉及的引线框1C中，连结岛状接合区12和散热板4的连结部13被设置在芯片垫2侧。而且，相对岛状接合区12而言，在芯片垫2侧形成有沿散热板4的宽度方向延伸的、独立的狭缝14f，来代替在形成于设置在散热板4中的岛状接合区12周围的狭缝14e中设置沿散热板4的宽度方向延伸的缺口部这一做法。
这样，通过将岛状接合区12的连结部13设置在靠近芯片垫2的位置，从散热板4外侧到岛状接合区12为止的爬电距离就变长。因此，由于对散热板4进行切断及折弯时的机械应力而从密封用树脂材料的端面往内部发生的、引线框1C与密封用树脂材料之间的剥离不易向岛状接合区12发展。
另一方面，通过将连结部13设置在靠近芯片垫2的位置，从芯片垫2到岛状接合区12为止的爬电距离就变短，因而有下述忧虑，即：由于热应力而从芯片垫2往外部发生的、引线框1C与密封用树脂材料之间的剥离会发展而到达岛状接合区12。于是，在第三实施例中，在岛状接合区12与芯片垫2之间形成具有与第二实施例所涉及的狭缝14d基本上一样的结构的狭缝14f，来使从芯片垫2到岛状接合区12为止的爬电距离变长，这样来抑制由于热应力而发生的剥离的发展。
(第四实施例)
下面，参照附图说明本发明的第四实施例。
图4和图5，表示本发明的第四实施例所涉及的、引线框支撑有高耐压元件的半导体装置的平面结构之一例。图6(a)表示沿图4的VIa-VIa线的剖面结构；图6(b)表示沿图5的VIb-VIb线的剖面结构。补充说明一下，第四实施例，是使用了第一实施例所涉及的引线框1A的半导体装置之一例。因此，在图4到图6中，用相同符号表示与图1相同的结构部件，来省略这些结构部件的说明。
如图4所示，在第四实施例所涉及的半导体装置中，用导电性粘合剂将具有电极垫18和接地用电极垫19的、包括高耐压元件在内的半导体芯片17接合在引线框1A的芯片垫2上。补充说明一下，将导电性粘合剂用于半导体芯片17的芯片接合。不过，也可以使用焊锡等，来代替该导电性粘合剂。半导体芯片17不限定于高耐压元件，只要是使半导体装置需要高散热性的半导体芯片17就可以。
接合在芯片垫2上的半导体芯片17中的电极垫18，通过金属细线21接合在内部引线5的接合区20上，并且与该接合区20电连接；该半导体芯片17中的接地用电极垫19，通过金属细线21接合在岛状接合区12上，并且与该岛状接合区12电连接。在本实施例中，使半导体芯片17的接地用电极垫19和岛状接合区12互相进行引线接合，不过也可以是这样的，如图4的变形例所示，用金属细线21使接地用电极垫19和GND引线上接合区16互相进行引线接合。
与半导体芯片17电连接的引线框1A的密封区域7，是例如利用传递模塑法，用由环氧树脂等密封用树脂材料构成的密封部22进行密封的。在树脂密封工序中，将密封用树脂材料填充在槽部9和狭缝14a中。这时，因为散热板4的一部分、系杆3及与内部引线5连结的外部引线8从密封部22的端面露出，所以对露出来的散热板4的一部分、系杆3及外部引线8进行树脂材料的修边。此外，对系杆3进行系杆切断。与GND引线6相邻的、未与内部引线5连结的外部引线8被切断，成为无引线框脚状态。散热板4的一部分和外部引线8被进行引线切断，被弯成鸥翼状。
这样形成的、第四实施例所涉及的半导体装置，在引线框1A上的密封部22中具有通过金属细线21与半导体芯片17的接地用电极垫19电连接的岛状接合区12。这时，由于狭缝14a的存在，岛状接合区12周围中的连结部13以外的部分与引线框1A隔异。
下面，对第四实施例所涉及的使用了高耐压元件用引线框的半导体装置、和现有的使用了高耐压元件用引线框的半导体装置进行比较。
[图表1]，分别表示下述结果，即：在温度为85℃、相对湿度为85％并且电源电压的施加时间为1000小时的温湿度偏压(THB：temperaturehumidity bias)试验中，从密封部22的端面往内部发生的剥离发展而到达了GND连接用接合区(在本发明中，为岛状接合区)的、发生了缺陷的比例，和在将使温度从-65℃上升到150℃的升温及使温度从150℃下降到-65℃的降温反复100转周期的热冲击试验中，从支撑有半导体芯片的芯片垫往外部发生的剥离发展而到达了GND连接用接合区的、发生了缺陷的比例。
[图表1]
由[图表1]可以看出，对图4所示的、第四实施例所涉及的半导体装置来讲，在哪种试验中都没有发生缺陷。与此相对，对图8所示的、现有的使用了引线框的半导体装置来讲，温湿度偏压试验时，在18次试验中的7次试验中发生了缺陷；热冲击试验时，在20次试验中的12次试验中发生了缺陷。
[图表2]，表示在温度为85℃、相对湿度为85％并且电源电压的施加时间为1000小时的温湿度偏压试验中，抗湿性随着剥离的发展恶化，以致发生了耐压恶化的缺陷的比例。
[图表2]
Figure A20071000573700201
由[图表2]可以看出，图4所示的、第四实施例所涉及的半导体装置没有发生耐压的恶化。另一方面，对图8所示的、现有的使用了引线框的半导体装置来讲，在15次试验中的3次试验中发生了耐压恶化。
[图表3]，表示对使接地用电极垫和GND引线上接合区16互相进行引线接合的半导体装置进行了与[图表1]基本上一样的试验的结果。
[图表3]
Figure A20071000573700202
由[图表3]可以看出，对图5所示的、第四实施例的一个变形例所涉及的半导体装置来讲，在哪种试验中都没有发生缺陷。另一方面，对图9所示的、现有的使用了引线框的半导体装置来讲，温湿度偏压试验时，在8次试验中的6次试验中发生了缺陷；热冲击试验时，在9次试验中的3次试验中发生了缺陷。
如上所述，因为在第四实施例及其变形例所涉及的半导体装置中，由狭缝14a从三个方向包围的岛状接合区12被密封用树脂材料覆盖着，所以即使在发生了从密封部22的端面往内部发展的剥离和从芯片垫2往外部发展的剥离的情况下，也能够抑制剥离发展而到达岛状接合区12。因此，能够防止引线接合部分与接合区之间的剥离和引线接合部分的折断，因而能够防止失去电连接部分的连接可靠性。
在对半导体芯片17的接地用电极垫19和GND引线上接合区16进行引线接合的、一个变形例所涉及的半导体装置中，通过在GND引线6中设置弯曲部15，从芯片垫2到GND引线上接合区16，乃至于到外部引线8为止的爬电距离变长。再加上，因为在GND引线6上至少形成有一个槽部9，所以从芯片垫2到系杆3为止的爬电距离进一步变长，因而GND引线6和密封用树脂材料的紧贴性提高。其结果是，能够抑制由于热应力而发生的、从芯片垫2往外部发展的剥离到达GND引线上接合区16。
这样，就能够防止引线接合部分与接合区之间的界面的剥离、或引线接合部分的折断。因此，能够防止失去电连接部分的连接可靠性。
-工业实用性-
根据本发明所涉及的引线框和使用了它的半导体装置，即使在引线框与密封用树脂材料之间发生了剥离，也抑制该剥离的发展，不会失去电连接部分的连接可靠性，因此对支撑有高耐压元件等需要高散热性的半导体芯片的引线框及使用了它的半导体装置等很有用。

Claims (21)

1.一种引线框，包括：上表面支撑半导体芯片的芯片垫，分别从所述芯片垫中的一个侧面和与该一个侧面相向的其他侧面向外侧延伸的散热板，多条分别与所述芯片垫的侧面中不位于所述散热板侧且互相相向的那两个侧面相向、设置为夹着所述芯片垫的内部引线，以及多条形成在所述多条内部引线的外侧、与所述内部引线连接的外部引线；所述多条内部引线中的至少一条内部引线，是与所述芯片垫连结的接地引线，其特征在于：
在所述散热板中，形成有周围的三个方向被第一狭缝包围、并且剩下的一个方向通过连结部与所述散热板连接的岛状接合区，该岛状接合区的电位与所述芯片垫相同。
2.根据权利要求1所述的引线框，其特征在于：
所述岛状接合区，形成在所述散热板中的垂直于该散热板的延伸方向的宽度方向上的中央部分。
3.根据权利要求1或2所述的引线框，其特征在于：
包括所述接地引线在内的所述各条内部引线，在该各条内部引线的表面上具有形成在垂直于所述各条内部引线的延伸方向的方向上的槽部；
所述接地引线，至少具有两个朝着属于与该接地引线同一平面的方向弯曲的弯曲部。
4.根据权利要求1所述的引线框，其特征在于：
所述岛状接合区的平面形状，呈四角形状、圆形状、椭圆形状、U字形状或V字形状。
5.根据权利要求1所述的引线框，其特征在于：
所述连结部的宽度，小于所述岛状接合区的宽度。
6.根据权利要求1所述的引线框，其特征在于：
所述第一狭缝，在所述连结部中的与所述散热板的连接部分的两侧具有向所述内部引线侧延伸的缺口部。
7.根据权利要求1所述的引线框，其特征在于：
相对所述岛状接合区而言，所述连结部形成在与所述芯片垫相反的一侧。
8.根据权利要求1所述的引线框，其特征在于：
所述连结部，在该连结部的表面上具有形成在垂直于所述连结部的延伸方向的方向上的槽部。
9.根据权利要求1所述的引线框，其特征在于：
所述散热板，具有形成在位于所述岛状接合区的外侧、并且被密封用树脂材料密封的区域中的第二狭缝。
10.根据权利要求1所述的引线框，其特征在于：
相对所述岛状接合区而言，所述连结部形成在所述芯片垫侧。
11.根据权利要求10所述的引线框，其特征在于：
所述散热板，具有形成在所述芯片垫与所述第一狭缝之间的第三狭缝。
12.根据权利要求1所述的引线框，其特征在于：
所述散热板具有第四狭缝，相对所述芯片垫而言，该第四狭缝形成在与所述岛状接合区相反的一侧的区域中。
13.根据权利要求1所述的引线框，其特征在于：
所述接地引线的与所述芯片垫连接的部分的宽度，小于其他内部引线的宽度。
14.根据权利要求1所述的引线框，其特征在于：
在所述多条外部引线中，与连接于所述接地引线上的外部引线相邻的外部引线中的至少一条外部引线，未与所述内部引线连接。
15.一种半导体装置，该半导体装置使用权利要求1所述的引线框；所述半导体装置，包括支撑在所述芯片垫上、具有电极垫和接地用电极垫的半导体芯片，和由对包括所述半导体芯片在内的所述芯片垫、所述各条内部引线及包括所述岛状接合区在内的所述散热板的一部分进行密封的密封用树脂材料构成的密封部；所述半导体芯片的所述电极垫，利用金属细线与所述内部引线电连接，所述半导体芯片的所述接地用电极垫，利用金属细线与所述岛状接合区或所述接地引线的接合区电连接，其特征在于：
所述岛状接合区周围中的所述连结部以外的部分，被所述密封用树脂材料覆盖；
所述散热板中的其余部分和所述各条外部引线，被弯成鸥翼状。
16.根据权利要求15所述的半导体装置，其特征在于：
所述半导体芯片，是高耐压元件。
17.一种引线框，包括：上表面支撑半导体芯片的芯片垫，分别从所述芯片垫中的一个侧面和与该一个侧面相向的其他侧面向外侧延伸的散热板，多条分别与所述芯片垫的侧面中不位于所述散热板侧且互相相向的那两个侧面相向、设置为夹着所述芯片垫的内部引线，以及多条形成在所述多条内部引线的外侧、与所述内部引线连接的外部引线；所述多条内部引线中的至少一条内部引线，是与所述芯片垫连结的接地引线，其特征在于：
包括所述接地引线在内的所述各条内部引线，在该各条内部引线的表面上具有形成在垂直于所述各条内部引线的延伸方向的方向上的槽部；
所述接地引线，至少具有两个朝着属于与该接地引线同一平面的方向弯曲的弯曲部。
18.根据权利要求17所述的引线框，其特征在于：
所述接地引线的与所述芯片垫连接的部分的宽度，小于其他内部引线的宽度。
19.根据权利要求17所述的引线框，其特征在于：
在所述多条外部引线中，与连接于所述接地引线上的外部引线相邻的外部引线中的至少一条外部引线，未与所述内部引线连接。
20.一种半导体装置，该半导体装置使用权利要求17所述的引线框；所述半导体装置，包括支撑在所述芯片垫上、具有电极垫和接地用电极垫的半导体芯片，和由对包括所述半导体芯片在内的所述芯片垫、所述各条内部引线及包括所述岛状接合区在内的所述散热板的一部分进行密封的密封用树脂材料构成的密封部；所述半导体芯片的所述电极垫，利用金属细线与所述内部引线电连接，所述半导体芯片的所述接地用电极垫，利用金属细线与所述岛状接合区或所述接地引线的接合区电连接，其特征在于：
所述岛状接合区周围中的所述连结部以外的部分，被所述密封用树脂材料覆盖；
所述散热板中的其余部分和所述各条外部引线，被弯成鸥翼状。
21.根据权利要求20所述的半导体装置，其特征在于：
所述半导体芯片，是高耐压元件。
CNA2007100057372A 2006-05-09 2007-02-13 引线框及使用了它的半导体装置 Pending CN101071796A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006130369 2006-05-09
JP2006130369A JP4705881B2 (ja) 2006-05-09 2006-05-09 リードフレーム及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
CN101071796A true CN101071796A (zh) 2007-11-14

Family

ID=38684338

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100057372A Pending CN101071796A (zh) 2006-05-09 2007-02-13 引线框及使用了它的半导体装置

Country Status (4)

Country Link
US (1) US20070262409A1 (zh)
JP (1) JP4705881B2 (zh)
CN (1) CN101071796A (zh)
SG (1) SG137738A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034784A (zh) * 2010-11-10 2011-04-27 吴江巨丰电子有限公司 一种28k引线框架
CN102456655A (zh) * 2010-10-15 2012-05-16 三垦电气株式会社 半导体模块
CN108231721A (zh) * 2018-02-09 2018-06-29 上海晶丰明源半导体股份有限公司 多基岛引线框架、引线框架阵列及封装体
CN111326493A (zh) * 2018-12-17 2020-06-23 安世有限公司 用于半导体装置的引线框架组件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5026848B2 (ja) * 2007-04-19 2012-09-19 スタンレー電気株式会社 光半導体デバイスおよびその製造方法
JP5885987B2 (ja) * 2011-10-05 2016-03-16 ローム株式会社 半導体装置
CN106611753A (zh) * 2015-10-26 2017-05-03 无锡华润矽科微电子有限公司 芯片封装框架及芯片封装结构
CN106783753A (zh) * 2016-12-21 2017-05-31 伍昭云 半导体器件
US10242935B2 (en) * 2017-08-31 2019-03-26 Nxp Usa, Inc. Packaged semiconductor device and method for forming
CN109192715B (zh) * 2018-09-20 2024-03-22 江苏长电科技股份有限公司 引线框结构、封装结构及其制造方法
JP7225722B2 (ja) * 2018-11-16 2023-02-21 富士電機株式会社 リードフレーム、半導体装置及び半導体装置の製造方法
JP7353121B2 (ja) * 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
CN112563233B (zh) * 2020-12-09 2023-04-11 天水七四九电子有限公司 一种平面封装件及其生产方法
WO2023176267A1 (ja) * 2022-03-17 2023-09-21 ローム株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244654A (ja) * 1988-03-25 1989-09-29 Nec Kyushu Ltd リードフレーム
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
JP2886250B2 (ja) * 1990-03-26 1999-04-26 株式会社日立製作所 半導体装置
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
KR0148077B1 (ko) * 1994-08-16 1998-08-01 김광호 분리된 다이 패드를 갖는 반도체 패키지
US5780772A (en) * 1997-01-24 1998-07-14 National Semiconductor Corporation Solution to mold wire sweep in fine pitch devices
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
JP3063847B2 (ja) * 1998-05-01 2000-07-12 日本電気株式会社 リードフレーム及びそれを用いた半導体装置
JP3566109B2 (ja) * 1998-11-04 2004-09-15 株式会社デンソー 樹脂封止型半導体装置
JP2001085588A (ja) * 1999-09-10 2001-03-30 Mitsumi Electric Co Ltd リードフレーム及び半導体装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
JP2002334965A (ja) * 2001-05-08 2002-11-22 Kunifumi Komiya 高周波デバイス用パッケージ
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
JP4469654B2 (ja) * 2004-05-13 2010-05-26 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US8536688B2 (en) * 2004-05-25 2013-09-17 Stats Chippac Ltd. Integrated circuit leadframe and fabrication method therefor
JP4255934B2 (ja) * 2005-08-26 2009-04-22 シャープ株式会社 半導体素子、および、この半導体素子を用いた電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456655A (zh) * 2010-10-15 2012-05-16 三垦电气株式会社 半导体模块
CN102034784A (zh) * 2010-11-10 2011-04-27 吴江巨丰电子有限公司 一种28k引线框架
CN102034784B (zh) * 2010-11-10 2013-06-05 吴江巨丰电子有限公司 一种28k引线框架
CN108231721A (zh) * 2018-02-09 2018-06-29 上海晶丰明源半导体股份有限公司 多基岛引线框架、引线框架阵列及封装体
CN111326493A (zh) * 2018-12-17 2020-06-23 安世有限公司 用于半导体装置的引线框架组件

Also Published As

Publication number Publication date
SG137738A1 (en) 2007-12-28
JP4705881B2 (ja) 2011-06-22
JP2007305671A (ja) 2007-11-22
US20070262409A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
CN101071796A (zh) 引线框及使用了它的半导体装置
US5541446A (en) Integrated circuit package with improved heat dissipation
US6787889B2 (en) Multilevel leadframe for a packaged integrated circuit and method of fabrication
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US4994411A (en) Process of producing semiconductor device
US7183616B2 (en) High speed switching MOSFETS using multi-parallel die packages with/without special leadframes
JP2007509485A (ja) 半導体デバイス・パッケージおよびその製造方法
US5796159A (en) Thermally efficient integrated circuit package
TW200541085A (en) Packaged integrated circuit with MLP leadframe and method of making same
JP2009135444A (ja) パワー半導体デバイスのためのパッケージ
CN101996982A (zh) 电子装置及其制造方法
US7071543B2 (en) Semiconductor device and manufacturing method thereof
JP4530863B2 (ja) 樹脂封止型半導体装置
JP5845634B2 (ja) 半導体装置
JP6363825B2 (ja) 半導体装置及びリードフレーム
JP2008532278A (ja) 付加的な接点パッドを備える集積回路パッケージ装置、リードフレームおよび電子装置
US5796162A (en) Frames locking method for packaging semiconductor chip
TWI231026B (en) Planarized plastic package modules for integrated circuits
JP2006203048A (ja) 半導体装置
US6621166B2 (en) Five layer adhesive/insulator/metal/insulator/adhesive tape for semiconductor die packaging
US10211118B2 (en) Semiconductor module
JP2005294871A (ja) 半導体装置
US20050161792A1 (en) Junction member and multichip package using same
JP4849802B2 (ja) 半導体装置
CN112216658A (zh) 具有适应各种管芯尺寸的引线框架的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071114