CN108231721A - 多基岛引线框架、引线框架阵列及封装体 - Google Patents

多基岛引线框架、引线框架阵列及封装体 Download PDF

Info

Publication number
CN108231721A
CN108231721A CN201810136407.5A CN201810136407A CN108231721A CN 108231721 A CN108231721 A CN 108231721A CN 201810136407 A CN201810136407 A CN 201810136407A CN 108231721 A CN108231721 A CN 108231721A
Authority
CN
China
Prior art keywords
dao
pin
lead frame
chip
base island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810136407.5A
Other languages
English (en)
Inventor
孙顺根
李阳德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Semiconducto Ltd By Share Ltd
Original Assignee
Shanghai Semiconducto Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Semiconducto Ltd By Share Ltd filed Critical Shanghai Semiconducto Ltd By Share Ltd
Priority to CN201810136407.5A priority Critical patent/CN108231721A/zh
Publication of CN108231721A publication Critical patent/CN108231721A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种多基岛引线框架、引线框架阵列及封装体。所述引线框架包括至少三个用于放置芯片的基岛、多个第一类型引脚与多个第二类型引脚，所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧，所述第一类型引脚的电压低于所述第二类型引脚的电压。本发明的优点在于，低压引脚及高压引脚分别设置在基岛的两侧，避免引脚之间由于高低电压差异比较大，而引起的相互之间击穿的情况发生，进而满足封装或可靠性的要求。

Description

多基岛引线框架、引线框架阵列及封装体
技术领域
本发明涉及半导体封装领域，尤其涉及一种多基岛引线框架、引线框架阵列及封装体。
背景技术
最近几年，集成电路IC设计、制造行业得到飞速发展，封装技术也得到了大幅提升。封装是整个集成电路制造过程中重要一环，它具有散热和保护功能。封装工艺能够将芯片密封，隔绝外界污染及外力对芯片的破坏。
在半导体封装中，为了实现封装体的多功能，会将两颗芯片封装在一个封装体中。例如，LED驱动芯片采用一颗IC加一颗金属-氧化物-半导体晶体管（MOS）的模式。对于小功率方案，采用SOP-8封装所述LED驱动芯片，而对于大功率方案，则采用DIP-8封装所述LED驱动芯片。
随着技术的进步，在一个封装体中封装两颗芯片已经不能满足需求。在一个封装体中封装多颗芯片，成为了技术发展的方向。在封装体中，若采用双基岛框架，则在一个基岛上需要放置至少两个芯片，芯片之间用绝缘胶水进行隔离。其缺点在于，在高温情况下绝缘胶有被高压击穿的风险。在封装体中，若采用当下通常的多基岛框架，则在每一个基岛上放置一个芯片。其缺点在于，在实际应用时，各引脚因为高低电压差异比较大，非常容易相互之间击穿，进而无法满足封装或可靠性的要求。
以LED驱动芯片为例，采用一颗IC+两颗金属-氧化物-半导体晶体管（MOS）的模式，来实现两路或多路驱动。图1是现有的LED驱动芯片的引线框架的结构示意图。所述引线框架包括三个基岛101、102、103，其中，基岛101上可设置IC芯片，基岛102及基岛103上可分别设置MOS芯片，在基岛的周围设置有多个引脚。其中，在引脚104和引脚105之间、引脚106和引脚107之间、引脚108和引脚109之间高低电压差异比较大，非常容易相互之间击穿，进而无法满足封装或可靠性的要求。
发明内容
本发明所要解决的技术问题是，提供一种多基岛引线框架、引线框架阵列及封装体。
为了解决上述问题，本发明提供了一种多基岛引线框架，包括至少三个用于放置芯片的基岛、多个第一类型引脚与多个第二类型引脚，所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧，所述第一类型引脚的电压低于所述第二类型引脚的电压。
在一实施例中，所述引线框架包括一个第一基岛及至少两个第二基岛，所述第一基岛用于放置IC芯片，所述第一基岛与多个所述第一类型引脚中的一个直接连接，所述第二基岛用于放置分立器件，每一个所述第二基岛分别与所述第二类型引脚中的一个直接连接。
在一实施例中，所述第一基岛的面积大于所述第二基岛的面积，所有所述第二基岛设置在所述第一基岛的同一侧。
在一实施例中，所述第一类型引脚至少为三个。
在一实施例中，所述第二类型引脚至少为三个。
本发明还提供一种引线框架阵列，包括上述的引线框架，多个引线框架之间通过框架连筋连接。
本发明还提供一种封装体，包括一引线框架、至少三个芯片及塑封所述引线框架及所述芯片的塑封体；所述引线框架包括至少三个基岛、多个第一类型引脚与多个第二类型引脚，所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧，所述第一类型引脚的电压低于所述第二类型引脚的电压，所述芯片分别设置在所述基岛上。
在一实施例中，所述引线框架包括一个第一基岛及至少两个第二基岛，所述第一基岛上放置IC芯片，所述第二基岛上放置分立器件，所述第一基岛与多个所述第一类型引脚中的一个直接连接，每一个所述第二基岛分别与多个所述第二类型引脚中的一个直接连接。
在一实施例中，所述第一基岛上的芯片及所述第二基岛上的芯片彼此电连接。
本发明的优点在于，低压引脚及高压引脚分别设置在基岛的两侧， 避免引脚之间由于高低电压差异比较大，而引起的相互之间击穿的情况发生，进而满足封装或可靠性的要求。
附图说明
图1是现有的LED驱动芯片的引线框架的结构示意图；
图2是本发明多基岛引线框架的结构示意图；
图3是本发明多基岛引线框架的另一结构示意图；
图4是本发明引线框架阵列的结构示意图；
图5是本发明一个实施例的封装体的打线结构示意图。
具体实施方式
下面结合附图对本发明提供的多基岛引线框架、引线框架阵列及封装体的具体实施方式做详细说明。
图2是本发明多基岛引线框架的结构示意图。请参阅图2，本发明一种多基岛引线框架包括至少三个用于放置芯片的基岛、多个第一类型引脚300与多个第二类型引脚400。其中采用虚线框示意性地标示出封装线A的位置。所述第一类型引脚300与所述第二类型引脚400分别设置在所述基岛的两侧。
所述第一类型引脚300的电压低于所述第二类型引脚400电压。即所述第一类型引脚300为低压引脚，其设置在基岛的一侧，所述第二类型引脚400为高压引脚，其设置在基岛的另一侧。其中，引脚为高压引脚还是低压引脚取决于形成封装体后引脚与芯片的连接关系。在后续形成封装体后，所述第一类型引脚300作为芯片的低压输出，所述第二类型引脚400作为芯片的高压输出。低压引脚及高压引脚分别设置在基岛的两侧，避免引脚之间由于高低电压差异比较大，而引起的相互之间击穿的情况发生，进而满足封装或可靠性的要求。
在本发明一些实施例中，所述引线框架包括一个第一基岛201及至少两个第二基岛。在本实施例中，以所述引线框架包括一个第一基岛201及两个第二基岛202及203为例进行描述。在其他实施例中，所述引线框架可以包括多个第一基岛及多个所述第二基岛。
所述第一基岛201用于放置IC芯片，所述IC芯片即为集成电路芯片。所述第二基岛202及203用于放置分立器件。所述分立器件包括但不限于二极管、三极管、MOS管、晶闸管等。
进一步，所述第一基岛201与多个所述第一类型引脚300中的一个直接连接。在本实施例中，所述第一基岛201与多个所述第一类型引脚300中的一个直接连接，该引脚可以连接第一基岛201上的芯片的低压引脚，例如，作接地功能使用。每一个所述第二基岛分别与多个所述第二类型引脚400中的一个直接连接，在本实施例中，第二基岛202及203分别与多个所述第二类型引脚400中的一个直接连接，由于该引脚直接与第二基岛202及203连接，在后续使用时，其作为高压引脚使用。进一步，所述第一基岛201的面积大于所述第二基岛的面积，所有所述第二基岛设置在所述第一基岛201的同一侧。在本实施例中，所述第一基岛201的面积大于所述第二基岛202及203的面积，所述第二基岛202及203设置在所述第一基岛201的同一侧，进而缩小封装体体积。
进一步，所述第一类型引脚300的数量至少为三个，所述第二类型引脚400的数量至少为三个。所述第一类型引脚300的数量与所述第二类型引脚400的数量可根据实际使用情况设定。所述第一类型引脚300与所述第二类型引脚400的数量可以相同，也可以不同。在本实施例中，如图2所示，所述第一类型引脚300包括三个引脚，其中一个引脚与所述第一基岛201直接连接。所述第二类型引脚400包括四个引脚，其中两个引脚分别与第二基岛202及203直接连接。在本发明其它实施例中，如图3所示，所述第一类型引脚300还可以包括一空引脚301，所述空引脚301为备用引脚。
图4是本发明引线框架阵列的结构示意图；所述引线框架阵列500包括多个上述的引线框架501，多个引线框架501之间通过框架连筋502连接。每一引线框架501的结构与上述的引线框架的结构相同，不再赘述。
本发明还提供一种封装体。图5是本发明一个实施例的封装体的打线结构示意图。请参阅图5，所述封装体包括一引线框架501、至少三个芯片600及塑封所述引线框架501及所述芯片600的塑封体（附图中未绘示）。所述引线框架501的结构与上述引线框架的结构相同，不再赘述。在每一基岛上设置有一芯片600。需要说明的是，每一基岛上设置的芯片600可以是IC芯片或分立器件。例如，所述第一基岛201用于放置IC芯片。所述第二基岛202及203用于放置分立器件。在本实施例中，所述第二基岛202及203均用于放置MOS管。
所述第一基岛201上设置IC芯片，在第二基岛202及203上设置MOS管。其中，所述第一基岛201的芯片600采用导电胶等粘结剂粘贴在第一基岛201上，并通过引线分别与第一类型引脚300及第二类型引脚400连接，所述第二基岛的芯片600采用导电胶等粘结剂粘贴在第二基岛202及203上，并通过引线连接至多个第二类型引脚400中的一个引脚，该引脚未与第二基岛直接连接。所述第一基岛201上的芯片及所述第二基岛202及203上的芯片彼此通过引线电连接。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种多基岛引线框架，其特征在于，包括至少三个用于放置芯片的基岛、多个第一类型引脚与多个第二类型引脚，所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧，所述第一类型引脚的电压低于所述第二类型引脚的电压。
2.根据权利要求1所述的多基岛引线框架，其特征在于，所述引线框架包括一个第一基岛及至少两个第二基岛，所述第一基岛用于放置IC芯片，所述第一基岛与多个所述第一类型引脚中的一个直接连接，所述第二基岛用于放置分立器件，每一个所述第二基岛分别与所述第二类型引脚中的一个直接连接。
3.根据权利要求2所述的多基岛引线框架，其特征在于，所述第一基岛的面积大于所述第二基岛的面积，所有所述第二基岛设置在所述第一基岛的同一侧。
4.根据权利要求1所述的多基岛引线框架，其特征在于，所述第一类型引脚至少为三个。
5.根据权利要求1所述的多基岛引线框架，其特征在于，所述第二类型引脚至少为三个。
6.一种引线框架阵列，其特征在于，包括多个权利要求1~5任意一项所述的引线框架，多个引线框架之间通过框架连筋连接。
7.一种封装体，其特征在于，包括一引线框架、至少三个芯片及塑封所述引线框架及所述芯片的塑封体；所述引线框架包括至少三个基岛、多个第一类型引脚与多个第二类型引脚，所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧，所述第一类型引脚的电压低于所述第二类型引脚的电压，所述芯片分别设置在所述基岛上。
8.根据权利要求7所述的封装体，其特征在于，所述引线框架包括一个第一基岛及至少两个第二基岛，所述第一基岛上放置IC芯片，所述第二基岛上放置分立器件，所述第一基岛与多个所述第一类型引脚中的一个直接连接，每一个所述第二基岛分别与多个所述第二类型引脚中的一个直接连接。
9.根据权利要求8所述的封装体，其特征在于，所述第一基岛上的芯片及所述第二基岛上的芯片彼此电连接。
CN201810136407.5A 2018-02-09 2018-02-09 多基岛引线框架、引线框架阵列及封装体 Pending CN108231721A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810136407.5A CN108231721A (zh) 2018-02-09 2018-02-09 多基岛引线框架、引线框架阵列及封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810136407.5A CN108231721A (zh) 2018-02-09 2018-02-09 多基岛引线框架、引线框架阵列及封装体

Publications (1)

Publication Number Publication Date
CN108231721A true CN108231721A (zh) 2018-06-29

Family

ID=62661446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810136407.5A Pending CN108231721A (zh) 2018-02-09 2018-02-09 多基岛引线框架、引线框架阵列及封装体

Country Status (1)

Country Link
CN (1) CN108231721A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755397A (zh) * 2020-07-17 2020-10-09 杰华特微电子（杭州）有限公司 多基岛引线框架的封装结构及其封装方法
CN114023730A (zh) * 2021-10-29 2022-02-08 苏州华太电子技术有限公司 芯片封装结构与电子器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071796A (zh) * 2006-05-09 2007-11-14 松下电器产业株式会社 引线框及使用了它的半导体装置
CN101894834A (zh) * 2010-07-06 2010-11-24 日银Imp微电子有限公司 一种桥式驱动电路芯片
CN202977408U (zh) * 2012-09-28 2013-06-05 上海翔芯集成电路有限公司 一种用于灯串ic封装的引线支架
CN205984975U (zh) * 2016-09-07 2017-02-22 四川上特科技有限公司 一种滤除瞬态高压脉冲的超薄整流桥
CN107331657A (zh) * 2017-06-28 2017-11-07 河南索泰克照明股份有限公司 一种ic与可控硅芯片一体化封装及其制作方法
CN208028058U (zh) * 2018-02-09 2018-10-30 上海晶丰明源半导体股份有限公司 多基岛引线框架、引线框架阵列及封装体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071796A (zh) * 2006-05-09 2007-11-14 松下电器产业株式会社 引线框及使用了它的半导体装置
CN101894834A (zh) * 2010-07-06 2010-11-24 日银Imp微电子有限公司 一种桥式驱动电路芯片
CN202977408U (zh) * 2012-09-28 2013-06-05 上海翔芯集成电路有限公司 一种用于灯串ic封装的引线支架
CN205984975U (zh) * 2016-09-07 2017-02-22 四川上特科技有限公司 一种滤除瞬态高压脉冲的超薄整流桥
CN107331657A (zh) * 2017-06-28 2017-11-07 河南索泰克照明股份有限公司 一种ic与可控硅芯片一体化封装及其制作方法
CN208028058U (zh) * 2018-02-09 2018-10-30 上海晶丰明源半导体股份有限公司 多基岛引线框架、引线框架阵列及封装体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755397A (zh) * 2020-07-17 2020-10-09 杰华特微电子（杭州）有限公司 多基岛引线框架的封装结构及其封装方法
CN114023730A (zh) * 2021-10-29 2022-02-08 苏州华太电子技术有限公司 芯片封装结构与电子器件
CN114023730B (zh) * 2021-10-29 2023-11-28 苏州华太电子技术股份有限公司 芯片封装结构与电子器件

Similar Documents

Publication Publication Date Title
CN101506975B (zh) 堆叠管芯封装
US20120193772A1 (en) Stacked die packages with flip-chip and wire bonding dies
US8933549B2 (en) Dual-leadframe multi-chip package
US9842797B2 (en) Stacked die power converter
JP4733025B2 (ja) フリップチップダイパッケージを形成する方法、携帯型電子製品を形成する方法、及び表面実装ダイパッケージを形成する方法
CN202816942U (zh) 多芯片封装结构、变换器模块
US20130214399A1 (en) DC/DC Converter Power Module Package Incorporating a Stacked Controller and Construction Methodology
US8217503B2 (en) Package structure for DC-DC converter
CN103824853B (zh) 应用于开关型调节器的集成电路组件
US11605578B2 (en) Chip package assembly and method for manufacturing the same
TWI256091B (en) A semiconductor package having stacked chip package and a method
CN108231721A (zh) 多基岛引线框架、引线框架阵列及封装体
CN211700263U (zh) 多基岛引线框架以及电机驱动芯片的封装结构
CN110323199A (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
TW200504963A (en) Multi-chip semiconductor package and manufacturing method thereof
CN208028058U (zh) 多基岛引线框架、引线框架阵列及封装体
CN211238250U (zh) 一种采用多基岛引线框架的芯片封装结构
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN206022359U (zh) 存储器芯片堆叠封装结构
US20110182095A1 (en) Package for synchronous rectifier module
CN215069959U (zh) 一种用于布置芯片的引线框架及封装体
CN220106521U (zh) 一种ic芯片驱动多颗mos芯片的合封ipm封装结构
CN212967703U (zh) 芯片封装结构及数字隔离器
CN105609497A (zh) VGA/YPbPr转HDMI接口模块系统级封装技术
CN103762212B (zh) 应用于开关型调节器的集成电路组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination