CN114023730B - 芯片封装结构与电子器件 - Google Patents

芯片封装结构与电子器件 Download PDF

Info

Publication number
CN114023730B
CN114023730B CN202111276191.0A CN202111276191A CN114023730B CN 114023730 B CN114023730 B CN 114023730B CN 202111276191 A CN202111276191 A CN 202111276191A CN 114023730 B CN114023730 B CN 114023730B
Authority
CN
China
Prior art keywords
driving module
chip
mos tube
mos transistor
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111276191.0A
Other languages
English (en)
Other versions
CN114023730A (zh
Inventor
杜睿
卢烁今
肖辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202111276191.0A priority Critical patent/CN114023730B/zh
Publication of CN114023730A publication Critical patent/CN114023730A/zh
Application granted granted Critical
Publication of CN114023730B publication Critical patent/CN114023730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Abstract

本申请提供了一种芯片封装结构和电子器件。该芯片封装结构包括驱动模块、第一MOS管、第二MOS管和小于或者等于3个基岛，其中，驱动模块的输入端为芯片的输入引脚，第一MOS管的漏极为芯片的供电引脚，第一MOS管的栅极与驱动模块的第一输出端连接，第一MOS管的源极与驱动模块的第三输出端连接，第二MOS管的漏极与第一MOS管的源极连接，且为芯片的输出引脚，第二MOS管的栅极与驱动模块的第二输出端连接，第二MOS管的源极与驱动模块的第四输出端连接，第二MOS管的源极为芯片的接地引脚，第一MOS管与第二MOS管中的至少一个为LDMOS管，且第一MOS管与第二MOS管均为正装。因此，该芯片封装结构，减少了芯片封装结构采用的基岛数量，进而提升了芯片电学性能。

Description

芯片封装结构与电子器件
技术领域
本申请涉及芯片封装领域，具体而言，涉及一种芯片封装结构与电子器件。
背景技术
DrMOS集成功率级产品自出现以来，用以取代采用分立MOSEFT器件的DC-DC供电方案，其在转换效率、热功耗、工作频率以及寄生电感等方面都优于分立式供电设计，且可极大地节约PCB安装面积。
目前市场端集成功率级(DrMOS)产品广泛采用三管芯合封的方式实现，其中包含驱动模块14、第一MOS管15以及第二MOS管16，封装典型结构的俯视图如图1所示，第三基岛12和第四基岛13被第二MOS管16遮挡，所以在图1中没有全部示出，该封装结构采用四基岛结构。合封的两个VDMOS管芯均为常规漏极背面引出(Drain-down)结构，其中第二MOS管16采用倒装焊接的方式将其栅极、源极分别焊接到第三基岛12和第四基岛13，其中源极作为功率级的PGND引脚引出，而第二MOS管16的漏极与第一MOS管15的源极相连，并作为芯片的SW引脚引出。第一MOS管的漏极则通过基板作为功率级的功率供电VIN引脚引出。驱动模块14通过键合引线分别连接第一MOS管15的栅极和源极以及第二MOS管16的栅极和源极。
受到VDMOS漏极背面引出的结构限制，第一MOS管以及第二MOS管需要一个正装，另一个倒装以实现上下管之间所需的电气连接，且需要多达四个独立的基岛引出相应的电极，基岛数量较多对DrMOS成品的电学性能造成了负面的影响。
因此，现有技术中的芯片封装结构采用的基岛较多而导致芯片电学性能较差。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种芯片封装结构和电子器件，以解决现有技术中芯片封装结构采用的基岛较多而导致芯片电学性能较差的问题。
根据本发明实施例的一个方面，提供了一种芯片封装结构，包括：驱动模块，包括输入端、第一输出端、第二输出端、第三输出端和第四输出端，所述驱动模块的输入端为芯片的输入引脚，所述驱动模块用于根据输入信号产生驱动信号；第一MOS管，所述第一MOS管的漏极为芯片的供电引脚，所述第一MOS管的栅极与所述驱动模块的第一输出端连接，所述第一MOS管的源极与所述驱动模块的第三输出端连接；第二MOS管，所述第二MOS管的漏极与所述第一MOS管的源极连接，且为芯片的输出引脚，所述第二MOS管的栅极与所述驱动模块的第二输出端连接，所述第二MOS管的源极与所述驱动模块的第四输出端连接，所述第二MOS管的源极为芯片的接地引脚，所述第一MOS管与所述第二MOS管中的至少一个为LDMOS管，所述第一MOS管和所述第二MOS管均为正装；多个基岛，所述基岛的个数小于或者等于3。
可选地，所述第一MOS管为LDMOS管，且所述第二MOS为VDMOS管，所述基岛有两个，分别为第一基岛和第二基岛，其中，所述第一基岛用于支撑所述驱动模块且与所述驱动模块电连接，所述第二基岛用于支撑所述第一MOS管和所述第二MOS管，且分别与所述第一MOS管的源极和所述第二MOS管的漏极电连接。
可选地，所述第一MOS管为VDMOS管，且所述第二MOS管为LDMOS管，所述基岛有三个，分别为第一基岛、第二基岛和第三基岛，其中，所述第一基岛用于支撑所述驱动模块且与所述驱动模块电连接，所述第二基岛用于支撑所述第一MOS管且与所述第一MOS管的漏极连接，所述第三基岛用于支撑所述第二MOS管且与所述第二MOS管的源极连接。
可选地，所述第二MOS管分别为LDMOS管，所述驱动模块和所述第一MOS管集成形成单衬底集成结构，所述基岛有两个，分别为第一基岛和第二基岛，其中，所述第一基岛用于支撑所述集成结构且分别与所述驱动模块和所述第一MOS管电连接，所述第二基岛用于支撑所述第二MOS管且与所述第二MOS管的源极连接。
可选地，所述驱动模块和所述第一MOS管采用BCD工艺集成形成所述单衬底集成结构。
可选地，所述LDMOS管为源极背面引出的LDMOS管。
可选地，所述驱动模块包括第一缓冲门、非门和第二缓冲门，所述第一缓冲门的输入端为所述驱动模块的输入端，所述第一缓冲门的输出端为所述驱动模块的第一输出端，所述非门的输入端为所述驱动模块的输入端，所述第二缓冲门的输入端与所述非门的输出端连接，所述第二缓冲门的输出端为所述驱动模块的第二输出端。
可选地，所述封装结构包括封装壳体，所述封装壳体具有容纳腔，所述驱动模块、所述第一MOS管、所述第二MOS管以及所述基岛均位于所述容纳腔内。
可选地，所述封装壳体为塑料封装壳体。
根据本发明实施例的又一方面，还提供了一种电子器件，包括芯片封装结构，所述芯片封装结构为任一种所述的封装结构。
在本发明实施例中，芯片封装结构包括驱动模块、第一MOS管、第二MOS管和小于或者等于3个基岛，其中，驱动模块包括输入端、第一输出端、第二输出端、第三输出端和第四输出端，驱动模块的输入端为芯片的输入引脚，第一MOS管的漏极为芯片的供电引脚，第一MOS管的栅极与驱动模块的第一输出端连接，第一MOS管的源极与驱动模块的第三输出端连接，第二MOS管的漏极与第一MOS管的源极连接，且为芯片的输出引脚，第二MOS管的栅极与驱动模块的第二输出端连接，第二MOS管的源极与驱动模块的第四输出端连接，第二MOS管的源极为芯片的接地引脚，第一MOS管与第二MOS管中的至少一个为LDMOS管，且第一MOS管与第二MOS管均为正装。该芯片封装结构，由于第一MOS管与第二MOS管中的至少一个为LDMOS管，使得第一MOS管与第二MOS管在封装时均可以采用正装的方式，相比现有技术中一个MOS管正装，另一个MOS管倒装，倒装的MOS管需要两个基岛引出相应的电极的方案来说，该方案减少了芯片封装结构采用的基岛数量，这样减少了不同的基岛之间的干扰，提升了芯片的可靠性和鲁棒性，进而提升了芯片电学性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有技术中的芯片封装结构的俯视图；
图2示出了根据本申请的实施例的一种芯片封装结构的电路示意图；
图3示出了根据本申请的实施例的一种芯片封装结构的俯视图；
图4示出了根据本申请的实施例的一种芯片封装结构的俯视图；
图5示出了根据本申请的实施例的一种芯片封装结构的俯视图。
其中，上述附图包括以下附图标记：
10、第一基岛；11、第二基岛；12、第三基岛；13、第四基岛；14、驱动模块；15、第一MOS管；16、第二MOS管；17、单衬底集成结构；18、第一缓冲门；19、非门；20、第二缓冲门。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
为了便于描述，以下对本申请实施例涉及的部分名词或术语进行说明：
垂直扩散金属氧化物半导体场效应晶体管(Vertical-Diffused Metal-OxideSemiconductor，VDMOS)，VDMOS的常规结构为漏极背面引出结构。
横向扩散金属氧化物半导体场效应晶体管(Laterally-Diffused Metal-OxideSemiconductor，LDMOS)，LDMOS的结构为平面结构，可以将LDMOS制作成源极背面引出结构。
正如背景技术所介绍的，现有技术中的芯片封装结构采用的基岛较多而导致芯片电学性能较差，为了解决如上问题，本申请提出了一种芯片封装结构与电子器件。
根据本申请的实施例，提供了一种芯片封装结构。图2是根据本申请的实施例的一种芯片封装结构的电路示意图，如图2所示，该芯片封装结构包括驱动模块14、第一MOS管15、第二MOS管16和多个基岛，其中，驱动模块14包括输入端、第一输出端、第二输出端、第三输出端和第四输出端，上述驱动模块14的输入端为芯片的输入引脚，上述驱动模块14用于根据输入信号产生驱动信号；第一MOS管15，上述第一MOS管15的漏极为芯片的供电引脚，上述第一MOS管15的栅极与上述驱动模块14的第一输出端连接，上述第一MOS管15的源极与上述驱动模块14的第三输出端连接；第二MOS管16，上述第二MOS管16的漏极与上述第一MOS管15的源极连接，且为芯片的输出引脚，上述第二MOS管16的栅极与上述驱动模块14的第二输出端连接，上述第二MOS管16的源极与上述驱动模块14的第四输出端连接，上述第二MOS管16的源极为芯片的接地引脚，上述第一MOS管15与上述第二MOS管16中的至少一个为LDMOS管，上述第一MOS管15和上述第二MOS管16均为正装；多个基岛，上述基岛的个数小于或者等于3。
上述的芯片封装结构，包括驱动模块、第一MOS管、第二MOS管和小于或者等于3个基岛，其中，驱动模块包括输入端、第一输出端、第二输出端、第三输出端和第四输出端，驱动模块的输入端为芯片的输入引脚，第一MOS管的漏极为芯片的供电引脚，第一MOS管的栅极与驱动模块的第一输出端连接，第一MOS管的源极与驱动模块的第三输出端连接，第二MOS管的漏极与第一MOS管的源极连接，且为芯片的输出引脚，第二MOS管的栅极与驱动模块的第二输出端连接，第二MOS管的源极与驱动模块的第四输出端连接，第二MOS管的源极为芯片的接地引脚，第一MOS管与第二MOS管中的至少一个为LDMOS管，且第一MOS管与第二MOS管均为正装。该芯片封装结构，由于第一MOS管与第二MOS管中的至少一个为LDMOS管，使得第一MOS管与第二MOS管在封装时均可以采用正装的方式，相比现有技术中一个MOS管正装，另一个MOS管倒装，倒装的MOS管需要两个基岛引出相应的电极的方案来说，该方案减少了芯片封装结构采用的基岛数量，这样减少了不同的基岛之间的干扰，提升了芯片的可靠性和鲁棒性，进而提升了芯片电学性能。
本申请的一种实施例中，如图3所示，上述第一MOS管15为LDMOS管，且上述第二MOS管16为VDMOS管，上述基岛有两个，分别为第一基岛10和第二基岛11，其中，上述第一基岛10用于支撑上述驱动模块14且与上述驱动模块14电连接，上述第二基岛11用于支撑上述第一MOS管15和上述第二MOS管16，且分别与上述第一MOS管15的源极和上述第二MOS管16的漏极电连接。上述驱动模块14通过键合引线分别连接第一MOS管15的栅极和源极以及第二MOS管16的栅极和源极。本实施例中，第一基岛用于支撑驱动模块且与驱动模块电连接，第一MOS管的源极和第二MOS管的漏极通过第二基岛连接，所以第一MOS管和第二MOS管共用一个基岛，采用本实施例的两基岛封装结构，从而进一步降低了封装的复杂度，进而提升了芯片的电学性能。
如图4所示，本申请的又一种实施例中，上述第一MOS管15为VDMOS管，且上述第二MOS管16为LDMOS管，上述基岛有三个，分别为第一基岛10、第二基岛11和第三基岛，其中，上述第一基岛10用于支撑上述驱动模块14且与上述驱动模块14电连接，上述第二基岛11用于支撑上述第一MOS管15且与上述第一MOS管15的漏极连接，上述第三基岛用于支撑上述第二MOS管16且与上述第二MOS管16的源极连接。上述驱动模块14通过键合引线分别连接第一MOS管15的栅极和源极以及第二MOS管16的栅极和源极。本实施例中，第一基岛用于支撑驱动模块且与驱动模块电连接，第二基岛用于支撑第一MOS管且与第一MOS管的漏极连接，同时作为本芯片的供电引脚，第三基岛用于支撑第二MOS管且与第二MOS管的源极连接，同时作为本芯片的接地引脚，采用本实施例的三基岛封装结构，不仅减少了基岛的使用数量，同时由于本芯片的供电引脚和接地引脚由基岛直接引出，从而降低了芯片的寄生源极接地端串联电感，且减小了开关节点的金属面积，进一步改善了芯片的噪声性能。
如图5所示，本申请的再一种实施例中，上述第二MOS管16为LDMOS管，上述驱动模块14和上述第一MOS管15集成形成单衬底集成结构17，上述基岛有两个，分别为第一基岛10和第二基岛11，其中，上述第一基岛10用于支撑上述集成结构且分别与上述驱动模块14和上述第一MOS管15电连接，上述第二基岛11用于支撑上述第二MOS管16且与上述第二MOS管16的源极连接。上述驱动模块14通过键合引线分别第二MOS管16的栅极和源极。本实施例中，驱动模块和第一MOS管集成在一起，形成单衬底集成结构17，第一基岛用于支撑该集成结构且与该结构电连接，第二基岛用于支撑第二MOS且与第二MOS管的源极连接，同时作为本芯片的接地引脚，采用本实施例的两基岛封装结构，不仅可以进一步减低芯片的寄生源极接地端串联电感，同时由于驱动模块和第一MOS管的集成为同一模块，使得芯片易于实现精准的电流检测和易于实现驱动模块和MOS管之间的优化匹配，从而进一步提升芯片的电学性能。
为了进一步提升芯片的电学性能，本申请的另一种实施例中，上述驱动模块和上述第一MOS管采用BCD工艺集成形成上述单衬底集成结构。BCD工艺是一种单片集成工艺技术，可以在同一芯片上制作双极管Bipolar、CMOS和DMOS器件，采用这种工艺制作的集成结构，可以大幅降低功率损耗，提高系统性能，节省电路的封装费用，并具有更好的可靠性。
本申请的又一种实施例中，上述LDMOS管为源极背面引出的LDMOS管。本实施例中，采用源极背面引出的LDMOS管可以有效减少芯片封装时使用的基岛数量，从而进一步提升芯片的电学性能。
当然，本申请中的LDMOS并不限于此种结构，还可以采用其他结构，本领域技术人员可以根据实际情况来选择。
为了使驱动模块输出的驱动信号更加准确，从而提高芯片的可靠性，本申请的再一种实施例中，如图2所示，上述驱动模块14包括第一缓冲门18、非门19和第二缓冲门20，上述第一缓冲门18的输入端为上述驱动模块14的输入端，上述第一缓冲门18的输出端为上述驱动模块14的第一输出端，上述非门19的输入端为上述驱动模块14的输入端，上述第二缓冲门20的输入端与上述非门19的输出端连接，上述第二缓冲门20的输出端为上述驱动模块14的第二输出端。
本申请的另一种实施例中，上述封装结构包括封装壳体，上述封装壳体具有容纳腔，上述驱动模块、上述第一MOS管、上述第二MOS管以及上述基岛均位于上述容纳腔内。本实施例中，将驱动模块、第一MOS管、第二MOS管和基岛封装在封装壳体内，可以减少电路中其他元件对本芯片的干扰，从而提升芯片的可靠性。
为了进一步减少其他元件对本芯片的干扰，本申请的又一种实施例中，上述封装壳体为塑料封装壳体。
当然，实际的应用中，本申请的封装壳体的材料也不限于塑料，还可以为其他材料，例如陶瓷，本领域技术人员可以根据实际情况来选择。
本申请实施例中还提供了一种电子器件，包括芯片封装结构，上述芯片封装结构为任一种上述的封装结构。
上述的电子器件，包括芯片封装结构，上述的芯片封装结构，包括驱动模块、第一MOS管、第二MOS管和小于或者等于3个基岛，其中，驱动模块包括输入端、第一输出端、第二输出端、第三输出端和第四输出端，驱动模块的输入端为芯片的输入引脚，第一MOS管的漏极为芯片的供电引脚，第一MOS管的栅极与驱动模块的第一输出端连接，第一MOS管的源极与驱动模块的第三输出端连接，第二MOS管的漏极与第一MOS管的源极连接，且为芯片的输出引脚，第二MOS管的栅极与驱动模块的第二输出端连接，第二MOS管的源极与驱动模块的第四输出端连接，第二MOS管的源极为芯片的接地引脚，第一MOS管与第二MOS管中的至少一个为LDMOS管，且第一MOS管与第二MOS管均为正装。该芯片封装结构，由于第一MOS管与第二MOS管中的至少一个为LDMOS管，使得第一MOS管与第二MOS管在封装时均可以采用正装的方式，相比现有技术中一个MOS管正装，另一个MOS管倒装，倒装的MOS管需要两个基岛引出相应的电极的方案来说，该方案减少了芯片封装结构采用的基岛数量，这样减少了不同的基岛之间的干扰，提升了芯片的可靠性和鲁棒性，进而提升了芯片电学性能。因此，由于该电子器件包括上述的芯片封装结构，该电子器件内部干扰较小，可靠性较高，所以该电子器件的电学性能较好。
为了本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案和技术效果。
实施例
实施例1
本实施例的封装结构的俯视图如图3所示，第一MOS管15采用源极背面引出的LDMOS，第二MOS管16采用漏极背面引出的VDMOS，第一MOS管15和第二MOS管16均为正装，第一基岛10用于支撑驱动模块且与驱动模块14电连接，驱动模块14通过键合引线分别连接第一MOS管15的栅极和源极以及第二MOS管16的栅极和源极，第一MOS管15的源极和第二MOS管16的漏极通过第二基岛连接，所以第一MOS管15和第二MOS管16共用一个基岛，所以本实施例中的封装结构采用两基岛即可实现所需的全部电气连接。
与现有技术中的封装结构(如图1所示)相比，该封装结构减少了两个基岛的使用，降低了封装的复杂度，从而提升了芯片的电学性能。
实施例2
本实施例的封装结构的俯视图如图4所示，第一MOS管15采用漏极背面引出的VDMOS，第二MOS管16采用源极背面引出的LDMOS，第一MOS管15和第二MOS管16均为正装，第一基岛10用于支撑驱动模块14且与驱动模块14电连接，驱动模块14通过键合引线分别连接第一MOS管15的栅极和源极以及第二MOS管16的栅极和源极，第二基岛11用于支撑第一MOS管15且与第一MOS管15的漏极连接，同时作为本芯片的供电引脚，第三基岛12用于支撑第二MOS管16且与第二MOS管16的源极连接，同时作为本芯片的接地引脚，所以本实施例中的封装结构采用了三基岛。
与现有技术中的封装结构(如图1所示)相比，该封装结构不仅减少了一个基岛的使用，同时由于本芯片的供电引脚和接地引脚由基岛直接引出，从而降低了芯片的寄生源极接地端串联电感，且减小了开关节点的金属面积，进一步改善了芯片的噪声性能。
实施例3
本实施例的封装结构的俯视图如图5所示，第一MOS管15和驱动模块14采用BCD工艺实现单片集成，第一MOS管采用源极和漏极正面引出的LDMOS，第二MOS管16采用源极背面引出的LDMOS且为正装，驱动模块14与第一MOS管15集成，形成单衬底集成结构17且亦为正装，共同采用一个基岛，驱动模块14通过键合引线分别第二MOS管16的栅极和源极，第二基岛11用于支撑第二MOS且与第二MOS管16的源极连接，所以本实施例中的封装结构采用了两基岛。
与现有技术中的封装结构(如图1所示)相比，该封装结构不仅可以进一步减低芯片的寄生源极接地端串联电感，同时由于驱动模块和第一MOS管的集成为同一模块，使得芯片易于实现精准的电流检测和易于实现驱动模块和MOS管之间的优化匹配，从而进一步提升芯片的电学性能。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的芯片封装结构，包括驱动模块、第一MOS管、第二MOS管和小于或者等于3个基岛，其中，驱动模块包括输入端、第一输出端、第二输出端、第三输出端和第四输出端，驱动模块的输入端为芯片的输入引脚，第一MOS管的漏极为芯片的供电引脚，第一MOS管的栅极与驱动模块的第一输出端连接，第一MOS管的源极与驱动模块的第三输出端连接，第二MOS管的漏极与第一MOS管的源极连接，且为芯片的输出引脚，第二MOS管的栅极与驱动模块的第二输出端连接，第二MOS管的源极与驱动模块的第四输出端连接，第二MOS管的源极为芯片的接地引脚，第一MOS管与第二MOS管中的至少一个为LDMOS管，且第一MOS管与第二MOS管均为正装。该芯片封装结构，由于第一MOS管与第二MOS管中的至少一个为LDMOS管，使得第一MOS管与第二MOS管在封装时均可以采用正装的方式，相比现有技术中一个MOS管正装，另一个MOS管倒装，倒装的MOS管需要两个基岛引出相应的电极的方案来说，该方案减少了芯片封装结构采用的基岛数量，这样减少了不同的基岛之间的干扰，提升了芯片的可靠性和鲁棒性，进而提升了芯片电学性能。
2)、本申请的电子器件，包括芯片封装结构，上述的芯片封装结构，包括驱动模块、第一MOS管、第二MOS管和小于或者等于3个基岛，其中，驱动模块包括输入端、第一输出端、第二输出端、第三输出端和第四输出端，驱动模块的输入端为芯片的输入引脚，第一MOS管的漏极为芯片的供电引脚，第一MOS管的栅极与驱动模块的第一输出端连接，第一MOS管的源极与驱动模块的第三输出端连接，第二MOS管的漏极与第一MOS管的源极连接，且为芯片的输出引脚，第二MOS管的栅极与驱动模块的第二输出端连接，第二MOS管的源极与驱动模块的第四输出端连接，第二MOS管的源极为芯片的接地引脚，第一MOS管与第二MOS管中的至少一个为LDMOS管，且第一MOS管与第二MOS管均为正装。该芯片封装结构，由于第一MOS管与第二MOS管中的至少一个为LDMOS管，使得第一MOS管与第二MOS管在封装时均可以采用正装的方式，相比现有技术中一个MOS管正装，另一个MOS管倒装，倒装的MOS管需要两个基岛引出相应的电极的方案来说，该方案减少了芯片封装结构采用的基岛数量，这样减少了不同的基岛之间的干扰，提升了芯片的可靠性和鲁棒性，进而提升了芯片电学性能。因此，由于该电子器件包括上述的芯片封装结构，该电子器件内部干扰较小，可靠性较高，所以该电子器件的电学性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种芯片封装结构，其特征在于，包括：
驱动模块，包括输入端、第一输出端、第二输出端、第三输出端和第四输出端，所述驱动模块的输入端为芯片的输入引脚，所述驱动模块用于根据输入信号产生驱动信号，所述驱动模块包括第一缓冲门、非门和第二缓冲门，所述第一缓冲门的输入端为所述驱动模块的输入端，所述第一缓冲门的输出端为所述驱动模块的第一输出端，所述非门的输入端为所述驱动模块的输入端，所述第二缓冲门的输入端与所述非门的输出端连接，所述第二缓冲门的输出端为所述驱动模块的第二输出端，
第一MOS管，所述第一MOS管的漏极为芯片的供电引脚，所述第一MOS管的栅极与所述驱动模块的第一输出端连接，所述第一MOS管的源极与所述驱动模块的第三输出端连接；
第二MOS管，所述第二MOS管的漏极与所述第一MOS管的源极连接，且为芯片的输出引脚，所述第二MOS管的栅极与所述驱动模块的第二输出端连接，所述第二MOS管的源极与所述驱动模块的第四输出端连接，所述第二MOS管的源极为芯片的接地引脚，所述第一MOS管与所述第二MOS管中的至少一个为LDMOS管，所述第一MOS管和所述第二MOS管均为正装；
多个基岛，所述基岛的个数小于或者等于3。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一MOS管为LDMOS管，且所述第二MOS管为VDMOS管，所述基岛有两个，分别为第一基岛和第二基岛，其中，所述第一基岛用于支撑所述驱动模块且与所述驱动模块电连接，所述第二基岛用于支撑所述第一MOS管和所述第二MOS管，且分别与所述第一MOS管的源极和所述第二MOS管的漏极电连接。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第一MOS管为VDMOS管，且所述第二MOS管为LDMOS管，所述基岛有三个，分别为第一基岛、第二基岛和第三基岛，其中，所述第一基岛用于支撑所述驱动模块且与所述驱动模块电连接，所述第二基岛用于支撑所述第一MOS管且与所述第一MOS管的漏极连接，所述第三基岛用于支撑所述第二MOS管且与所述第二MOS管的源极连接。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第二MOS管为LDMOS管，所述驱动模块和所述第一MOS管集成形成单衬底集成结构，所述基岛有两个，分别为第一基岛和第二基岛，其中，所述第一基岛用于支撑所述集成结构且分别与所述驱动模块和所述第一MOS管电连接，所述第二基岛用于支撑所述第二MOS管且与所述第二MOS管的源极连接。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述驱动模块和所述第一MOS管采用BCD工艺集成形成所述单衬底集成结构。
6.根据权利要求1至5中任一项所述的芯片封装结构，其特征在于，所述LDMOS管为源极背面引出的LDMOS管。
7.根据权利要求1至5中任一项所述的芯片封装结构，其特征在于，所述封装结构包括封装壳体，所述封装壳体具有容纳腔，所述驱动模块、所述第一MOS管、所述第二MOS管以及所述基岛均位于所述容纳腔内。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述封装壳体为塑料封装壳体。
9.一种电子器件，包括芯片封装结构，其特征在于，所述芯片封装结构为权利要求1至8中任一项所述的封装结构。
CN202111276191.0A 2021-10-29 2021-10-29 芯片封装结构与电子器件 Active CN114023730B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111276191.0A CN114023730B (zh) 2021-10-29 2021-10-29 芯片封装结构与电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111276191.0A CN114023730B (zh) 2021-10-29 2021-10-29 芯片封装结构与电子器件

Publications (2)

Publication Number Publication Date
CN114023730A CN114023730A (zh) 2022-02-08
CN114023730B true CN114023730B (zh) 2023-11-28

Family

ID=80059137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111276191.0A Active CN114023730B (zh) 2021-10-29 2021-10-29 芯片封装结构与电子器件

Country Status (1)

Country Link
CN (1) CN114023730B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766920A (zh) * 2015-01-26 2015-07-08 广州华微电子有限公司 一种大功率led驱动芯片的sop8封装引线框架
CN108231721A (zh) * 2018-02-09 2018-06-29 上海晶丰明源半导体股份有限公司 多基岛引线框架、引线框架阵列及封装体
CN112601322A (zh) * 2020-12-16 2021-04-02 成都芯进电子有限公司 一种降压型同步整流led恒流控制电路
CN113054962A (zh) * 2021-03-25 2021-06-29 苏州华太电子技术有限公司 共源共栅GaN功率器件及其半桥应用电路
CN213905350U (zh) * 2021-01-06 2021-08-06 中山市木林森微电子有限公司 电源模组及其芯片封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005304210A (ja) * 2004-04-14 2005-10-27 Renesas Technology Corp 電源ドライバ装置及びスイッチング電源装置
CN105118818B (zh) * 2015-07-20 2018-08-21 东南大学 一种方形扁平无引脚封装结构的功率模块
CN109427771B (zh) * 2017-09-01 2020-10-30 无锡华润上华科技有限公司 一种集成电路芯片及其制作方法、栅驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766920A (zh) * 2015-01-26 2015-07-08 广州华微电子有限公司 一种大功率led驱动芯片的sop8封装引线框架
CN108231721A (zh) * 2018-02-09 2018-06-29 上海晶丰明源半导体股份有限公司 多基岛引线框架、引线框架阵列及封装体
CN112601322A (zh) * 2020-12-16 2021-04-02 成都芯进电子有限公司 一种降压型同步整流led恒流控制电路
CN213905350U (zh) * 2021-01-06 2021-08-06 中山市木林森微电子有限公司 电源模组及其芯片封装结构
CN113054962A (zh) * 2021-03-25 2021-06-29 苏州华太电子技术有限公司 共源共栅GaN功率器件及其半桥应用电路

Also Published As

Publication number Publication date
CN114023730A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
US8466561B2 (en) Semiconductor module with a power semiconductor chip and a passive component and method for producing the same
US8461669B2 (en) Integrated power converter package with die stacking
US8508052B2 (en) Stacked power converter structure and method
JP4010792B2 (ja) 半導体装置
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
CN105981170B (zh) 具有半导体芯片端子的dc-dc转换器
US20100171543A1 (en) Packaged power switching device
US20090096435A1 (en) Layout schemes and apparatus for high performance dc-dc output stage
US20020021560A1 (en) Gate driver multi-chip module
CN101378053A (zh) 高、低压侧n沟道金属氧化物半导体场效应晶体管组合封装
CN101976951A (zh) 多相功率开关模式电压调节器
CN103107171B (zh) 一种倒装芯片的半导体器件
US8217503B2 (en) Package structure for DC-DC converter
CN102983114A (zh) 具有超薄封装的高性能功率晶体管
US9041170B2 (en) Multi-level semiconductor package
CN105702640A (zh) 具有减小的外形规格和增加的载流能力的功率半导体封装
US9275944B2 (en) Semiconductor package with multi-level die block
CN211700263U (zh) 多基岛引线框架以及电机驱动芯片的封装结构
JP2008270844A (ja) 半導体装置
CN203589028U (zh) 用于电池组保护mosfet的公共漏极电源夹件
CN114023730B (zh) 芯片封装结构与电子器件
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
US8125071B2 (en) Package structure utilizing high and low side drivers on separate dice
JP2006253734A (ja) 半導体装置
US6995467B2 (en) Semiconductor component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215123 10-1f, creative industry park, No. 328, Xinghu street, Suzhou Industrial Park, Suzhou pilot Free Trade Zone, Suzhou, Jiangsu

Applicant after: Suzhou Huatai Electronic Technology Co.,Ltd.

Address before: 215123 10-1f, creative industry park, No. 328, Xinghu street, Suzhou Industrial Park, Suzhou pilot Free Trade Zone, Suzhou, Jiangsu

Applicant before: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant