CN109841598B - 多相半桥驱动器封装以及制造方法 - Google Patents

多相半桥驱动器封装以及制造方法 Download PDF

Info

Publication number
CN109841598B
CN109841598B CN201811424992.5A CN201811424992A CN109841598B CN 109841598 B CN109841598 B CN 109841598B CN 201811424992 A CN201811424992 A CN 201811424992A CN 109841598 B CN109841598 B CN 109841598B
Authority
CN
China
Prior art keywords
molding compound
power transistor
metal lead
transistor die
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811424992.5A
Other languages
English (en)
Other versions
CN109841598A (zh
Inventor
张超发
谢征林
W.H.古
A.库切尔
龙登超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109841598A publication Critical patent/CN109841598A/zh
Application granted granted Critical
Publication of CN109841598B publication Critical patent/CN109841598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

一种半导体封装包括：多个半桥组件，每一个包括：金属引线、附着至金属引线的第一侧的第一功率晶体管管芯、以及设置在第一功率晶体管管芯下面且附着至与第一侧相对的金属引线的第二侧的第二功率晶体管管芯。每个金属引线具有缺口，其暴露在第二功率晶体管管芯的附着至金属引线的一侧处的一个或多个结合焊盘。该半导体封装还包括：控制器管芯，其被配置成控制功率晶体管管芯。每个功率晶体管管芯、每个金属引线和控制器管芯被嵌入模塑料中。在由对应金属引线中的缺口所暴露的每个第二功率晶体管管芯的该侧处的一个或多个结合焊盘和控制器管芯之间提供结合线连接。

Description

多相半桥驱动器封装以及制造方法
技术领域
本公开涉及半导体封装的领域，并且具体地涉及多相半桥驱动器封装以及制造方法。
背景技术
多个功率晶体管和微控制器在小且薄的封装中的集成提出若干挑战。例如，多相无刷DC电动机要求高电流(例如在70A至120A之间)，以高温度(例如150℃以上)操作，并且消耗相当大的功率(例如高达500W)。用于此类应用的半桥驱动器生成必须通过封装来耗散的相当大的热量。常规的多相半桥驱动器通过将半桥功率晶体管管芯以及对应的控制器管芯附着至印刷电路板(PCB)来实现。此类解决方案具有大的占用空间并且不提供内置冷却特征。多相半桥驱动器的此类常规基于板的实现还遭受电压尖峰以及较高水平的EMI(电磁干扰)，这归因于管芯和板之间的高电感连接。
因此，存在对具有较小占用空间、更好热量耗散特性以及更低电感的改进的多相半桥驱动器封装解决方案的需要。
发明内容
根据一种半导体封装的实施例，该半导体封装包括：多个半桥，每个包括设置在第二功率晶体管管芯上的第一功率晶体管管芯；附着至每个半桥的第一功率晶体管管芯的底侧以及第二功率晶体管管芯的顶侧的单独的第一金属引线；附着至每个半桥的第一功率晶体管管芯的顶侧的单独的或单个第二金属引线；以及模塑料(moldcompound)，其中嵌入每个半桥和每个金属引线。每个第一金属引线从模塑料的侧面突出以形成半桥输出端子。每个第二金属引线从模塑料的侧面突出以形成第一半桥功率端子(powerterminal)。每个半桥的第二功率晶体管管芯的底侧的至少一部分没有被在模塑料的第一主面处的模塑料覆盖以形成第二半桥功率端子。每个第二金属引线的至少一部分没有被在与第一主面相对的模塑料的第二主面处的模塑料覆盖。
根据一种半导体封装的另一实施例，该半导体封装包括多个半桥组件，每个包括：金属引线、附着至金属引线的第一侧的第一功率晶体管管芯、以及设置在第一功率晶体管管芯下面且附着至与第一侧相对的金属引线的第二侧的第二功率晶体管管芯。每个金属引线具有缺口(notch)，其暴露在第二功率晶体管管芯的附着至金属引线的一侧处的一个或多个结合焊盘(bondpad)。该半导体封装进一步包括：控制器管芯，其被配置成控制第一功率晶体管管芯和第二功率晶体管管芯；模塑料，每个功率晶体管管芯、每个金属引线和控制器管芯嵌入其中；以及在由对应金属引线中的缺口所暴露的每个第二功率晶体管管芯的该侧处的一个或多个结合焊盘与控制器管芯之间的结合线连接。
根据一种制造半导体封装的方法的实施例，该方法包括：将单独的第一功率晶体管管芯附着至多个第一金属引线的第一侧；将单独的第二功率晶体管管芯附着至每个第一金属引线的第二侧，以使得每个第一功率晶体管管芯设置在第二功率晶体管管芯中的一个上并且电耦合至第二功率晶体管管芯以形成半桥；将单独的或单个第二金属引线附着至每个第一功率晶体管管芯的背对多个第一金属引线的一侧；以及将每个功率晶体管管芯和每个金属引线嵌入模塑料中。每个第一金属引线从模塑料的侧面突出以形成半桥输出端子。每个第二金属引线从模塑料的侧面突出以形成第一半桥功率端子。每个第二功率晶体管管芯的背对多个第一金属引线的一侧的至少一部分没有被在模塑料的第一主面处的模塑料覆盖以形成第二半桥功率端子。每个第二金属引线的至少一部分没有被在与第一主面相对的模塑料的第二主面处的模塑料覆盖。
在阅读下面的详细描述时，并且在查看附图时，本领域技术人员将认识到附加特征和优点。
附图说明
绘图的元件不一定相对于彼此按照比例。相似的参考数字指定对应的类似部分。各种图示的实施例的特征可以被组合，除非它们彼此排斥。在绘图中描绘实施例并且在接下来的描述中详述该实施例。
图1A图示多相半桥驱动器封装的实施例的顶部透视图。
图1B图示多相半桥驱动器封装的底部透视图。
图1C图示多相半桥驱动器封装的侧面透视图。
图1D图示图1A中的相同顶部透视图，但是在某些区域中模塑料被移除以示出封装的内部部件。
图2图示在封装内控制器管芯和两个不同功率晶体管管芯之间的结合线连接的分解视图。
图3A到3C图示制造在图1A到1D中示出的半桥组件的实施例。
图4A和4B图示制造在图1A到1D中示出的控制器管芯组件的实施例。
图5A到5C图示根据在图3A到3C中示出的半桥组件和在图4A和4B中示出的控制器管芯组件来制造在图1A到1D中示出的多相半桥驱动器封装的实施例。
图6图示多相半桥驱动器封装的另一实施例的顶部透视图。
图7A和7B分别图示多相半桥驱动器封装的又一实施例的顶部和侧面透视图。
具体实施方式
本文中描述的实施例提供一种用于多相半桥驱动器的集成封装解决方案，与基于板的解决方案相比，该集成封装解决方案具有小占用空间、良好热量耗散特性和低电感。本文中描述的集成封装解决方案还具有降低的电压尖峰以及更小的EMI，这归因于至封装的更低的电感连接。而且，因为降低的输入滤波要求，该集成封装解决方案产生系统级的成本节省。
图1A图示多相半桥驱动器封装100的实施例的顶部透视图。
图1B图示多相半桥驱动器封装100的底部透视图。
图1C图示多相半桥驱动器封装100的侧面透视图。
图1D图示图1A中的相同顶部透视图，但是在某些区域中模塑料被移除以示出封装100的内部部件。
该多相半桥驱动器封装100包括多个半桥102。每个半桥102形成驱动器的相，并且包括设置在第二功率晶体管管芯106上且在切换节点处彼此电耦合的第一功率晶体管管芯104。在一个实施例中，该第一功率晶体管管芯104是低侧功率晶体管管芯并且该第二功率晶体管管芯106是高侧功率晶体管管芯。在其他实施例中，该管芯堆叠被反转以使得高侧功率晶体管管芯在顶部并且低侧功率晶体管管芯在底部。术语‘顶部’和‘底部’指的是在封装内的取向。该功率晶体管管芯104、106可以包括通常在半桥中使用的任何标准类型的功率晶体管开关，诸如但不限于功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、HEMT(高电子迁移率晶体管)等等。
单独的第一金属引线108附着至每个半桥102的第一功率晶体管管芯104的底侧以及第二功率晶体管管芯106的顶侧，并且单独的第二金属引线110附着至每个半桥102的第一功率晶体管管芯104的顶侧以形成相应的半桥组件。每个半桥组件包括一对第一和第二功率晶体管管芯104/106、在对应切换节点处连接在管芯104、106之间的第一金属引线108、以及附着至第一(上)功率晶体管管芯104的顶侧的第二金属引线110。每个半桥102和每个金属引线108、110嵌入在模塑料112中。可以使用任何标准的模塑料。
每个第一金属引线108从模塑料112的侧面114突出以形成耦合至对应半桥102的切换节点的半桥输出端子116。每个第二金属引线110从模塑料112的侧面114突出以形成第一半桥功率端子118。每个半桥102的第二功率晶体管管芯106的底侧120的至少一部分没有被在模塑料112的底部主面122处的模塑料112覆盖以形成第二半桥功率端子124。在低侧功率晶体管被设置在高侧功率晶体管上的情况下，每个第二金属引线110从模塑料112的侧面114突出以形成用于相应半桥102的接地端子118并且在模塑料112的底部主面122处没有被模塑料112覆盖的每个第二功率晶体管管芯106的底侧的该部分120形成用于相应半桥102的电压端子124。每个第二金属引线110的至少一部分126没有被在与底部主面122相对的模塑料112的顶部主面128处的模塑料112覆盖，以实现多相半桥驱动器封装100的双侧冷却。
在一个实施例中，没有被模塑料112覆盖的每个第二功率晶体管管芯106的底侧的该部分120具有在模塑料112的底部主面122处暴露的裸半导体材料。根据此实施例，相应半桥102在模塑料112的底部主面122处的漏极/集电极端子124可以例如使用焊料、导电粘合剂等等直接附着至板(诸如PCB)(未示出)以用于更好的热量耗散。在另一实施例中，金属引线(没有示出)可以附着至在模塑料112的底部主面122处没有被模塑料112覆盖的每个第二功率晶体管管芯106的底侧的该部分120。根据此实施例，并且作为对至板的直接半导体附着的代替，在模塑料112的底部主面122处的这些附加引线附着至板。
根据图1A到1D中图示的实施例，三个半桥102嵌入在模塑料112中，两个第一金属引线108从模塑料112的第一侧面114a突出，并且单个第一金属引线108从与第一侧面114a相对的模塑料112的第二侧面114b突出。而且，两个第二金属引线110在两个位置中从模塑料112的第三侧面114c突出，并且单个第二金属引线110在单个位置中从与第三侧面114c相对的模塑料112的第四侧面114d突出。因此，在图1A到1D中示出的实施例是可以在各种应用中使用的3相半桥驱动器封装，诸如用于3相无刷DC电动机的驱动器、用于三相功率转换器驱动器的驱动器等等。一般来说，多相半桥驱动器封装100具有两个或更多相102。每个相102通过例如在图1A到1D中示出的种类的堆叠的半桥组件来实现。
除了上述半桥组件之外，该多相半桥驱动器封装100还可以包括嵌入模塑料112中用于控制多个半桥102的控制器管芯130。替代地，该控制器管芯130可以被提供在单独的封装中。如果集成到与半桥组件相同的封装中，则控制器管芯130可以附着至与半桥组件的引线108、110分离的附加引线132。在控制器管芯130和半桥功率晶体管管芯104、106之间提供结合线连接134、136。该第一功率晶体管管芯104被设置在相应第一金属引线108上。因此，可以容易地形成至相应第一功率晶体管管芯104的相应控制(栅极)焊盘138的结合线连接134。在图1D中示出一个此类结合线连接134。
第二功率晶体管管芯106设置在相应第一金属引线108下面。为了实现设置在相应第一金属引线108下面的第二功率晶体管管芯106的相应控制(栅极)焊盘140和控制器管芯130之间的结合线连接136，每个第一金属引线108具有暴露对应第二功率晶体管管芯106的顶侧144的一部分的缺口142。在由对应第一金属引线108中的缺口142所暴露的每个第二功率晶体管管芯106的顶侧144的区域中提供一个或多个结合焊盘140、146。例如，一个结合焊盘140用于至相应第二功率晶体管管芯106的控制(栅极)连接。可以在由对应第一金属引线108中的缺口142所暴露的每个第二功率晶体管管芯106的顶侧144的区域中提供至少一个附加的结合焊盘146，例如以在每个第二功率晶体管管芯106和控制器管芯130之间提供源极感测连接。取决于所使用的第二功率晶体管管芯106的类型，可以在由对应第一金属引线108中的缺口142所暴露的每个第二功率晶体管管芯106的顶侧144的区域中提供还有的附加结合焊盘。在每个情况下，在由对应第一金属引线108中的缺口142所暴露的每个第二功率晶体管管芯106的顶侧144处的一个或多个结合焊盘140、146与控制器管芯130之间提供结合线连接136。在图1D中示出一个此类结合线连接136。
图2示出此结合线连接136、以及至相同半桥102的第一功率晶体管管芯104的控制(栅极)结合线连接134的分解视图。
图3A到3C图示制造在图1A到1D中示出的半桥组件的实施例。
图4A和4B图示制造在图1A到1D中示出的控制器管芯组件的实施例。
图5A到5C图示根据在图3A到3C中示出的三个半桥组件和在图4A和4B中示出的控制器管芯组件来制造在图1A到1D中示出的多相半桥驱动器封装100的实施例。
图3A示出在相应第一金属引线108上面对准的第一功率晶体管管芯104，以及在相应第一金属引线108下面对准的第二功率晶体管管芯108。可以使用标准引线框条处理并行地制造若干引线框组件。标准引线框条包括针对若干封装的用于多个半桥组件的第一金属引线108。第一金属引线108通过框彼此互连。与一个封装相关联的每组第一金属引线108形成通过框例如经由所谓的系杆或类似结构互连的单个引线框。引线框条通常由平的片材金属例如通过冲压或蚀刻来构造。该片材金属通常被暴露到移除没有被光致抗蚀剂覆盖的区域的化学蚀刻剂。在蚀刻工艺之后，经蚀刻的框被单体化(分离)成引线框条。每个引线框条包括多个单位引线框，其每个具有本文中描述的引线构造。为了便于说明，没有示出框和对应的互连结构(例如系杆)。
图3B示出在每对第一和第二功率晶体管管芯104/106附着至对应第一金属引线108之后的三个半桥组件。可以使用任何标准管芯附着工艺(诸如焊接、烧结、胶粘等等)来将功率晶体管管芯104、106附着至相应第一金属引线108。
图3C示出在管芯附着之后半桥组件的底部透视图。
如先前在本文中解释的，每个第一金属引线108可以具有暴露对应第二功率晶体管管芯106的顶侧144的一部分的缺口142，并且可以在由对应第一金属引线108中的缺口142所暴露的每个第二功率晶体管管芯106的顶侧144的区域中提供一个或多个结合焊盘140、146。此类缺口/引线构造允许至在第二功率晶体管管芯106的附着至相应第一金属引线108的该侧144处的(多个)结合焊盘140、144的更容易的结合线连接。
图4A示出在附加的金属引线132上面对准的控制器管芯130。针对半桥组件的此附加金属引线132和第二金属引线110可以被提供为引线框条的一部分，该引线框条具有框和用于在制造工艺期间固定引线132的互连结构(诸如系杆)。为了便于说明，没有示出框以及对应的互连结构(例如系杆)。
图4B示出附着至附加金属引线132的控制器管芯130。可以使用任何标准管芯附着工艺(诸如焊接、烧结、胶粘等等)来将控制器管芯130附着至附加引线132。
图5A示出具有在带有半桥功率晶体管104、106的第一引线框条组件上面对准的控制器管芯130的第二引线框条组件。
图5B示出附着至相应第一功率晶体管管芯的顶侧的第二金属引线。可以使用任何标准管芯附着工艺(诸如焊接、烧结、胶粘等等)来将每个第一功率晶体管管芯的顶侧附着至对应第二金属引线的底侧。
图5C示出在模塑之前在第二金属引线110附着至相应第一功率晶体管管芯104的顶侧之后的结构的侧面透视图。还在模塑之前，在控制器管芯130以及在由对应第一金属引线108中的缺口142所暴露的每个第二功率晶体管管芯106的该侧144处的一个或多个结合焊盘140、144之间形成结合线连接。然后可以使用任何标准模塑工艺(诸如注射模塑、传递模塑、压缩模塑等等)来将每个半桥102和每个金属引线108、110、132嵌入模塑料112中。
图6图示多相半桥驱动器封装200的另一实施例的顶部透视图。图6中示出的实施例与图1A到1D中示出的实施例类似。然而，不同的是，单个第二金属引线202附着至每个半桥102的第一功率晶体管管芯104的顶侧而不是单独的第二金属引线110。单个第二金属引线202在两个位置中从模塑料112的一个侧面114c突出，并且在单个位置中从模塑料112的相对侧面114d突出。还有的其他引线配置是可能的，并且在本文中描述的封装实施例的范围内。
图7A和7B分别图示多相半桥驱动器封装300的又一实施例的顶部和侧面透视图。
图7A和7B中示出的实施例与图1A到1D中示出的实施例类似。然而，不同的是，模塑料112包括在模塑料112的顶部主面128的外围周围形成的脊302。脊112可以被形成为模塑工艺的一部分，或者作为代替通过使模塑料112的顶表面128的内部区域变薄来之后形成。在任一个情况下，导热且电绝缘材料304(诸如硅酮或具有高热容量的任何其他适当材料)可以被设置在模塑料112的顶部主面128上并且通过脊302来限制。
为了便于描述而使用诸如“在……下面”、“在……下方”、“下”、“在……上面”、“上”等等之类的空间相对术语来解释一个元件相对于第二元件的定位。这些术语意图涵盖除了与图中描绘的那些不同的取向之外的设备的不同取向。此外，还使用诸如“第一”、“第二”等等的术语来描述各种元件、区域、区段等等并且也不意图是限制性的。相似的术语指的是遍及该描述的相似元件。
如本文中使用的，术语“具有”、“包含”、“包括”、“涵括”等等是开端术语，其指示所声称的元件或特征的存在，但是不排除另外的元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文以其他方式明确指示。
考虑到上面的变化和应用的范围，应该理解的是本发明既不由前面的描述来限制，它也不由附图来限制。作为代替，本发明仅由下面的权利要求以及它们的法律等同物来限制。

Claims (13)

1.一种半导体封装，包括：
多个半桥，每个包括设置在第二功率晶体管管芯上的第一功率晶体管管芯；
附着至每个半桥的第一功率晶体管管芯的底侧以及第二功率晶体管管芯的顶侧的单独的第一金属引线；
附着至每个半桥的第一功率晶体管管芯的顶侧的单独的第二金属引线；以及
模塑料，其中嵌入每个半桥和每个金属引线，
其中每个第一金属引线从模塑料的侧面突出以形成半桥输出端子，
其中每个第二金属引线从模塑料的侧面突出以形成第一半桥功率端子，
其中每个半桥的第二功率晶体管管芯的底侧的至少一部分没有被在模塑料的第一主面处的模塑料覆盖以形成第二半桥功率端子，
其中每个第二金属引线的至少一部分没有被在与第一主面相对的模塑料的第二主面处的模塑料覆盖，
其中每个第一金属引线具有缺口，其暴露在第二功率晶体管管芯的附着至那个第一金属引线的顶侧处的一个或多个结合焊盘。
2.根据权利要求1所述的半导体封装，其中三个半桥嵌入模塑料中，其中两个第一金属引线从模塑料的第一侧面突出，并且其中单个第一金属引线从与第一侧面相对的模塑料的第二侧面突出。
3.根据权利要求2所述的半导体封装，其中单独的第二金属引线在两个位置中从模塑料的第三侧面突出，并且在单个位置中从与第三侧面相对的模塑料的第四侧面突出。
4.根据权利要求1所述的半导体封装，其中没有被模塑料覆盖的每个第二功率晶体管管芯的底侧的该部分具有在模塑料的第一主面处暴露的裸半导体材料。
5.根据权利要求1所述的半导体封装，其中该多个半桥形成多相无刷DC电动机驱动器。
6.根据权利要求1所述的半导体封装，其中该多个半桥形成多相功率转换器驱动器。
7.根据权利要求1所述的半导体封装，进一步包括嵌入模塑料中并且被配置成控制多个半桥的控制器管芯。
8.根据权利要求7所述的半导体封装，进一步包括在由对应第一金属引线中的缺口所暴露的每个第二功率晶体管管芯的顶侧处的一个或多个结合焊盘与控制器管芯之间的结合线连接。
9.根据权利要求1所述的半导体封装，其中该模塑料包括在模塑料的第二主面的外围周围形成的脊。
10.根据权利要求9所述的半导体封装，进一步包括设置在模塑料的第二主面上且通过脊限制的导热且电绝缘材料。
11.一种半导体封装，包括：
多个半桥组件，每个包括：金属引线、附着至金属引线的第一侧的第一功率晶体管管芯、以及设置在第一功率晶体管管芯下面且附着至与第一侧相对的金属引线的第二侧的第二功率晶体管管芯，每个金属引线具有缺口，其暴露在第二功率晶体管管芯的附着至金属引线的一侧处的一个或多个结合焊盘；
控制器管芯，其被配置成控制第一功率晶体管管芯和第二功率晶体管管芯；
模塑料，其中嵌入每个功率晶体管管芯、每个金属引线和控制器管芯；以及
在由对应金属引线中的缺口所暴露的每个第二功率晶体管管芯的该侧处的一个或多个结合焊盘与控制器管芯之间的结合线连接。
12.根据权利要求11所述的半导体封装，其中每个第二功率晶体管管芯的至少一部分没有被在模塑料的第一主面处的模塑料覆盖，以使得在模塑料的第一主面处暴露裸半导体材料。
13.一种半导体封装，包括：
多个半桥，每个包括设置在第二功率晶体管管芯上的第一功率晶体管管芯；
附着至第一功率晶体管管芯的底侧并且到每个半桥的第二功率晶体管管芯的顶侧的单独的第一金属引线；
附着至每个半桥的第一功率晶体管管芯的顶侧的单独的第二金属引线；以及
每个半桥和每个金属引线嵌入其中的模塑料，
其中每个第一金属引线从模塑料的侧面突出以形成半桥输出端子，
其中每个第二金属引线从模塑料的侧面突出以形成第一半桥功率端子，
其中每个半桥的第二功率晶体管管芯的底侧的至少一部分没有被在模塑料的第一主面处的模塑料覆盖以形成第二半桥功率端子，
其中每个第二金属引线的至少一部分没有被在与第一主面相对的模塑料的第二主面处的模塑料覆盖，
其中没有被模塑料覆盖的每个第二功率晶体管管芯的底侧的该部分具有在模塑料的第一主面处暴露的裸半导体材料。
CN201811424992.5A 2017-11-27 2018-11-27 多相半桥驱动器封装以及制造方法 Active CN109841598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/822,745 US10396018B2 (en) 2017-11-27 2017-11-27 Multi-phase half bridge driver package and methods of manufacture
US15/822745 2017-11-27

Publications (2)

Publication Number Publication Date
CN109841598A CN109841598A (zh) 2019-06-04
CN109841598B true CN109841598B (zh) 2023-05-16

Family

ID=66442717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811424992.5A Active CN109841598B (zh) 2017-11-27 2018-11-27 多相半桥驱动器封装以及制造方法

Country Status (3)

Country Link
US (1) US10396018B2 (zh)
CN (1) CN109841598B (zh)
DE (1) DE102018129689B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020108916A1 (de) 2020-03-31 2021-09-30 Infineon Technologies Ag Package mit Clip und Konnektor über elektronischen Komponenten
US11538739B2 (en) 2020-04-21 2022-12-27 Toyota Motor Engineering & Manufacturing North America, Inc. Compact low inductance chip-on-chip power card

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
CN102569099A (zh) * 2010-12-28 2012-07-11 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664649B2 (en) * 2001-02-28 2003-12-16 Siliconware Precision Industries Co., Ltd. Lead-on-chip type of semiconductor package with embedded heat sink
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US20140063744A1 (en) 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
JP5966979B2 (ja) * 2013-03-14 2016-08-10 株式会社デンソー 半導体装置及びその製造方法
US20160163671A1 (en) * 2014-12-03 2016-06-09 Freescale Semiconductor, Inc. Integrated circuit package with power plates
US9773895B2 (en) * 2015-04-30 2017-09-26 Semiconductor Components Industries, Llc Half-bridge HEMT circuit and an electronic package including the circuit
DE102016101433A1 (de) 2016-01-27 2017-07-27 Infineon Technologies Ag Multi-Chip-Halbleiterleistungsgehäuse

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
CN102569099A (zh) * 2010-12-28 2012-07-11 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法

Also Published As

Publication number Publication date
DE102018129689A1 (de) 2019-05-29
US20190164873A1 (en) 2019-05-30
DE102018129689B4 (de) 2023-11-09
US10396018B2 (en) 2019-08-27
CN109841598A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
US8466561B2 (en) Semiconductor module with a power semiconductor chip and a passive component and method for producing the same
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
US9620440B1 (en) Power module packaging with dual side cooling
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US10319671B2 (en) Semiconductor package with leadframe
US20150221584A1 (en) Stacked Synchronous Buck Converter Having Chip Embedded in Outside Recess of Leadframe
US8582317B2 (en) Method for manufacturing a semiconductor component and structure therefor
US20170213783A1 (en) Multi-chip semiconductor power package
US9355946B2 (en) Converter having partially thinned leadframe with stacked chips and interposer, free of wires and clips
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
CN107492531B (zh) 半导体装置
US9275944B2 (en) Semiconductor package with multi-level die block
EP4057341A1 (en) Packaged half-bridge circuit
EP4310906A1 (en) Semiconductor package and method
EP1443554A1 (en) Package for semiconductor devices
CN116013889A (zh) 半导体壳体和制造半导体壳体的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant