CN116013889A - 半导体壳体和制造半导体壳体的方法 - Google Patents

半导体壳体和制造半导体壳体的方法 Download PDF

Info

Publication number
CN116013889A
CN116013889A CN202211241015.8A CN202211241015A CN116013889A CN 116013889 A CN116013889 A CN 116013889A CN 202211241015 A CN202211241015 A CN 202211241015A CN 116013889 A CN116013889 A CN 116013889A
Authority
CN
China
Prior art keywords
contact region
power semiconductor
semiconductor chip
transistor
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211241015.8A
Other languages
English (en)
Inventor
R·桑德
L·埃克特
F·洛佩兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116013889A publication Critical patent/CN116013889A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体壳体，包括：封装件，带有第一和第二侧面；至少一个功率半导体芯片，带有沿第一侧面延伸的漏极接触区、沿第二侧面延伸的源极接触区、漏极‑源极接触区之间的第一和第二内接触区；与漏极接触区连接的第一外部接头，在第一侧面处居中布置并设计用于为功率半导体芯片施加电源电压；与源极接触区连接的第二外部接头，在第二侧面处居中布置并设计用于为功率半导体芯片施加参考电压；第三和第四外部接头，与第一内接触区连接并在第一和第二侧面的第一端处彼此相对地布置，并设计为半导体壳体的第一输出；第五和第六外部接头，与第二内接触区连接并在第一和第二侧面的第二端处彼此相对地布置，并设计为半导体壳体的第二输出。

Description

半导体壳体和制造半导体壳体的方法
技术领域
本公开涉及一种半导体壳体和用于制造半导体壳体的方法。
背景技术
半导体壳体可以具有：至少一个功率半导体芯片，其具有多个接触部或接触区，例如漏极和源极接触区；以及与接触区连接的外部接头。功率半导体芯片上的接触区和彼此的外部接头的相对布置例如可以影响相应接触区与外部接头之间的电连接所具有的长度。这又可以帮助确定哪些寄生电阻和/或寄生电感是由半导体壳体中的电连接引起的，其中较长的电连接能够具有较大的寄生效应。然而，对于许多应用(可以提供半导体壳体例如作为电动机的驱动器)，这种寄生效应可能是有问题的，因此需要减少这种寄生效应。改进的半导体壳体和改进的制造半导体壳体的方法可以帮助解决这个问题和其他问题。
本发明的有利改进和发展在下文中详细说明。
发明内容
各个示例涉及一种半导体壳体，具有：带有第一侧面和相对的第二侧面的封装件；至少一个功率半导体芯片，带有沿第一侧面延伸的漏极接触区、沿第二侧面延伸的源极接触区、和布置在漏极和源极接触区之间的第一和第二内接触区；与漏极接触区连接的第一外部接头，其在第一侧面处居中布置并且被设计用于为至少一个功率半导体芯片施加电源电压；与源极接触区连接的第二外部接头，其在第二侧面处居中布置并且被设计用于为至少一个功率半导体芯片施加参考电压；第三和第四外部接头，其与第一内接触区连接并且在第一和第二侧面的第一端处彼此相对地布置，并且被设计作为所述半导体壳体的第一输出；以及第五和第六外部接头，其与第二内接触区连接并且在第一和第二侧面的第二端处彼此相对地布置，并且被设计作为所述半导体壳体的第二输出。
各个示例涉及一种半导体壳体，具有：封装件，带有第一侧面、与第一侧面相对的第二侧面、第三侧面、和与第三侧面相对的第四侧面；功率半导体芯片，带有沿第一侧面延伸的漏极接触区、沿第二横向延伸的源极接触区、以及布置在漏极和源极接触区之间的第一和第二内接触区；与漏极接触区连接的第一外部接头，其在第一侧面处居中布置并且被设计用于为功率半导体芯片施加电源电压；与源极接触区连接的第二外部接头，其在第二侧面处居中布置并且被设计用于为功率半导体芯片施加参考电压；与第一内接触区连接的第三外部接头，其在第三侧面处居中布置并且被设计作为半导体壳体的第一输出；以及与第二内接触区连接的第五外部接头，其在第四侧面处居中布置并且被设计作为半导体壳体的第二输出。
各个示例涉及一种用于制造半导体壳体的方法，该方法包括：提供带有第一侧面和相对的第二侧面的功率半导体芯片，其中该功率半导体芯片具有沿第一侧面延伸的漏极接触区、沿第二侧面延伸的源极接触区、以及布置在漏极和源极接触区之间的第一和第二内接触区；将漏极接触区与第一外部接头连接，该第一外部接头布置在第一侧面处并且被设计用于为功率半导体芯片施加电源电压；将源极接触区与第二外部接头连接，该第二外部接头布置在第二侧面处并且被设计用于为功率半导体芯片施加参考电压；将第一内接触区与第三和第四外部接头连接，第三和第四外部接头在第一和第二侧面处彼此相对布置并且被设计作为半导体壳体的第一输出；将第二内接触区与第五和第六外部接头连接，第五和第六外部接头在第一和第二侧面处彼此相对布置并且被设计作为半导体壳体的第二输出；以及将功率半导体芯片封装在封装件中，使得外部接头在封装件处被暴露。
附图说明
附图代表示例并且与描述一起用于解释本公开的原理。附图的元素不必相对于彼此按比例。相同的附图标记可以表示对应的、相似的或相同的部分。
图1示出了具有功率半导体芯片和外部接头的半导体壳体，其中外部功率接头被居中布置以及布置在半导体壳体的相对侧面的端部处。
图2示出了两个单独的电源接头的详细视图，这两个电源接头都连接到至少一个功率半导体芯片的相同接触区。
图3示出了另一半导体壳体，其具有横向并排布置的两个功率半导体芯片。
图4示出了具有功率半导体芯片的另一种半导体壳体，该半导体壳体具有方形轮廓。
图5是可以在半导体壳体中实现的H桥电路的电路图。
图6是用于制造半导体壳体的示例性方法的流程图。
具体实施方式
在以下详细描述中，示例的特定特征或方面可以仅关于多个实现中的一个来公开。但是这样的特征或方面可以与其他实现中的一个或多个其他特征或方面相结合，如对于任何给定或特定的应用而可能期望和有利的，除非特别地另外注释或除非技术约束。而且，就在具体实施方式或权利要求中使用术语“包含”、“含有”、“具有”或它们的其他变型来说，这些术语意在与术语“包括”类似的方式是包含性的。可以使用术语“耦接”和“连接”及其派生词。应该理解，这些术语可以用来表示两个元件相互合作或相互作用，无论它们是否直接物理或电接触；在“耦接”、“固定”或“连接”元素之间可能存在中间元件或层。此外，术语“示例性”仅意味着作为例子而不是最佳或最优的。
用于制造半导体壳体的有效方法以及有效半导体壳体可以例如实现减少材料消耗、化学废物或欧姆损失，进而实现能源和/或资源节约。如本说明书中所述，改进的半导体壳体以及用于制造半导体壳体的改进方法可以因此至少间接地有助于绿色技术解决方案(英文“greentechnology”)，即气候友好型解决方案，以减少能源和/或资源消耗。
图1示出了具有封装件110、至少一个功率半导体芯片120和外部接头130的半导体壳体100的平面图。封装件110在图1中透视性地绘出，以示出半导体壳体100的内部。在一实施例中，半导体壳体100仅具有一个半导体芯片，即功率半导体芯片120。
例如，半导体壳体100可以设计用于表面安装的部件(英文“surface mounteddevice”)。根据另一示例，半导体壳体100是设计用于通孔安装的器件。
例如，半导体壳体100可以提供电压转换器。半导体壳体100可以具有H桥电路，其尤其可以在至少一个功率半导体芯片120中实现。半导体壳体100例如可以作为电动机的驱动器来提供。
封装件110具有第一侧面111以及与第一侧面111相对的第二侧面112。例如，封装件110可以具有矩形底面，其中第一和第二侧面111、112是矩形的长边。根据另一示例，封装件110也可以具有正方形底面。
封装件110还可以具有第三侧面113和相对的第四侧面114。例如，第三和第四侧面113、114可以是具有矩形底面的封装件110的短边。根据示例，没有外部接头130沿第三和/或第四侧面113，114布置。
封装件110可以例如具有或由注塑体(英文“molded body”)组成。封装件110可以包括任何合适的聚合材料或由任何合适的聚合材料组成。根据一个示例，在封装件110中可以包含聚合物材料和填料颗粒，其中填料颗粒可用于提高封装件110的热导率。封装件110可完全覆盖至少一个功率半导体芯片120。
功率半导体芯片120具有沿第一侧面111延伸的漏极接触区121、沿第二侧面112延伸的源极接触区122、以及布置在漏极接触区121和源极接触区122之间的第一内接触区123和第二内接触区124。
接触区121-124可以是金属化区，即功率半导体芯片120的金属化的彼此分离的区域。接触区121-124可以具有或由任何合适的金属或金属合金组成。例如，接触区121-124可以具有Al和/或Cu、或由Al和/或Cu组成。特别地，接触区121-124可以具有可焊接金属或可焊接金属合金。
根据一个示例，漏极接触区121和/或源极接触区122可以朝向第三侧面113和第四侧面114逐渐变细。换言之，漏极接触区121和/或源极接触区、122可以在中间具有加宽部(参见图1)。此外，第一内接触区123和/或第二内接触区124可以朝向第三侧面113和第四侧面114加宽。换言之，内接触区123、124在功率半导体芯片120的源极接触区121和漏极接触区122具有渐细部的位置处具有加宽部。相应接触区121-124具有加宽部的位置可以被设计为用于至相应外部接头130的电连接(例如接合线或夹持件)的附接点(见图1)。
如图1的示例所示，接触区121-124可以全部布置在功率半导体芯片120的同一主侧上。根据示例，半导体壳体100具有芯片载体(图1中未示出)，其中功率半导体芯片120布置在芯片载体上，使得功率半导体芯片120的下主侧面向芯片载体。接触区121-124可以布置在功率半导体芯片120的背离芯片载体的上主侧上。这可能意味着功率半导体芯片120被构造用于横向(lateral)电流流动。
芯片载体可以在封装110处暴露，使得散热器可以与芯片载体连接。根据一个示例，芯片载体可以是引线框(英文“leadframe”)的一部分。外部引线130也可以是引线框、例如与芯片载体相同的引线框的一部分，或者是另外的引线框的一部分。
半导体壳体100的外部接头130包括与漏极接触区121连接的第一外部接头131。第一外部接头131在封装110的第一侧面111处居中地布置。例如，第一外部接头131可以与第一侧面111的两端等距或大致等距。第一外部接头131被设计用于为至少一个功率半导体芯片120施加电源电压V。
半导体壳体100的外部接头130包括与源极接触区122连接的第二外部接头132。第二外部接头在封装110的第二侧面112处居中地布置，例如与第一外部接头131直接相对。例如，第二外部接头132可以与第二侧面112的两端等距或大致等距。第二外部接头132被设计用于为至少一个功率半导体芯片120施加参考电压R。
半导体壳体100的外部接头130包括第三外部接头133和第四外部接头134。第三外部接头133和第四外部接头134分别与第一内接触区123连接。第三外部接头133和第四外部接头134在第一侧面111和第二侧面112的第一端处彼此相对地布置。第三外部接头133和第四外部接头134被设计作为半导体壳体100(或在半导体壳体100中实现的电路)的第一输出OUT1。
半导体壳体100的外部接头130包括第五外部接头135和第六外部接头136。第五外部接头135和第六外部接头136与第二内接触区124连接。第五外部接头135和第六外部接头136在第一侧面111和第二侧面112的第二端处彼此相对地布置。第五外部接头135和第六外部接头136被设计作为半导体壳体100(或在半导体壳体100中实现的电路)的第二输出OUT2。
外部接头130在封装110处暴露。如图1的示例所示，外部接头130可以突出超过封装110的轮廓。然而，外部接头130也可能不突出超出封装的轮廓(在这种情况下，半导体壳体100可以被称为“无引线封装”)。
外部接头130可以通过任何合适的电连接与功率半导体芯片120的相应接触区连接，例如借助接合线和/或借助夹持件。外部接头131-136可以是半导体壳体100的电源接头。根据一个示例，这些电源接头中的每一个通过多条接合线与接触区121-124中的相应一个连接，以便降低该连接的电阻。
如图1的示例中所示，除了电源接头131-136之外，外部接头130还可以包括控制接头137(为了清楚起见，在图1中仅两个控制接头137设置带有参考标号)。例如，控制接头137可以沿着第一侧面111和/或第二侧面112布置。例如，控制接头137可以布置在电源接头131-136之间。控制接头137可以如图1所示对称布置(例如，两个控制接头137分别位于第一外部接头131和第二外部接头132的左侧，两个控制接头分别位于第一外部接头131和第二外部接头132的右侧)。备选地，控制连接137也可以不对称地布置。
控制接头137可以被设计用于为至少一个功率半导体芯片120施加控制信号。例如，可以提供八个控制接头137，八个控制信号C1-C8可以施加到这些控制接头137。
功率半导体管芯120可以包括第一、第二、第三和第四晶体管M1-M4(每个晶体管区在图1中由虚线示出)。第一晶体管M1可以与漏极接触区121和第一内接触区123连接。第二晶体管M2可以与源极接触区122和第一内接触区123连接。第三晶体管M3可以与漏极接触区121和第二内接触区124连接。第四晶体管M4可以与源极接触区122和第二内接触区124连接。四个晶体管M1-M4可以代表H桥电路的开关。第一晶体管M1和第三晶体管M3可以代表“高侧”开关，第二晶体管M2和第四晶体管M4可以代表H桥电路的“低侧”开关。
如图1的示例所示，功率半导体芯片120还可以具有集成电路IC。集成电路可设计用于控制H桥电路或晶体管M1-M4。
如图1所示，晶体管M1-M4可以占据功率半导体芯片120的大致相同或完全相同大小的区域。集成电路IC的区域例如可以比较窄并且例如沿着功率半导体芯片120的纵向边缘延伸，例如沿着面向封装110的第一侧面111的纵向边缘延伸。例如，集成电路IC区也可以位于功率半导体芯片120的中间或大致中间，晶体管M1-M4的区域可以布置在集成电路IC区域的周围。此外，集成电路IC的区域不一定非要具有图1所示的长形，而是也可以具有在技术上适合于相应应用的例如正方形、菱形等。晶体管M1-M4的区域可以以棋盘图案排列在集成电路IC的区域旁边。
外部接头131-136和接触区121-124在半导体壳体100中以上述方式相对于彼此布置的事实，由此可以最小化将接触区121-124与相应外部接头131-136连接的接合线、夹持件或其他电连接的长度和/或数量。这例如可以包括：在半导体壳体100中的相应接触区121-124和相应外部接头131-136上的接合点被布置成尽可能靠近在一起(只要这在技术上是可能的或合理的)，使得例如图1俯视图中的电连接不必“倾斜地”在功率半导体芯片120之上张紧。以这种方式，可以减少归因于这些电连接的寄生电阻或寄生电感，这可以是实现诸如半导体壳体100的半导体壳体的最佳性能的决定性标准(尤其重要，例如当用作电动机的驱动器)。
图2示出了半导体壳体100的替代示例的详细视图，其中存在两个外部接头201和202而不是第一外部接头131。
外部接头201和202可以彼此直接相邻布置。外部接头201和202两者均与漏极接触区121连接。
根据示例，可以使用两个或更多个外部接头201、202来代替第二至第六外部接头132-136中的任何一个。
例如，通过使用两个外部接头201、202而不是单个外部接头，可以更容易地检测将外部接头201、202与相应接触区连接的电连接203中的缺陷。
图3示出了另一个半导体壳体300，其可以与半导体壳体100相似或相同，除了以下描述的差异。
半导体壳体300特别地具有第一功率半导体芯片120_1和第二功率半导体芯片120_2。两个功率半导体芯片120_1、120_2可以在半导体壳体300中横向并排布置。两个功率半导体芯片120_1、120_2可以例如布置在共同的芯片载体上或两个单独的芯片载体上。例如，在后一种情况下，两个芯片载体可以是同一引线框架的两个部分。
两个功率半导体芯片120_1、120_2分别具有漏极接触区121和源极接触区122。然而，仅第一功率半导体芯片120_1具有第一内接触区123，而仅第二功率半导体芯片120_2具有第二内接触区124。
此外，第一功率半导体芯片120_1可以具有第一晶体管Ml和第二晶体管M2，第二功率半导体芯片120_2可以具有第三晶体管M3和第四晶体管M4。第一晶体管M1可以与漏极接触区121和第一内接触区123连接。第二晶体管M2可以与源极接触区122并且还可以与第一内接触区123连接。第三晶体管M3可以与漏极接触区121和第二内接触区124连接。第四晶体管M4可以与源极接触区122并且还可以与第二内接触区124连接。
根据示例，第一功率半导体芯片120_1还可以具有第一集成电路IC，并且第二功率半导体芯片120_2可以具有第二集成电路IC。集成电路IC可以设计用于控制功率半导体芯片120_1、120_2的相应晶体管M1-M4。
如图3所示，第一和第二外部接头131、132可以布置在半导体壳体300中，例如在功率半导体芯片120_1、120_2的内边缘处(相反在半导体壳体100中，它们可以从功率半导体芯片120的侧面居中布置)。然而，第一外部接头131和第二外部接头132也可以在半导体壳体300中从封装110的侧面111、112居中布置，类似于半导体壳体100(参见图3)。
图4示出了另一个半导体壳体400，其可以与半导体壳体100相似或相同，除了以下描述的差异。
半导体壳体400特别具有正方形或几乎正方形的底面，即所有四个侧面111-114具有相同的长度或几乎相同的长度。此外，功率半导体芯片120可以具有正方形或几乎正方形的底面。
在半导体壳体400中，外部接头131-135不是只沿封装110的侧面111-114中的两个布置，而且沿所有四个侧面111-114布置。具体地，第一外接部131可以布置在第一侧面111的中央，第二外接部132布置在第二侧面112的中央，第三外接部133布置在第三侧面113的中央。第五外接部135布置在第四侧面114的中央。例如在封装110的拐角处，可以布置控制接头137，但没有电源接头。
与矩形半导体壳体100和300一样，方形半导体壳体400也可以设计为减少将接触区121-124与外部接头131-135连接的电连接203的长度以及与其相关的寄生电阻或电阻，以最小化电感。
图5示出了可以在半导体壳体100-400中实现的H桥电路500。晶体管M1-M4可以代表开关，外部接头131和132代表电源电压V和参考电压R输入，而外部接头133-136代表H桥电路500的输出OUT1和OUT2。
例如，H桥电路500可以被构成用于将电动机M与输出OUT1和OUT2连接以用作电动机M的驱动电路。
图6是用于制造半导体壳体的方法600的流程图。例如，方法600可用于制造半导体壳体100和300。可使用类似的方法来制造半导体壳体400。
方法600包括：在601处，提供具有第一侧面和相对的第二侧面的功率半导体芯片，该功率半导体芯片具有沿第一侧面延伸的漏极接触区、沿第二侧面延伸的源极接触区、以及布置在漏极接触区与源极接触区之间的第一和第二内接触区；在602处，将漏极接触区与第一外部接头连接，该第一外部接头布置在第一侧面处并且被设计用于为功率半导体芯片施加电源电压；在603处，将源极接触区与第二外部接头连接，该第二外部接头布置在第二侧面处并且被设计用于为功率半导体芯片施加参考电压；在604处，将第一内接触区与第三和第四外部接头连接，第三和第四外部接头在第一和第二侧面处彼此相对布置并且被设计作为半导体壳体的第一输出；在605处，将第二内接触区与第五和第六外部接头连接，第五和第六外部接头在第一和第二侧面处彼此相对布置并且被设计作为半导体壳体的第二输出；并且在606处，将功率半导体芯片封装在封装中，使得外部接头在封装处被暴露。
示例
示例1是一种半导体壳体，具有：带有第一侧面和相对的第二侧面的封装；至少一个功率半导体芯片，带有沿第一侧面延伸的漏极接触区、沿第二侧面延伸的源极接触区、和布置在漏极和源极接触区之间的第一和第二内接触区；与漏极接触区连接的第一外部接头，其在第一侧面处居中布置并且被设计用于为至少一个功率半导体芯片施加电源电压；与源极接触区连接的第二外部接头，其在第二侧面处居中布置并且被设计用于为至少一个功率半导体芯片施加参考电压；第三和第四外部接头，其与第一内接触区连接并且在第一和第二侧面的第一端处彼此相对地布置，并且被设计作为所述半导体壳体的第一输出；以及第五和第六外部接头，其与第二内接触区连接并且在第一和第二侧面的第二端处彼此相对地布置，并且被设计作为所述半导体壳体的第二输出。
示例2是根据示例1所述的半导体壳体，其中半导体壳体具有单个功率半导体芯片，其中功率半导体芯片具有第一、第二、第三和第四晶体管，其中第一晶体管与漏极接触区和第一内接触区连接，其中第二晶体管与源极接触区和第一内接触区连接，其中第三晶体管与漏极接触区和第二内接触区连接，其中第四晶体管与源极接触区和第二内接触区连接。
示例3是根据示例2所述的半导体壳体，其中，所述功率半导体管芯还具有用于控制所述第一、第二、第三和第四晶体管的集成电路。
示例4是根据示例1所述的半导体壳体，其中，所述半导体壳体具有第一和第二功率半导体芯片，其中两个功率半导体芯片都具有漏极接触区和源极接触区，并且其中仅第一功率半导体芯片具有第一内接触区，并且仅第二功率半导体芯片具有第二内接触区。
示例5是根据示例4所述的半导体壳体，其中所述第一功率半导体芯片具有第一和第二晶体管，并且所述第二功率半导体芯片具有第三和第四晶体管，其中第一晶体管与漏极接触区和第一内接触区连接，其中第二晶体管与源极接触区和第一内接触区连接，其中第三晶体管与漏极接触区和第二内接触区连接，以及其中第四晶体管与源极接触区和第二内接触区连接。
示例6是根据示例4或5所述的半导体壳体，其中，所述第一功率半导体芯片还具有第一集成电路，并且所述第二功率半导体芯片还具有第二集成电路。
示例7是根据前述示例中任一项所述的半导体壳体，其中，相应的接触区和外部接头通过接合线或通过夹持件彼此连接。
示例8是根据前述示例中任一项所述的半导体壳体，还具有：至少一个芯片载体，其中所述至少一个功率半导体芯片布置在所述至少一个芯片载体上，以及其中所述至少一个芯片载体和所述外部接头是一个或多个引线框的部分。
示例9是根据前述示例中任一项所述的半导体壳体，还具有：多个外部控制接头，其沿第一侧面和第二侧面布置并且被设计用于为至少一个功率半导体芯片施加控制信号。
示例10是根据前述示例中任一项所述的半导体壳体，其中，所述封装还具有第三和第四侧面，其中漏极和源极接触区朝向第三和第四侧面逐渐变细，以及其中第一和第二内接触区朝向第三和第四侧面加宽。
示例11是根据前述示例中任一项所述的半导体壳体，其中，所有所述接触区都布置在所述至少一个功率半导体芯片的上主侧上。
示例12是根据前述示例中任一项所述的半导体壳体，其中所述封装具有灌封体。
示例13是一种半导体壳体，具有：封装，带有第一侧面、与第一侧面相对的第二侧面、第三侧面、和与第三侧面相对的第四侧面；功率半导体芯片，带有沿第一侧面延伸的漏极接触区、沿第二横向延伸的源极接触区、以及布置在漏极和源极接触区之间的第一和第二内接触区；与漏极接触区连接的第一外部接头，其在第一侧面处居中布置并且被设计用于为功率半导体芯片施加电源电压；与源极接触区连接的第二外部接头，其在第二侧面处居中布置并且被设计用于为功率半导体芯片施加参考电压；与第一内接触区连接的第三外部接头，其在第三侧面处居中布置并且被设计作为半导体壳体的第一输出；以及与第二内接触区连接的第五外部接头，其在第四侧面处居中布置并且被设计作为半导体壳体的第二输出。
示例14是根据示例13所述的半导体壳体，其中封装具有方形基底。
示例15是根据示例13或14所述的半导体壳体，其中，所述功率半导体芯片具有第一、第二、第三和第四晶体管，所述晶体管在H桥电路中彼此连接，并且所述第一和第二输出是H桥电路的输出。
示例16是一种制造半导体壳体的方法，该方法包括：提供带有第一侧面和相对的第二侧面的功率半导体芯片，其中该功率半导体芯片具有沿第一侧面延伸的漏极接触区、沿第二侧面延伸的源极接触区、以及布置在漏极和源极接触区之间的第一和第二内接触区；将漏极接触区与第一外部接头连接，该第一外部接头布置在第一侧面处并且被设计用于为功率半导体芯片施加电源电压；将源极接触区与第二外部接头连接，该第二外部接头布置在第二侧面处并且被设计用于为功率半导体芯片施加参考电压；将第一内接触区与第三和第四外部接头连接，第三和第四外部接头在第一和第二侧面处彼此相对布置并且被设计作为半导体壳体的第一输出；将第二内接触区与第五和第六外部接头连接，第五和第六外部接头在第一和第二侧面处彼此相对布置并且被设计作为半导体壳体的第二输出；以及将功率半导体芯片封装在封装中，使得外部接头在封装处被暴露。
示例17是根据示例16所述的方法，其中将相应的接触区与相应的外部接头连接包括引线接合或安装夹持件。
示例18是根据示例16或17所述的方法，其中所述提供所述功率半导体芯片包括将所述功率半导体芯片布置在芯片载体上，使得所有所述接触区都远离所述芯片载体。
尽管这里已经说明和描述了具体示例，但是对于本领域普通技术人员来说显而易见的是，在不背离本发明范围的情况下，可以用各种替代和/或等效实施方式代替所示和描述的具体示例披露。本申请旨在涵盖本文讨论的特定示例的任何修改或变化。因此，本公开旨在仅由权利要求及其等同物限制。

Claims (18)

1.一种半导体壳体(100)，具有：
带有第一侧面(111)和相对的第二侧面(112)的封装件(110)，
至少一个功率半导体芯片(120)，带有沿所述第一侧面(111)延伸的漏极接触区(121)、沿所述第二侧面(112)延伸的源极接触区(122)、和布置在所述漏极接触区(121)与所述源极接触区(122)之间的第一内接触区(123)和第二内接触区(124)，
与所述漏极接触区(121)连接的第一外部接头(131)，所述第一外部接头在所述第一侧面(111)处居中布置并且被设计用于为所述至少一个功率半导体芯片(120)施加电源电压，
与所述源极接触区(122)连接的第二外部接头(132)，所述第二外部接头在所述第二侧面(112)处居中布置并且被设计用于为所述至少一个功率半导体芯片(120)施加参考电压，
第三外部接头(133)和第四外部接头(134)，所述第三外部接头和所述第四外部接头与所述第一内接触区(123)连接并且在所述第一侧面(111)和所述第二侧面(112)的第一端处彼此相对地布置，并且所述第三外部接头和所述第四外部接头被设计作为所述半导体壳体(100)的第一输出，以及
第五外部接头(135)和第六外部接头(136)，所述第五外部接头和所述第六外部接头与所述第二内接触区(124)连接并且在所述第一侧面(111)和所述第二侧面(112)的第二端处彼此相对地布置，并且所述第五外部接头和所述和第六外部接头被设计作为所述半导体壳体(100)的第二输出。
2.根据权利要求1所述的半导体壳体(100)，其中所述半导体壳体(100)具有单个功率半导体芯片(120)，
其中所述功率半导体芯片(120)具有第一晶体管、第二晶体管、第三晶体管和第四晶体管，
其中所述第一晶体管与所述漏极接触区(121)和所述第一内接触区(123)连接，其中所述第二晶体管与所述源极接触区(122)和所述第一内接触区(123)连接，其中所述第三晶体管与所述漏极接触区(121)和所述第二内接触区(124)连接，其中所述第四晶体管与所述源极接触区(122)和所述第二内接触区(124)连接。
3.根据权利要求2所述的半导体壳体(100)，其中所述功率半导体管芯(120)还具有用于控制所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的集成电路。
4.根据权利要求1所述的半导体壳体(300)，其中所述半导体壳体(300)具有第一功率半导体芯片(120_1)和第二功率半导体芯片(120_2)，
其中两个功率半导体芯片(120_1、120_2)都具有所述漏极接触区(121)和所述源极接触区(122)，并且
其中仅所述第一功率半导体芯片(120_1)具有所述第一内接触区(123)，并且仅所述第二功率半导体芯片(120_2)具有所述第二内接触区(124)。
5.根据权利要求4所述的半导体壳体(300)，其中所述第一功率半导体芯片(120_1)具有第一晶体管和第二晶体管，并且所述第二功率半导体芯片(120_2)具有第三晶体管和第四晶体管，
其中所述第一晶体管与所述漏极接触区(121)和所述第一内接触区(123)连接，
其中所述第二晶体管与所述源极接触区(122)和所述第一内接触区(124)连接，
其中所述第三晶体管与所述漏极接触区(121)和所述第二内接触区(124)连接，以及
其中所述第四晶体管与所述源极接触区(122)和所述第二内接触区(124)连接。
6.根据权利要求4或5所述的半导体壳体(300)，其中所述第一功率半导体芯片(120_1)还具有第一集成电路，并且所述第二功率半导体芯片(120_2)还具有第二集成电路。
7.根据前述权利要求中任一项所述的半导体壳体(100)，其中，相应的接触区(121-124)和外部接头(130)通过接合线或通过夹持件彼此连接。
8.根据前述权利要求中任一项所述的半导体壳体(100)，还具有：
至少一个芯片载体，其中所述至少一个功率半导体芯片(120)布置在所述至少一个芯片载体上，以及
其中所述至少一个芯片载体和所述外部接头(130)是一个或多个引线框的部分。
9.根据前述权利要求中任一项所述的半导体壳体(100)，还具有：
多个外部控制接头(137)，所述多个外部控制接头沿所述第一侧面(111)和所述第二侧面(112)布置并且被设计用于为所述至少一个功率半导体芯片(120)施加控制信号。
10.根据前述权利要求中任一项所述的半导体壳体(100)，其中所述封装件(110)还具有第三侧面(113)和第四侧面(114)，
其中所述漏极接触区(121)和所述源极接触区(122)朝向所述第三侧面(113)和所述第四侧面(114)逐渐变细，以及
其中所述第一内接触区(123)和所述第二内接触区(124)朝向所述第三侧面(113)和所述第四侧面(114)加宽。
11.根据前述权利要求中任一项所述的半导体壳体(100)，其中，所有所述接触区(121-124)都布置在所述至少一个功率半导体芯片(120)的上主侧上。
12.根据前述权利要求中任一项所述的半导体壳体(100)，其中所述封装件(110)具有灌封体。
13.一种半导体壳体(400)，具有：
封装件(110)，带有第一侧面(111)、与所述第一侧面(111)相对的第二侧面(112)、第三侧面(113)、和与所述第三侧面(113)相对的第四侧面(114),
功率半导体芯片(120)，带有沿所述第一侧面(111)延伸的漏极接触区(121)、沿所述第二横向(112)延伸的源极接触区(122)、以及布置在所述漏极接触区(121)与所述源极接触区(122)之间的第一内接触区(123)和第二内接触区(124)，
与所述漏极接触区(121)连接的第一外部接头(131)，所述第一外部接头在所述第一侧面(111)处居中布置并且被设计用于为所述功率半导体芯片(120)施加电源电压，
与所述源极接触区(122)连接的第二外部接头(132)，所述第二外部接头在所述第二侧面(112)处居中布置并且被设计用于为所述功率半导体芯片(120)施加参考电压，
与所述第一内接触区(123)连接的第三外部接头(133)，所述第三外部接头在所述第三侧面(113)处居中布置并且被设计作为所述半导体壳体(400)的第一输出，以及
与所述第二内接触区(124)连接的第五外部接头(135)，所述第五外部接头在所述第四侧面(114)处居中布置并且被设计作为所述半导体壳体(400)的第二输出。
14.根据权利要求13所述的半导体壳体(400)，其中所述封装件(110)具有正方形底面。
15.根据权利要求13或14所述的半导体壳体(400)，其中所述功率半导体芯片(120)具有第一晶体管、第二晶体管、第三晶体管和第四晶体管，这些晶体管在H桥电路(500)中彼此连接，并且所述第一输出和所述第二输出是所述H桥电路(500)的输出。
16.一种制造半导体壳体的方法(600)，所述方法(600)包括：
提供(601)带有第一侧面和相对的第二侧面的功率半导体芯片，其中所述功率半导体芯片具有沿所述第一侧面延伸的漏极接触区、沿所述第二侧面延伸的源极接触区、以及布置在所述漏极接触区与所述源极接触区之间的第一内接触区和第二内接触区，
将所述漏极接触区与第一外部接头连接(602)，所述第一外部接头布置在所述第一侧面处并且被设计用于为所述功率半导体芯片施加电源电压，
将所述源极接触区与第二外部接头连接(603)，所述第二外部接头布置在所述第二侧面处并且被设计用于为所述功率半导体芯片施加参考电压，
将所述第一内接触区与第三外部接头和第四外部接头连接(604)，所述第三外部接头和所述第四外部接头在所述第一侧面和所述第二侧面处彼此相对布置并且被设计作为所述半导体壳体的第一输出，
将所述第二内接触区与第五外部接头和第六外部接头连接(605)，所述第五外部接头和所述第六外部接头在所述第一侧面和所述第二侧面处彼此相对布置并且被设计作为所述半导体壳体的第二输出，以及
将所述功率半导体芯片封装(606)在封装件中，使得所述外部接头在所述封装件处被暴露。
17.根据权利要求16所述的方法(600)，其中将相应的接触区与相应的外部接头连接(602-605)包括引线接合或安装夹持件。
18.根据权利要求16或17所述的方法(600)，其中提供(601)所述功率半导体芯片包括将所述功率半导体芯片布置在芯片载体上，使得所有所述接触区都远离所述芯片载体。
CN202211241015.8A 2021-10-21 2022-10-11 半导体壳体和制造半导体壳体的方法 Pending CN116013889A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021127308.0A DE102021127308B4 (de) 2021-10-21 2021-10-21 Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
DE102021127308.0 2021-10-21

Publications (1)

Publication Number Publication Date
CN116013889A true CN116013889A (zh) 2023-04-25

Family

ID=85795674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211241015.8A Pending CN116013889A (zh) 2021-10-21 2022-10-11 半导体壳体和制造半导体壳体的方法

Country Status (3)

Country Link
US (1) US20230131909A1 (zh)
CN (1) CN116013889A (zh)
DE (1) DE102021127308B4 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69126618T2 (de) 1991-11-25 1998-01-08 Cons Ric Microelettronica Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten

Also Published As

Publication number Publication date
US20230131909A1 (en) 2023-04-27
DE102021127308B4 (de) 2024-07-11
DE102021127308A1 (de) 2023-04-27

Similar Documents

Publication Publication Date Title
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
CN101990709B (zh) 层叠的功率转换器结构和方法
US7227198B2 (en) Half-bridge package
US7777315B2 (en) Dual side cooling integrated power device module and methods of manufacture
US7692285B2 (en) Semiconductor device
US9202765B2 (en) Semiconductor device
US7183616B2 (en) High speed switching MOSFETS using multi-parallel die packages with/without special leadframes
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
CN107958901B (zh) 模压智能电源模块
US10319671B2 (en) Semiconductor package with leadframe
JP4829690B2 (ja) 半導体装置
US11652033B2 (en) Semiconductor device
JP2003197862A (ja) 電力モジュール及びその組立て方法
US9468087B1 (en) Power module with improved cooling and method for making
US20160218054A1 (en) Dc-dc converter having terminals of semiconductor chips directly attachable to circuit board
US10573631B2 (en) Multi-phase power converter with common connections
US20170213783A1 (en) Multi-chip semiconductor power package
CN110880496B (zh) 电机用模制智能电源模块
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
US8198134B2 (en) Dual side cooling integrated power device module and methods of manufacture
CN116013889A (zh) 半导体壳体和制造半导体壳体的方法
US20240162197A1 (en) Scalable power semiconductor device package with low inductance
CN115863296A (zh) 具有增强的器件隔离的半导体封装和引线框架
CN117296248A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication