JP4469654B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4469654B2 JP4469654B2 JP2004144149A JP2004144149A JP4469654B2 JP 4469654 B2 JP4469654 B2 JP 4469654B2 JP 2004144149 A JP2004144149 A JP 2004144149A JP 2004144149 A JP2004144149 A JP 2004144149A JP 4469654 B2 JP4469654 B2 JP 4469654B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- semiconductor device
- die pad
- ground lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
(第1の実施形態)
以下に図1、2、3、4、5、6に基づいて、本実施形態を説明する。
さらに、接地するために導電性細線を用いないため、製造工程中に導電性細線が切断してしまうことはない。従って、本発明にかかる半導体装置100の製造方法では、接地機能の低下及び喪失を招来することなく半導体装置を製造することができるため、製造歩留まりが高いとともに、接地用半導体装置として高い性能を有する半導体装置を製造することができる。
図7は変形の形態1における半導体装置110の平面図を示す。変形の形態1における接地リード111は略T字型である。それ以外の点は、本実施形態における半導体装置100と同一である。
図8は変形の形態2における半導体装置120の平面図を示す。変形の形態2における接地リード121は接地リード並行部を複数個備えている。それ以外の点は、本実施形態における半導体装置100と同一である。
図9は変形の形態3における半導体装置130の平面図を示す。変形の形態3における接地リード131は接地リード並行部を複数個備えており、各接地リード並行部は一本のリードとその他の一本のリードとの間に位置づけて形成されている。それ以外の点は、本実施形態における半導体装置100と同一である。
(第2の実施形態)
本実施形態では、上記実施形態1における半導体装置100とは接地リードの形状が異なる半導体装置について図10、11を用いて説明する。なお、上記実施形態1と重複する箇所については、詳細な説明を省略する。また、図10、11は半導体装置200の製造方法を説明する図、図12は接地リード21の斜視図、であり、上記実施形態1における図面、図1、2、3、4、5及び6と同一の構造及び機能を有する部分については同一の符号を付している。
(第3の実施形態)
本実施形態では、上記実施形態1における半導体装置100とは接地リード及び吊り部材の形状が異なる半導体装置について図14、15、16を用いて説明する。そのため、上記実施形態1と重複する箇所については、詳細な説明を省略する。ここで、図14、15は半導体装置300の製造方法を説明する図、図16は接地リード31の斜視図、であり、上記実施形態1における図面、図1、2、3、4、5及び6と同一の構造及び機能を有する部分については同一の符号を付している。
(第4の実施形態)
本実施形態では、上記実施形態1における半導体装置100とは接地リード及び吊り部材の形状が異なる半導体装置について図18、19、20を用いて説明する。そのため、上記実施形態1と重複する箇所については、詳細な説明を省略する。ここで、図18、19は半導体装置400の製造方法を説明する図、図20は接地リード41の斜視図、であり、上記実施形態1における図面、図1、2、3、4、5及び6と同一の構造及び機能を有する部分については同一の符号を付している。
1a 半導体素子戴置面
1b 拡がり部
1c 露出面
1d 窪み部
2 半導体素子
2b 半導体素子の辺
3、33 吊り部材
4 リード
5 導電性細線
6 封止体
7 導電性樹脂
11、21、31、41 接地リード
11b、21b、31b、41b 接地リード並行部
43b、43d 階段状部
Claims (14)
- ダイパッドと、
前記ダイパッドに戴置されている四辺形の半導体素子と、
前記ダイパッドに接続しており当該ダイパッドから外方に伸びる複数本の吊り部材と、 隣り合う前記吊り部材の間に設けられ一方の先端が前記半導体素子の辺に対向して配置された複数本のリードと、
前記半導体素子と前記各リードとを接続する複数本の導電性細線と、
前記ダイパッドと前記半導体素子と前記吊り部材と前記リードの一部と前記導電性細線とを封止する封止体と、
を備え、
前記ダイパッドと各前記吊り部材と各前記リードとは、導電性部材からなっており、
前記リードの他方の先端は、前記封止体から外部へ突き出しており、
前記導電性部材からなり、前記吊り部材の少なくとも一本から伸びていて、一部が前記リードと略平行に並んで設けられている接地リードを備え、
前記リードと略平行に並んで設けられている接地リード並行部は、一本の前記リードともう一本の前記リードとの間に位置づけられており、
前記接地リードは、前記吊り部材に接続されており、前記吊り部材と前記接地リード並行部とを接続する接地リード伸長部を有し、
前記接地リード伸長部は、前記吊り部材と前記接地リード並行部との間に位置する前記リードの前記一方の先端と、前記ダイパッドとの間に位置しており、
前記接地リード伸長部は、両端に位置する階段状部と、前記階段状部で挟まれた下段接地リード伸長部とを有し、
前記ダイパッドのうち前記半導体素子が戴置される半導体素子戴置面は、前記接地リード並行部の上面よりも下に位置しており、
前記下段接地リード伸長部の上面は、前記接地リード並行部の上面と、前記半導体素子戴置面との間に位置しており、
前記接地リードの前記接地リード並行部と当該接地リードが接続された前記吊り部材との間には、
2本の前記リードが存在しており、
前記2本のリードでは、
前記吊り部材の隣りに位置する前記リードの前記一方の先端は、それ以外の前記リードの前記一方の先端よりも前記ダイパッドから離れた位置に存在している、半導体装置。 - 前記ダイパッドと前記半導体素子とは、前記半導体素子戴置面において、電気的に接続されている、請求項1に記載の半導体装置。
- 前記導電性細線のうち少なくとも一本は、前記接地リード伸長部を跨いで設けられている、請求項1または2に記載の半導体装置。
- 前記半導体素子の辺に対向する側における前記複数のリードの先端部を構成する面のうち前記半導体素子戴置面と略平行な面は、それぞれ、実質的に同一の平面上に存し、
前記実質的に同一の平面は、前記半導体素子戴置面と異なる平面上に存している、請求項1から3のいずれか一つに記載の半導体装置。 - 前記半導体素子戴置面と反対側の前記ダイパッドの面は、前記封止体から露出している、請求項1から4のいずれか一つに記載の半導体装置。
- 前記ダイパッドは、前記半導体素子を戴置する領域よりも外側に拡がっている拡がり部を有しており、
前記拡がり部の少なくとも一部は、前記半導体素子を戴置する領域から前記リードへ向かう方向に屈曲している、請求項1から5のいずれか一つに記載の半導体装置。 - 前記半導体素子戴置面と反対側の前記ダイパッドの面は、外周に窪み部を備えている、請求項1から6のいずれか一つに記載の半導体装置。
- 導電性板状部材を加工し、四辺形の半導体素子を戴置することとなるダイパッドと、前記ダイパッドに接続し当該ダイパッドから外方に伸びる複数本の吊り部材と、隣り合う前記吊り部材の間に設けられ一方の先端が前記半導体素子の辺に対向して配置される複数本のリードと、前記吊り部材の少なくとも一本から伸び一部が前記リードと略平行に並んで設けられる接地リードと、を一体として形成する形成工程と、
前記ダイパッド上に前記半導体素子を戴置する工程と、
前記半導体素子と前記リードとを導電性細線を用いて接続する工程と、
封止体を用いて前記ダイパッドと、前記半導体素子と、前記吊り部材と、前記リードの一部と、前記接地リードと、前記導電性細線と、を封止する工程と、
を含み、
前記リードと略平行に並んで設けられる接地リード並行部を、一本の前記リードともう一本の前記リードとの間に位置づけて形成し、
前記接地リードは、前記吊り部材に接続されており、前記吊り部材と前記接地リード並行部とを接続する接地リード伸長部を有し、
前記接地リード伸長部は、前記吊り部材と前記接地リード並行部との間に位置する前記リードの前記一方の先端と、前記ダイパッドとの間に位置しており、
前記接地リード伸長部は、両端に位置する階段状部と、前記階段状部で挟まれた下段接地リード伸長部とを有し、
前記ダイパッドのうち前記半導体素子が戴置される半導体素子戴置面は、前記接地リード並行部の上面よりも下に位置しており、
前記下段接地リード伸長部の上面は、前記接地リード並行部の上面と、前記半導体素子戴置面との間に位置しており、
前記接地リードの前記接地リード並行部と当該接地リードが接続された前記吊り部材との間には、
2本の前記リードを配置し、
前記2本のリードでは、
前記吊り部材の隣りに位置する前記リードの前記一方の先端を、それ以外の前記リードの前記一方の先端よりも前記ダイパッドから離れた位置に配置する、半導体装置の製造方法。 - 前記ダイパッド上に前記半導体素子を戴置する工程において、前記ダイパッドと前記半導体素子とを、前記半導体素子戴置面において、電気的に接続する、請求項8に記載の半導体装置の製造方法。
- 前記半導体素子と前記リードとを導電性細線を用いて接続する工程において、前記導電性細線のうち少なくとも一本を、前記接地リード伸長部を跨いで設ける、請求項8または9に記載の半導体装置の製造方法。
- 前記形成工程において、前記半導体素子の辺に対向する側における前記複数のリードの先端部を構成する面のうち前記半導体素子戴置面となる面に略平行な面をそれぞれ、実質的に同一の平面上に存在させ、前記実質的に同一の平面を前記半導体素子戴置面となる面と異なる平面上に存在させて形成する、請求項8から10のいずれか一つに記載の半導体装置の製造方法。
- 前記封止体を用いて封止する工程において、前記半導体素子戴置面と反対側の前記ダイパッドの面を前記封止体から露出させる、請求項8から11のいずれか一つに記載の半導体装置の製造方法。
- 前記形成工程において、前記ダイパッドを、前記半導体素子を戴置することとなる領域よりも外側に拡がる拡がり部を有して形成し、前記拡がり部の少なくとも一部を、前記半導体素子を戴置することとなる領域から前記リードへ向かう方向に屈曲して形成する、請求項8から12のいずれか一つに記載の半導体装置の製造方法。
- 前記導電性板状部材を加工する工程において、前記半導体素子戴置面と反対側の前記ダイパッドの面の外周に対して、窪み部を設ける工程を備えている、請求項8から13のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004144149A JP4469654B2 (ja) | 2004-05-13 | 2004-05-13 | 半導体装置及び半導体装置の製造方法 |
CNB2004100816961A CN100345293C (zh) | 2004-05-13 | 2004-12-28 | 半导体装置及半导体装置的制造方法 |
US11/034,935 US7508055B2 (en) | 2004-05-13 | 2005-01-14 | High heat release semiconductor and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004144149A JP4469654B2 (ja) | 2004-05-13 | 2004-05-13 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005327878A JP2005327878A (ja) | 2005-11-24 |
JP4469654B2 true JP4469654B2 (ja) | 2010-05-26 |
Family
ID=35308650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004144149A Expired - Fee Related JP4469654B2 (ja) | 2004-05-13 | 2004-05-13 | 半導体装置及び半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7508055B2 (ja) |
JP (1) | JP4469654B2 (ja) |
CN (1) | CN100345293C (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698294B2 (en) * | 2006-01-24 | 2014-04-15 | Stats Chippac Ltd. | Integrated circuit package system including wide flange leadframe |
JP4705881B2 (ja) * | 2006-05-09 | 2011-06-22 | パナソニック株式会社 | リードフレーム及びそれを用いた半導体装置 |
US20080067646A1 (en) * | 2006-09-18 | 2008-03-20 | Texas Instruments Incorporated | Semiconductor leadframe for uniform mold compound flow |
US7977774B2 (en) * | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
US20090057855A1 (en) * | 2007-08-30 | 2009-03-05 | Maria Clemens Quinones | Semiconductor die package including stand off structures |
KR102071078B1 (ko) * | 2012-12-06 | 2020-01-30 | 매그나칩 반도체 유한회사 | 멀티 칩 패키지 |
JP6183226B2 (ja) * | 2014-01-17 | 2017-08-23 | 三菱電機株式会社 | 電力用半導体装置の製造方法 |
WO2022013936A1 (ja) * | 2020-07-14 | 2022-01-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
WO2023189650A1 (ja) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | 半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457340A (en) * | 1992-12-07 | 1995-10-10 | Integrated Device Technology, Inc. | Leadframe with power and ground planes |
JP2546195B2 (ja) * | 1994-10-06 | 1996-10-23 | 日本電気株式会社 | 樹脂封止型半導体装置 |
US5585670A (en) * | 1995-09-05 | 1996-12-17 | Mitsubishi Electric Semiconductor Software Co. | Semiconductor device package |
JP2891233B2 (ja) * | 1997-04-11 | 1999-05-17 | 日本電気株式会社 | 半導体装置 |
JPH11168169A (ja) | 1997-12-04 | 1999-06-22 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
JP3606078B2 (ja) | 1998-12-24 | 2005-01-05 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US6608375B2 (en) * | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
JP2003124420A (ja) * | 2001-10-16 | 2003-04-25 | Shinko Electric Ind Co Ltd | リードフレーム及び該リードフレームを用いた半導体装置の製造方法 |
US6798046B1 (en) * | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
US6630373B2 (en) * | 2002-02-26 | 2003-10-07 | St Assembly Test Service Ltd. | Ground plane for exposed package |
US6818973B1 (en) * | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
-
2004
- 2004-05-13 JP JP2004144149A patent/JP4469654B2/ja not_active Expired - Fee Related
- 2004-12-28 CN CNB2004100816961A patent/CN100345293C/zh not_active Expired - Fee Related
-
2005
- 2005-01-14 US US11/034,935 patent/US7508055B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050253280A1 (en) | 2005-11-17 |
US7508055B2 (en) | 2009-03-24 |
CN100345293C (zh) | 2007-10-24 |
CN1697174A (zh) | 2005-11-16 |
JP2005327878A (ja) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945508B2 (ja) | 半導体装置 | |
US6650020B2 (en) | Resin-sealed semiconductor device | |
JP4469654B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
US10515880B2 (en) | Lead frame with bendable leads | |
JP5155644B2 (ja) | 半導体装置 | |
JP2006287073A (ja) | 半導体装置およびその製造方法 | |
JP2008252054A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3403699B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6080305B2 (ja) | 半導体装置の製造方法、半導体装置及びリードフレーム | |
JPH0278234A (ja) | 半導体装置 | |
JP2010021519A (ja) | リードフレーム用平フレーム部材、リードフレーム及びその製造方法、パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ | |
JP4418373B2 (ja) | 半導体装置 | |
JP5398608B2 (ja) | 半導体装置の内部接続構造、及び、半導体装置 | |
CN104465589A (zh) | 半导体装置及其制造方法 | |
JP4059109B2 (ja) | 樹脂封止電子回路基板 | |
JP2003007954A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
JP2005243902A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008235724A (ja) | 半導体装置 | |
JP3647448B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009111104A (ja) | 半導体装置、リードフレームおよびリードフレームの製造方法 | |
JP2023028768A (ja) | リードフレームおよび電子部品 | |
JP2004221258A (ja) | 半導体装置及びその製造方法 | |
JP2002111168A (ja) | リード線を有する電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |