JP4469654B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4469654B2
JP4469654B2 JP2004144149A JP2004144149A JP4469654B2 JP 4469654 B2 JP4469654 B2 JP 4469654B2 JP 2004144149 A JP2004144149 A JP 2004144149A JP 2004144149 A JP2004144149 A JP 2004144149A JP 4469654 B2 JP4469654 B2 JP 4469654B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
semiconductor device
die pad
ground lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004144149A
Other languages
English (en)
Other versions
JP2005327878A (ja
Inventor
豊 加藤
彰 小賀
秀一 尾方
英樹 迫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004144149A priority Critical patent/JP4469654B2/ja
Priority to CNB2004100816961A priority patent/CN100345293C/zh
Priority to US11/034,935 priority patent/US7508055B2/en
Publication of JP2005327878A publication Critical patent/JP2005327878A/ja
Application granted granted Critical
Publication of JP4469654B2 publication Critical patent/JP4469654B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特に、大きな発熱量の半導体素子を搭載するのに適応した半導体装置及びその製造方法に関する。
近年の電子機器の多機能化、小型・薄型化に伴い、半導体装置の薄型化が要求されており、優れた放熱性及び防湿性を有する薄型の半導体装置が開発されている。例えば、特許文献1には以下に示すような構造を有する半導体装置が開示されている。
図22は特許文献1に開示されている半導体装置500の平面図、図23は図22における半導体装置500の断面図である。
図22に示すように、従来の半導体装置500は、ダイパッド51と、ダイパッド51に戴置されている正方形の半導体素子52と、ダイパッド51に接続しておりダイパッド51から外方に伸びる4本の吊りリード(吊り部材)53,53,…と、隣り合う吊りリード53,53の間に設けられ一方の先端が半導体素子52の辺に対向して配置された複数本のインナーリード54b,54b,…と、各インナーリード54bと一体に形成され、外部へ突出して形成されているアウターリード54c,54c,…と、半導体素子52と前記各インナーリード54bとを接続する複数本の金属細線(導電性細線)55,55,…と、ダイパッド51、半導体素子52、各吊りリード53、各インナーリード54b及び金属細線55とを封止する封止樹脂体56と、を備えている。ここで、ダイパッド51、各吊りリード53、各インナーリード54b及び各アウターリード54cは導電性部材からなっており、半導体素子52は、導電性接着剤57を用いてダイパッド51の半導体素子戴置面51aに固定されている。各アウターリード54cに対して外部電圧を印加することにより、半導体素子52に対して所望の電圧を印加することができ、半導体装置として利用可能となる。
ダイパッド51は、半導体素子52を戴置する領域よりも外側に、半導体素子52を戴置する領域から各インナーリード54bの先端へ向かう方向に屈曲するウィング51bを4個有しているため、半導体装置500は防湿性に優れている。また、図23に示すように、半導体素子戴置面51aと反対側の面(以下、「露出面」という。)51cは、封止樹脂体56から露出している。従って、半導体装置500で生じた熱は露出面51cを介して外部へ放出されるため、半導体装置500は放熱性に優れる。すなわち、半導体装置500は、放熱性及び防湿性に優れることとなる。
そして、このような半導体装置500を製造するには、まず、導電性板状部材を加工して、上記に示したダイパッド51、4本の吊りリード53,53,…、複数本のインナーリード54b,54b,…、複数本のアウターリード54c,54c,…及び複数本の金属細線55,55,…を一体として形成し、ダイパッド51上に半導体素子52を戴置し、導電性接着剤57を用いて固定する。そして、半導体素子52と各リード54とを金属細線55,55,…を用いて接続し、ダイパッド51、半導体素子52、吊りリード53、各インナーリード54b及び各金属細線55を封止樹脂体56を用いて封止する。その後、アウターリード54cを成形することにより、図22に示す半導体装置500を製造することができる。
特開2000−196006号公報 特開平11−168169号公報
しかしながら、半導体装置を高耐圧のPDPドライバ、モータードライバなどに用いる場合には、半導体素子戴置面に対向する半導体素子の面(以下、「半導体素子被戴置面」という。)を接地する必要がある。というのは、半導体の拡散プロセスによって、支持基板(半導体素子被戴置面)の電位によりデバイス特性が変動するものがあり、今回採用する拡散プロセスは、支持基板を接地することが必須になっているためである。しかし、半導体装置500では、半導体素子被戴置面を接地することはできず、従って半導体装置500をPDPドライバ、モータードライバなどに用いることは難しい。
一方、特許文献2には、半導体素子被戴置面を接地することができる半導体装置の構造などが開示されている。特許文献2に開示されている半導体装置は、図24、25に示すように、タブ(ダイパッド)61と、タブ61に戴置されている四辺形の半導体チップ(半導体素子)62と、タブ61に接続しておりタブ61から外方に伸びる複数本のタブ吊りリード63,63,…と、隣り合うタブ吊りリード(吊り部材)63,63の間に設けられ一方の先端が半導体素子62の辺に対向して配置された複数本のインナーリード64b,64b,…と、各インナーリード64bと一体に形成され、外部へ突出して形成されているアウターリード(不図示)と、隣り合うタブ吊りリード63,63を接続し半導体チップ62と半導体チップ62の辺に対向している各インナーリード64bの先端との間に位置づけられているグランド接続部68と、半導体素子62上に設けられた表面電極65aと前記各インナーリード64bとを接続する複数本のボンディングワイヤー(導電性細線)65,65,…と、タブ61、半導体素子62、各タブ吊りリード63、各インナーリード64b及び各ボンディングワイヤー65を封止する封止体66と、を備えている。
グランド接続部68は、ボンディングワイヤー65,65,…を用いて半導体素子62上に設けられた表面電極65b,65b,…とそれぞれ接続され、導電線細線65,65,…を用いてグランド用のインナーリード64b’,64b’,…とそれぞれ接続されている。これにより、半導体素子62は、各表面電極65b、各ボンディングワイヤー65及びグランド接続部68を介して各グランド用のインナーリード64b’と電気的に接続しているため、グランド用のインナーリード64b’を接地することにより半導体素子62を接地することができる。
しかし、ボンディングワイヤー65は、非常に細いため、半導体装置600の製造中に切断されてしまう虞がある。そして、各ボンディングワイヤー(導電性細線)65を介して、半導体素子62とグランド接続部68とは電気的に接続されており、また、グランド接続部68と各グランド用のインナーリード64b’とは電気的に接続されているため、各ボンディングワイヤー(導電性細線)65が切断されてしまうと、半導体素子62とグランド用のインナーリード64b’とは電気的に断線し、その結果、半導体素子62を接地することはできなくなる。すなわち、半導体装置600を製造するさいには細心の注意を払う必要があり、その結果、半導体装置600の製造歩留まりは非常に悪くなる。また、図25に示すように、タブ61は封止体66から露出していないため放熱性に欠け、また、ウィングを備えていないため防湿性に欠けるという新たな課題が招来する。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、製造工程中に半導体装置の接地機能が低下または喪失することなく製造でき、且つ、放熱性及び防湿性に優れ、品質の安定した半導体装置及びその製造方法を提供することである。
本発明の半導体装置は、ダイパッドと、前記ダイパッドに戴置されている四辺形の半導体素子と、前記ダイパッドに接続しており当該ダイパッドから外方に伸びる複数本の吊り部材と、隣り合う前記吊り部材の間に設けられ一方の先端が前記半導体素子の辺に対向して配置された複数本のリードと、前記半導体素子と前記各リードとを接続する複数本の導電性細線と、前記ダイパッドと前記半導体素子と前記吊り部材と前記リードの一部と前記導電性細線とを封止する封止体と、を備え、前記ダイパッドと各前記吊り部材と各前記リードとは、導電性部材からなっており、前記半導体素子の辺に対向する側と反対側の前記リードの先端は、前記封止体から外部へ突き出しており、前記導電性部材からなり、前記吊り部材の少なくとも一本から伸びていて、一部が前記リードと略平行に並んで設けられている接地リードを備え、前記リードと略平行に並んで設けられている接地リード並行部は、一本の前記リードともう一本の前記リードとの間に位置づけられている。
ここで、前記リードと略平行に並んで設けられている接地リード並行部が一本の前記リードともう一本の前記リードとの間に位置づけられているとは、一本の接地リードが枝分かれして、リードと略平行に並んで設けられている接地リードの部分が複数個設けられている場合も含まれる。さらに、各リードと略平行に並んで設けられている接地リードの部分が一本のリードと一本のリードとの間に位置づけられている場合と、リードと略平行に並んで設けられている接地リードの部分の複数個が一本のリードと一本のリードとの間に位置づけられている場合も含む。
また、半導体装置において、前記ダイパッドと前記半導体素子とは、当該半導体素子を戴置している半導体素子戴置面において、電気的に接続されていることが好ましい。
ここで、当該半導体素子を戴置している半導体素子戴置面において電気的に接続されているとは、半導体素子戴置面と半導体素子戴置面に対向する半導体素子の面とが電気的に接続されていることである。
また、半導体装置において、前記半導体素子戴置面と、前記接地リード並行部の表面と、当該接地リード並行部以外の接地リードの一部分の表面とは、それぞれ略平行であり、前記接地リード並行部以外の接地リードの一部分の表面は、前記半導体素子戴置面と当該接地リード並行部の表面との間に設けられていることが好ましい。
また、半導体装置において、前記接地リード並行部以外の接地リードの部分は、当該接地リード並行部から前記半導体素子戴置面へ向かう階段状部を備えていてもよい。
また、半導体装置において、前記接地リード並行部以外の接地リードの部分は、前記半導体素子と前記半導体素子の辺に対向する側の前記リードの先端との間に位置していることが好ましい。
また、半導体装置において、前記導電性細線のうち少なくとも一本は、前記接地リード並行部以外の前記接地リードの部分を跨いで設けられていることが好ましい。
また、半導体装置において、前記半導体素子の辺に対向する側における前記複数のリードの先端部を構成する面のうち前記半導体素子戴置面と略平行な面は、それぞれ、実質的に同一の平面上に存し、前記実質的に同一の平面は、前記半導体素子戴置面と異なる平面上に存していることが好ましい。
また、半導体装置において、前記半導体素子戴置面と反対側の前記ダイパッドの面は、前記封止体から露出していることが好ましい。
また、半導体装置において、前記ダイパッドは、前記半導体素子を戴置する領域よりも外側に拡がっている拡がり部を有しており、前記拡がり部の少なくとも一部は、前記半導体素子を戴置する領域から前記リードへ向かう方向に屈曲していることが好ましい。
また、半導体装置において、前記半導体素子戴置面と反対側の前記ダイパッドの面は、外周に窪み部を備えていることが好ましい。
本発明の半導体装置の製造方法は、導電性板状部材を加工し、四辺形の半導体素子を戴置することとなるダイパッドと、前記ダイパッドに接続し当該ダイパッドから外方に伸びる複数本の吊り部材と、隣り合う前記吊り部材の間に設けられ一方の先端が前記半導体素子の辺に対向して配置される複数本のリードと、前記吊り部材の少なくとも一本から伸び一部が前記リードと略平行に並んで設けられる接地リードと、を一体として形成する形成工程と、前記ダイパッド上に前記半導体素子を戴置する工程と、前記半導体素子と前記リードとを導電性細線を用いて接続する工程と、封止体を用いて前記ダイパッドと、前記半導体素子と、前記吊り部材と、前記リードの一部と、前記接地リードと、前記導電性細線と、を封止する工程と、を含み、前記リードと略平行に並んで設けられる接地リード並行部を、一本の前記リードともう一本の前記リードとの間に位置づけて形成する。
ここで、前記リードと略平行に並んで設けられる前記接地リード並行部を一本の前記リードともう一本の前記リードとの間に位置づけて形成するとは、一本の接地リードに対して、リードと略平行に並んで設けられている接地リードの部分を複数個形成する場合も含まれる。さらに、各リードと略平行に並んで設けられている接地リードの部分を一本のリードと一本のリードとの間に形成する場合と、リードと略平行に並んで設けられている接地リードの部分の複数個を一本のリードと一本のリードとの間に形成する場合も含む。
また、半導体装置の製造方法では、前記ダイパッド上に前記半導体素子を戴置する工程において、前記ダイパッドと前記半導体素子とを、当該半導体素子を戴置している当該ダイパッドが備えている半導体素子戴置面において、電気的に接続することが好ましい。
ここで、前記ダイパッドと前記半導体素子とを、当該半導体素子を戴置している当該ダイパッドが備えている半導体素子戴置面において、電気的に接続するとは、半導体素子戴置面と半導体素子戴置面に対向する半導体素子の面とを電気的に接続することである。
また、半導体装置の製造方法では、前記形成工程において、前記半導体素子戴置面と、前記接地リード並行部の表面と、当該接地リード並行部以外の接地リードの一部分の表面とを、それぞれ略平行に設け、当該接地リード並行部以外の接地リードの部分の表面を、前記半導体素子戴置面と当該接地リード並行部の接地リードの表面との間に設けることが好ましい。
また、半導体装置の製造方法では、前記形成工程において、前記接地リード並行部以外の接地リードの部分に対して、当該接地リード並行部から前記半導体素子戴置面となる面へ向かう階段状部を設けてもよい。
また、半導体装置の製造方法では、前記形成工程において、前記接地リード並行部以外の接地リードの部分を前記半導体素子と前記半導体素子の辺に対向する側の前記リードの先端との間に位置づけて形成することが好ましい。
また、半導体装置の製造方法では、前記半導体素子と前記リードとを導電性細線を用いて接続する工程において、前記導電性細線のうち少なくとも一本を、前記リードと並んで設けられている部分以外の前記接地リードの部分を跨いで設けることが好ましい。
また、半導体装置の製造方法では、前記形成工程において、前記半導体素子の辺に対向する側における前記複数のリードの先端部を構成する面のうち前記半導体素子戴置面となる面に略平行な面をそれぞれ、実質的に同一の平面上に存在させ、前記実質的に同一の平面を前記半導体素子戴置面となる面と異なる平面上に存在させて形成することが好ましい。
また、半導体装置の製造方法では、前記封止体を用いて封止する工程において、前記半導体素子戴置面と反対側の前記ダイパッドの面を前記封止体から露出させることが好ましい。
また、半導体装置の製造方法では、前記形成工程において、前記ダイパッドを、前記半導体素子を戴置することとなる領域よりも外側に拡がる拡がり部を有して形成し、前記拡がり部の少なくとも一部を、前記半導体素子を戴置することとなる領域から前記リードへ向かう方向に屈曲して形成することが好ましい。
また、半導体装置の製造方法では、前記導電性板状部材を加工する工程において、前記半導体素子戴置面と反対側の前記ダイパッドの面の外周に対して、窪み部を設ける工程を備えていることが好ましい。
以上のように、本発明の半導体装置は、導電性部材からなり、吊り部材の少なくとも一本から伸びていて、一部が前記リードと略平行に並んで設けられている接地リードを備え、接地リードは半導体素子と電気的に接続される。そのため、半導体装置を接地するさい、導電性細線を用いる必要はなく、本発明の半導体装置は、製造工程において接地機能が低下または喪失することはない。また、半導体素子被戴置面は封止体から露出しているため、本発明の半導体装置は放熱性に優れる。更に、ダイパッドは拡がり部を備えているため、半導体素子を湿気から守ることができ、本発明の半導体装置は防湿性に優れる。
また、本発明の半導体装置の製造方法では、接地リードは、導電性板状部材を加工することにより形成され、半導体素子を接地させるために導電性細線を用いない。そのため、本発明の半導体装置の製造方法では、接地機能が低下または喪失することはなく半導体装置を製造することができ、よって、半導体装置の製造歩留まりは高い。
本発明の実施の形態を説明する前に、半導体素子戴置面に対向する半導体素子の面(以下、「半導体素子の被戴置面」という。)を接地することができるとともに放熱性及び防湿性に優れる半導体装置及びその半導体製造方法について、発明者達が検討したことを説明する。
まず、発明者達は、特許文献1に開示されている半導体装置500を半導体素子の被戴置面を接地することができる半導体装置(以下、「接地用半導体装置」という。)とすることを検討した。
第1案は、半導体装置500において、複数本のリード54,54,…のうちの一本をGND端子に接続するリード(以下、「GND端子接続リード」という。)とし、金属細線(導電性細線)を用いてダイパッド51とGND端子接続リードとを接続することにより半導体素子の被戴置面を接地する、というものである。ここで、ダイパッド51と半導体素子52とは導電性接着剤57を介して電気的に接続されており、導電性細線を介してGND端子接続リードとダイパッド51とは電気的に接続されることとなる。よって、GND端子接続リードを接地することにより、半導体素子の被戴置面を接地することができることとなる。
しかし、半導体素子戴置面51aの大きさと半導体素子の被戴置面の大きさとがほとんど変わらない場合、半導体素子戴置面51aにおける半導体素子52が戴置されていない部分は狭くなる。そのため、半導体素子戴置面51aには、金属細線を設けるためのスペースがほとんどなく、金属細線を用いてダイパッド51とGND端子接続リードとを接続することはできないこととなる。以上より、半導体素子戴置面51aの大きさと半導体素子の被戴置面の大きさとがほとんど変わらない場合、第1案にかかる半導体装置は接地用半導体装置としての有用性は低い。
また、各インナーリード54bとGND端子接続リードとは同一平面上に存在し、また図23に示すようにダイパッド51と各インナーリード54bとは異なる平面上に存在しているため、ダイパッド51とGND端子接続リードとは異なる平面上に存在していることとなる。従って、金属細線を用いてダイパッド51とGND端子接続リードとを接続することは容易ではない。そのうえ、ダイパッド51はウィング(拡がり部)51bを備えているため、金属細線を用いてダイパッド51とGND端子接続リードとを接続するさい、金属細線とウィング51bとが接触する虞がある。そして、金属細線とウイング51bとが接触することにより、金属細線の断線、あるいは不着が発生する。金属細線が接続されていないと、GND端子接続リードとダイパッド51とは電気的に接続されていない。つまり、GND端子接続リードにGND電位を印加しても半導体素子52の被戴置面を接地することができない。よって、第1案にかかる半導体装置は接地用半導体装置として使用不可能となる。
そこで、発明者達は、製造中に断線、あるいは不着が生じることない接地用半導体装置を考えた。すなわち、第2案は、金属細線を用いて吊りリード(吊り部材)53とGND端子接続リードとを接続することにより、半導体素子の被戴置面を接地する、というものである。この場合、GND端子接続リードは、金属細線及び吊りリード53を介してダイパッド51と電気的に接続され、よって、GND端子接続リードを接地することにより半導体素子の被戴置面を接地することができる。そのため、金属細線を用いて吊りリード53とGND端子接続リードとを接続するさい、第1案と異なり、金属細線がウイング51bと接触する危険性は極めて低く、よって、第2案にかかる半導体装置は、使用時に半導体素子52の被戴置面を接地できないことはないため性能が低下する虞はなく、接地用半導体装置としての有用性は高いかと思われる。
しかし、第2案にかかる半導体装置では、吊りリード53に隣接するリードをGND端子接続リードとする必要がある。以下にその理由を示す。吊りリード53に隣接するリードをGND端子接続リードとしない場合、吊りリード53とGND端子接続リードとの間には何本かのリードが存在することとなる。そのため、GND端子接続リードと吊りリード53を接続する接地用金属細線は、吊りリード53とGND端子接続リードとの間に存在する何本かのリード、あるいはそれらの各リードと半導体素子52とをそれぞれ接続する各金属細線を跨いで設けられることとなる。よって、GND端子接続リードと吊りリード53とを接続するとき、接地用金属細線が何本かのリードまたは何本かの金属細線に接触してしまい、接地用金属細線の断線または付着が生じてしまう虞がある。従って、接地用金属細線の断線または付着を避けるためには、吊りリード53に隣接するリードをGND端子接続リードとする必要があり、その結果、GND端子接続リードの位置が決定されてしまい、半導体装置のレイアウトは制約されてしまう。よって、第2案に係る半導体装置も、接地用半導体装置としての有用性は低い。
そこで、発明者達は、半導体装置のレイアウトを制約することのない接地用半導体装置を考えた。すなわち、第3案は、GND端子接続リードを用いるのではなく、金属細線を介して吊りリード53と半導体素子52の表面とを接続する、というものである。具体的には、半導体素子表面にGNDパッドを設け、GNDパッドと吊りリード53とを接続する。しかし、この場合も第2案にかかる半導体装置と同様、半導体素子52の表面の角部にGNDパッドを配置しなければ、吊りリード53とGNDパッドとを接続する接地用金属細線は、他の金属細線を跨いで設けられることとなる。そのため、接地用金属細線が他の金属細線と接触してしまう虞があり、その結果、接地用金属細線の断線または付着が生じる危険性がある。従って、接地用金属細線の断線または付着を避けるためには半導体素子52の表面の角部にGNDパッドを配置する必要がある。その結果、今度は、半導体素子52の形状が制約されてしまう。以上より、第1、2、3案に係る半導体装置は、いずれも、接地用半導体装置としての有用性は低いことがわかった。
次に、発明者達は、特許文献2に開示されている半導体装置600の構造を、特許文献1に開示されている半導体装置500に適用することを検討した。
すなわち、第4案は、半導体装置600におけるグランド接続部68を半導体装置500に設けるという策である。このとき、第4案に係る半導体装置では、金属細線を用いてダイパッド51とグランド接続部とを接続し、金属細線を用いてグランド接続部とグランド用のインナーリードとを接続し、グランド用のインナーリードを接地することにより、半導体素子の被戴置面を接地することができる。しかし、ダイパッド51はウィング51bを備えているため、ウィング51bの先端とインナーリード54cの先端との距離は、特許文献2の半導体装置600におけるタブ61の端部とグランド用インナーリード64b’の先端との距離に比べ短い。従って、グランド接続部を設けることとなる領域は非常に狭くなり、グランド接続部は非常に細くなってしまう。そのため、半導体装置の製造工程中に、グランド接続部が崩壊してしまう危険性は否定できない。そして、グランド接続部を介してダイパッド51とグランド用のインナーリードとが電気的に接続されているため、グランド接続部が崩壊してしまうと、第4案にかかる半導体装置は接地用半導体装置として機能しなくなる。
さらに、グランド接続部が非常に細くなると、半導体装置内の空間においてグランド接続部は変位しやすくなる。半導体装置内の空間においてグランド接続部が変位してしまうと、ダイパッド51とグランド接続部とを接続している金属細線及びグランド接続部とグランド用のインナーリードとを接続している金属細線が断線してしまう。従って、第4案にかかる半導体装置も、上記の第1、2、3案にかかる半導体装置と同様、接地用半導体装置としての有用性は低いことがわかった。
以上の考察の末に、発明者達は、導電性細線を用いることなく半導体素子の被戴置面を接地するという本発明に至った。以下に本発明の実施形態について図面に基づいて説明する。なお、以下の実施形態は例であって、本発明はこれらの実施形態に限定されない。また、下記実施形態1、2、3における半導体装置の上下方向については、ダイパッドが下方であり各リードが上方であるとする。
(第1の実施形態)
以下に図1、2、3、4、5、6に基づいて、本実施形態を説明する。
本実施形態では、半導体装置100の製造方法、本発明の半導体装置100の構造及び半導体装置100における半導体素子の被戴置面2aを接地するメカニズムを図面を用いて説明する。図1、2、3、4は半導体装置100の製造方法を説明する図、図5はダイパッド1の拡大図、図6は接地リード11の斜視図、である。また、図1(b)、2(b)、3(b)及び4(b)は、それぞれ、図1(a)、2(a)、3(a)及び4(a)におけるIB断面図、IIB断面図、IIIB断面図、IVB断面図である。
半導体装置100を製造するには、まず、図1に示すように、導電性板状部材を用意し、導電性板状部材に対してエッチング加工やプレス加工を施すことにより、四辺形の半導体素子2を戴置することとなるダイパッド1と、ダイパッド1に接続しダイパッド1から外方に伸びる複数本の吊り部材3,3,…と、隣り合う吊り部材3、3の間に設けられ一方の先端(以下、「半導体素子に対向するリード先端」という。)4aが半導体素子の辺に対向して配置される複数本のリード4,4,…と、吊り部材3から伸び一部がリード4と略平行に並んで設けられる接地リード11と、を一体として形成し、リードフレーム19を作製する。なお、図1(a)に付しているハッチングは、断面を表しているのではなく、エッチング加工によりエッチングされずに残存している箇所を表している。
ダイパッド1を形成するさいには、半導体素子の被戴置面2a(図2(b)に図示)よりも大きくダイパッド1の半導体素子戴置面1aを形成する。そして、半導体素子2を戴置することとなる領域よりも外側に拡がる部分の先端をリード4へ向かう方向に屈曲加工して、拡がり部1bを形成する。これにより、防湿性に優れた半導体装置を製造することができる。また、図5に示すように、半導体素子戴置面1aと反対側のダイパッド1の面(以下、「露出面」という。)1cの外周を切削加工することにより、窪み部1dを形成する。これにより、後述する封止工程において、薄バリが形成される領域を小さく抑えることができる。
吊り部材3を形成するさいには、ディプレス(depress)加工を施し、図1(b)に示すように、平坦部3aと斜面部3bとを形成する。そして、斜面部3bを形成することにより、半導体戴置面1aは平坦部3aよりも図1(b)における下方に位置づけて形成されることとなる。そして、半導体戴置面1aを平坦部3aよりも図1(b)における下方に位置づけて形成することにより、後述する封止工程において、露出面1cを封止体6から露出させることができることとなる。
リード4を形成するさいには、図6に示すように、半導体素子に対向するリード先端4aを構成する面のうち上方の面(以下、「リード先端上面」という。)4b(図6に点を付して示す面)を半導体素子戴置面1aに対して略平行に形成し、各リード先端上面4bをそれぞれ実質的な同一平面上に形成する。
本発明のポイントである接地リード11を形成するさいには、図1、6に示すように、吊り部材3から伸びて形成する接地リード伸長部11aを半導体素子に対向するリード先端4aとダイパッド1との間に位置付けて形成する。すなわち、接地リード11は、吊り部材3と一体に形成されているため、ダイパッド1と電気的に接続されることとなる。また、各リード4と略平行に並んで設けられる接地リード並行部11bを一本のリード104aともう一本のリード104bとの間に位置づけて形成する。そして、半導体素子戴置面1aに平行な接地リード伸長部11aの上面11gと半導体素子戴置面1aに平行な接地リード並行部11bの上面11h(11g及び11hは図6に斜線を付して示す面であり、互いに逆方向の斜線を付している。)とを実質的な同一平面内に形成し、且つ、接地リード並行部11bの上面11hとリード先端上面4bとを実質的な同一平面内に形成する。
以上より、半導体戴置面1aは平坦部3aよりも下方に形成され、半導体素子戴置面1aに平行な平坦部3aの面、各リード4のリード先端上面4b、接地リード伸長部11aの上面11g及び接地リード並行部11bの上面11hは実質的な同一平面に形成されるため、半導体戴置面1aは、各リード4及び接地リード11よりも下方に形成されることとなる。
ここで、実質的な同一平面とは、数学的意味における同一平面を意味するのではなく、半導体装置としての機能が低下しない程度に同一平面にあることを意味する。従って、実質的な同一平面には、若干の歪曲を有している平面も含まれる。
次に、図2に示すように、ダイパッド1に半導体素子2を戴置する。このとき、半導体素子2を導電性接着剤7を用いて半導体素子戴置面1aに固定する。これにより、半導体素子2をダイパッド1上に固定することができるとともに、半導体素子戴置面1aと半導体素子の被戴置面2aとを電気的に接続することができる。これにより、半導体素子2は、導電性接着剤7、ダイパッド1及び吊り部材3を介して接地リード11と電気的に接続されることとなり、接地リード11の端部を接地端子などに接続することにより半導体素子の被戴置面2aを接地することができることとなる。
そして、複数本の導電性細線5を用いて、半導体素子2と各リード4とを接続し、半導体素子2と接地リード並行部11bとを接続する。なお、接地リード11が設けられている部分では、導電性細線5は、接地リード伸長部11aを跨いで、半導体素子2と各リード4とを接続する。これにより、半導体素子2と各リード4とは電気的に接続され、各リード4に所望の電圧を印加することにより、半導体素子2に所望の電圧を印加することができる。その結果、半導体装置として作動可能となる。
その後は、図3に示すように、ダイパッド1、半導体素子2、各吊り部材3、各リード4の一部、各導電性細線5及び接地リード11を、封止体を用いて封止する。具体的には、まず、図2に示す半導体素子2及び各導電性細線5を備えているリードフレーム19を、図3(b)に示す上金型15と注入穴16aを備える下金型16とにより密封する。このとき、露出面1cを下金型16の内壁面16bに当接させる。これにより、放熱性に優れる半導体装置100を製造することができる。また、半導体素子に対向するリード先端4aと反対側のリード4の先端及び接地リード11の先端は、上金型15及び下金型16から外側へ突出させておく。次に、上金型15と下金型16とをかみ合わせることにより形成された空間17に、注入穴16aから封止体を形成することとなる樹脂18を注入する。そして、樹脂18が硬化した後に、上金型15及び下金型16を取り外す。これにより、ダイパッド1、半導体素子2、各吊り部材3、リード4の一部、各導電性細線5及び接地リード11を封止することができ、その結果、封止体を形成することができる。そして、上金型15及び下金型16から外側へ突出させていた各リード4及び接地リード11を所定のリード形状に加工する。これにより、半導体装置100を製造することができる。なお、図3(a)は、上金型15を取り外した状態を記載している。
上記の工程を経て製造された半導体装置100は、図4に示すように、ダイパッド1と、導電性接着剤7を用いて半導体素子戴置面1aに戴置されている四辺形の半導体素子2と、ダイパッド1に接続しておりダイパッド1から外方に伸びる複数本の吊り部材3,3,…と、隣り合う吊り部材3,3の間に設けられ半導体素子に対向するリード先端4aが半導体素子2の各辺2bに対向して配置された複数本のリード4,4,…と、半導体素子2と各リード4とを接続する複数本の導電性細線5,5,…と、一本の吊り部材3から伸びていて、一部が各リード4と略平行に並んで設けられている接地リード11と、ダイパッド1、半導体素子2、各吊り部材3、各リード4の一部、各導電性細線5及び接地リード11を封止する封止体6と、を備えている。そして、吊り部材3が斜面部3bを備えており、吊り部材3、リード4及び接地リード11が実質的に同一平面に形成されているため、半導体素子戴置面1aは、吊り部材3、リード4及び接地リード11とは異なる平面内に位置づけられている。具体的には、図4(b)の下方向に位置づけられている。
半導体装置100におけるポイントとなる接地リード11は、図4、6に示すように、吊り部材3から伸びている接地リード伸長部11aと各リード4と略平行に並んで設けられている接地リード並行部11bとを備えている。接地リード伸長部11aは、半導体素子2の辺2bと半導体素子に対向するリード先端4aとの間に位置している。接地リード並行部11bは、図6に示すように、一本のリード104aともう一本のリード104bとの間に位置づけられている。そして、接地リード11の先端は封止体6から外部へ突き出しており、これにより、接地リード11を例えば接地端子に接続しさえすれば接地することができる。よって、接地リード11と接地端子などとの接続は容易である。なお、半導体装置100は、図4(b)における上方から見ると封止体6しか見えないため、図4(a)は半導体装置100の上方に設けられている封止体6を透視した図である。
次に、半導体装置100において、半導体素子の被戴置面2aを接地するメカニズムについて説明する。
図4(a)に示すように、接地リード11は、吊り部材3を介してダイパッド1と一体となっており、また、ダイパッド1、吊り部材3及び接地リード11は導電性部材からなっているため、接地リード11はダイパッド1と電気的に接続されていることとなる。また、図1(b)に示すように、半導体素子2は、半導体素子戴置面1aに対して導電性接着剤7を介して固定されているため、半導体素子戴置面1aと半導体素子の被戴置面2aとは電気的に接続されている。従って、接地リード11は、吊り部材3、ダイパッド1及び導電性接着剤7を介して半導体素子の被戴置面2aと電気的に接続される。従って、接地リード11と半導体素子の被戴置面2aとは電気的に接続されているため、接地リード11を接地すると半導体素子の被戴置面2aは接地される。以上より、導電性細線を用いることなく半導体装置100を接地することができるため、導電性細線を用いて接地リードとダイパッドなどとを接続する手間を省くことができるとともに、製造工程中において導電性細線が切断されることはなく半導体装置の接地機能が低下または喪失してしまうことはない。従って、半導体装置100を容易に製造することができ、かつその製造歩留まりは高くなる。
以下に、本実施形態における半導体装置100及び半導体装置100の製造方法が奏する効果を示す。
本実施形態における半導体装置100は、従来の半導体装置が備えているダイパッド、吊り部材、リード、導電性細線及び封止体に付け加え、導電性材質からなり、吊り部材3の少なくとも一本から伸びていている接地リード伸長部11aとリード4と略平行に並んで設けられている接地リード並行部11bとを備えている接地リード11を有している。これにより、接地リード11は、半導体素子の被戴置面2aと電気的に接続されているため、接地リード11を接地端子などに接続することにより、半導体素子の被戴置面2aを接地することができる。よって、半導体装置100では、容易に半導体素子の被戴置面2aを接地することができる。
また、半導体装置100では、接地リード11は、吊り部材3と一体に形成されているため、製造工程中において封止体6が形成されこととなる空間内で変位することはない。
さらに、接地するために導電性細線を用いないため、製造工程中に導電性細線が切断してしまうことはない。従って、本発明にかかる半導体装置100の製造方法では、接地機能の低下及び喪失を招来することなく半導体装置を製造することができるため、製造歩留まりが高いとともに、接地用半導体装置として高い性能を有する半導体装置を製造することができる。
また、半導体装置100では、導電性細線を用いることなく半導体素子の被戴置面2aを接地するため、本発明にかかる半導体装置100の製造方法は、接地するために導電性細線を用いて部材同士を接続するという工程を含んでいない。そのため、半導体装置100を容易に製造することができる。
更に、半導体素子の被戴置面2aを接地するさいには導電性細線を用いないため、接地リード11の位置並びに後述の変形の形態1、2、3に示すように、接地リード11の形状及び本数を自由に選択することができる。従って、各部材の位置関係において制約されることなくリードフレーム19を設計することができる。
そのうえ、半導体装置100は封止体6から露出している露出面1cを備えている。そのため、半導体装置100で生じた熱は露出面1cを介して半導体装置の外部へ放出され、その結果、半導体装置100は放熱性に優れる。一方、露出面1cを備えているため、露出面1cを介して空気中の水分や不純物が半導体装置100内に混入してしまう。しかし、ダイパッド1は拡がり部1bを備えており、拡がり部1bにより露出面1cを介して混入した空気中の水分や不純物が半導体素子2の表面に付着することは未然に防がれる。従って、半導体装置100は防湿性に優れるとともに、長時間にわたり半導体装置100を使用しても、半導体素子2の表面には水分及び不純物が付着しないため、半導体素子2の性能が低下することはなく、半導体装置としての性能は良い。
また、露出面1cの外周には窪み部1dが形成されているため、空間17に樹脂18を注入するさいに上金型15及び下金型16に加わる注入圧力を低く抑えることができ、樹脂18を封入するときに上金型15及び下金型16が崩壊することはない。また、窪み部1dが形成されていることより、空間17に入りきらなかった余剰の樹脂は窪み部1dに溜まるため、余剰の樹脂18は窪み部1dで堰き止められる。よって、露出面1cへの樹脂18の流入を防止できる。そのため、露出面1cに樹脂18が付着する虞はなく、露出面1cを他の導電性部材に半田付けすることができるなど、露出面1cを有効に利用することができる。
以上をまとめると、本実施形態における半導体装置100及び半導体装置の製造方法は、接地用半導体装置として性能が良いこと、製造歩留まりが高いこと、容易に製造できること、リードフレームにおける各部材の配置は限定されないこと並びに防湿性及び放熱性に優れることという効果を得られるという点で従来の半導体装置よりも優れる。
なお、接地リードの形状は、本実施形態の接地リード11の形状に限定されない。以下に本実施形態における変形の形態1、2、3をそれぞれ図7、8、9を用いて説明する。そして、本実施形態における半導体装置100と変形の形態1、2における半導体装置110、120とでは、接地リードの形状のみが異なる。以下において、本実施形態と重複する箇所については、詳細な説明を省略している。
(変形の形態1)
図7は変形の形態1における半導体装置110の平面図を示す。変形の形態1における接地リード111は略T字型である。それ以外の点は、本実施形態における半導体装置100と同一である。
すなわち、接地リード111を形成するさいには、隣り合う吊り部材3,3から伸びて形成する接地リード伸長部111aを半導体素子に対向するリード先端4aとダイパッド1との間に位置付けて形成し、接地リード並行部11bを接地リード伸長部111aの途中から形成し一本のリード114aともう一本のリード114bとの間に位置づけて形成する。それ以外の点に関しては、本実施形態における半導体装置100の製造方法、構造、半導体素子の被戴置面を接地するメカニズムと同一である。
そして、変形の形態1が奏する効果は、本実施形態が奏する上記の効果に付け加え、接地リード伸長部111aは隣り合う吊り部材3,3で固定されるため、接地リード111が変位することを更に防ぐことができる、というものである。
(変形の形態2)
図8は変形の形態2における半導体装置120の平面図を示す。変形の形態2における接地リード121は接地リード並行部を複数個備えている。それ以外の点は、本実施形態における半導体装置100と同一である。
すなわち、接地リード121を形成するさいには、接地リード並行部121bを複数個形成する。具体的には、接地リード並行部121b,121b’,121b”を一本のリード124aともう一本のリード124bとの間に位置づけて形成する。それ以外の点に関しては、本実施形態における半導体装置100の製造方法、構造、半導体素子の被戴置面を接地するメカニズムと同一である。
そして、変形の形態2が奏する効果は、本実施形態が奏する効果に付け加え、複数個の接地リード並行部121b,121b’,121b”を備えることにより、どの接地リード並行部の先端を接地端子などに接続しても半導体素子の被戴置面2aを接地することができる。従って、例えば、長期間に亘り、接地リード並行部121bの先端を接地端子などに接続して半導体素子の被戴置面2aを接地していた結果、接地リード並行部121bの導電性が低下してしまった場合などは、接地リード並行部121b’,121b”の先端を接地端子に接続することにより、半導体素子の被戴置面2aを接地することができ、設置用半導体装置として半導体装置100を長い間使用することができる、というものである。
(変形の形態3)
図9は変形の形態3における半導体装置130の平面図を示す。変形の形態3における接地リード131は接地リード並行部を複数個備えており、各接地リード並行部は一本のリードとその他の一本のリードとの間に位置づけて形成されている。それ以外の点は、本実施形態における半導体装置100と同一である。
すなわち、接地リード131を形成するさいには、接地リード並行部131bを複数個形成する。具体的には、第1の接地リード並行部131bを一本のリード134aともう一本のリード134bとの間に位置づけ、第2の接地リード並行部131b’を一本のリード134bとまた別の一本のリード134cとの間に位置づけ、第3の接地リード並行部131b”を一本のリード134cと更に別の一本のリード134dとの間に位置づけて形成する。それ以外の点に関しては、本実施形態における半導体装置100の製造方法、構造、半導体素子の被戴置面を接地するメカニズムと同一である。
そして、変形の形態3が奏する効果は、本実施形態が奏する効果に付け加え、複数個の接地リード並行部131b,131b’,131b”を備えていることにより、どの接地リード並行部の先端を接地端子などに接続しても半導体素子の被戴置面2aを接地することができる。さらに、各接地リード並行部は、それぞれ離れて位置づけられているため、例えば、空間的制約から接地リード並行部131bを接地端子に接続できなくても、接地リード並行部131b’や接地リード並行部131b”を接地端子に接続することができる場合には、接地リード並行部131b’の先端や接地リード並行部131b”の先端を接地端子などに接続することにより、半導体素子の被戴置面2aを接地することができる。従って、半導体装置130の利用範囲は拡がる、というものである。
(第2の実施形態)
本実施形態では、上記実施形態1における半導体装置100とは接地リードの形状が異なる半導体装置について図10、11を用いて説明する。なお、上記実施形態1と重複する箇所については、詳細な説明を省略する。また、図10、11は半導体装置200の製造方法を説明する図、図12は接地リード21の斜視図、であり、上記実施形態1における図面、図1、2、3、4、5及び6と同一の構造及び機能を有する部分については同一の符号を付している。
まず、図10に示すように、導電性板状部材を用意し、導電性板状部材に対してエッチング加工やプレス加工を施すことにより、四辺形の半導体素子2を戴置することとなるダイパッド1と、ダイパッド1に接続しダイパッド1から外方に伸びる複数本の吊り部材3,3,…と、隣り合う吊り部材3、3の間に設けられ半導体素子に対向するリード先端4aが半導体素子の辺に対向して配置される複数本のリード4,4,…と、吊り部材3から伸びていて、階段状部21c,21cを備えていることにより各吊り部材3と異なる平面上に位置づけられている下段接地リード伸長部21a’及び一本のリード204aともう一本のリード204bとの間に位置づけられている接地リード並行部21bを備えている接地リード21と、を一体として形成し、リードフレーム29を作製する。なお、図10(a)に付しているハッチングは、断面を表しているのではなく、エッチング加工によりエッチングされずに残存している箇所を表している。
上記実施形態1における接地リード11と相違する接地リード21を形成するさいには、プレス加工を施して階段状部21c,21cを形成する。具体的には、図12に示すように、半導体素子戴置面1aに平行な接地リード並行部21bの面21hを各リード4のリード先端上面4bと実質的に同一平面に形成し、接地リード伸長部の両端、すなわち、吊り部材3に接続している接地リード伸長部の端と接地リード並行部21bに接続している接地リード伸長部の端とに対してプレス加工を施す。すると、両端を階段状部21c,21cとする下段接地リード伸長部21a’が形成される。そして、半導体素子戴置面1aに平行な下段接地リード伸長部21a’の上面21g’を接地リード並行部21bの面21hと半導体素子戴置面1aとの間に形成する。(21g’及び21hは図12に斜線を付して示す面である。そして、21g’及び21hは互いに逆方向の斜線を付している。)以上より、リードフレーム29を横から観察すると、ダイパッド1が一番に下に位置付けられ、ダイパッド1の半導体素子戴置面1aよりも上方に接地リード21の下段接地リード伸長部21a’が位置付けられ、接地リード21の下段接地リード伸長部21a’の上面21g’よりも上方に接地リード21の接地リード並行部21b及び各リード4が位置づけられて形成されている。
その後の工程は、上記実施形態1における半導体装置100の製造方法と同一であり、図11に示す半導体装置200を製造することができる。そして、本実施形態における半導体装置200が奏する効果は、半導体装置100が奏する効果に付け加えて、接地リード21が下段接地リード伸長部21a’を備えているため、導電性細線5を用いて半導体素子2と接地リード21とを接続するさいに接地リード伸長部が立体的傷害となることはなく、より容易に半導体素子2と接地リード21とを接続することができる。
なお、本実施形態においても、上記実施形態1と同様、変形の形態1、2、3を適用することができる。例えば、以下に上記実施形態1の変形の形態1に対応する変形の形態ついて説明をする。
図13に示すように、変形の形態1における接地リード221は略T字型である。それ以外の点は、本実施形態における半導体装置200と同一である。
すなわち、接地リード221を形成するさいには、隣り合う吊り部材3,3から伸びて形成する下段接地リード伸長部221aを半導体素子に対向するリード先端4aとダイパッド1との間に位置付けて形成し、接地リード並行部221bを下段接地リード伸長部221aの途中から形成し一本のリード214aともう一本のリード214bとの間に位置づけて形成する。それ以外の点に関しては、本実施形態における半導体装置200の製造方法、構造、半導体素子の被戴置面を接地するメカニズムと同一である。
そして、変形の形態1が奏する効果は、本実施形態が奏する上記の効果に付け加え、下段接地リード伸長部221aを隣り合う吊り部材3,3で固定することにより、接地リード221が変位することを更に防ぐことができるというものである。
(第3の実施形態)
本実施形態では、上記実施形態1における半導体装置100とは接地リード及び吊り部材の形状が異なる半導体装置について図14、15、16を用いて説明する。そのため、上記実施形態1と重複する箇所については、詳細な説明を省略する。ここで、図14、15は半導体装置300の製造方法を説明する図、図16は接地リード31の斜視図、であり、上記実施形態1における図面、図1、2、3、4、5及び6と同一の構造及び機能を有する部分については同一の符号を付している。
まず、図14に示すように、導電性板状部材を用意し、導電性板状部材に対してエッチング加工やプレス加工を施すことにより、四辺形の半導体素子2を戴置することとなるダイパッド1と、ダイパッド1に接続しダイパッド1から外方に伸びる複数本の吊り部材33,33,…と、隣り合う吊り部材33、33の間に設けられ半導体素子に対向するリード先端4aが半導体素子の辺に対向して配置される複数本のリード4,4,…と、吊り部材33の平坦部33aから伸びる接地リード伸長部31a及び一本のリード304aともう一本のリード304bとの間に位置づけられている接地リード並行部31bを備えている接地リード31と、を一体として形成し、リードフレーム39を作製する。なお、図14(a)に付しているハッチングは、断面を表しているのではなく、エッチング加工によりエッチングされずに残存している箇所を表している。
吊り部材33を形成するさいには、ディプレス加工を施し、図14(b)に示すように平坦部33aと斜面部33bとを形成する。このとき、接地リード伸長部31aと吊り部材33との接点は平坦部33aに形成されるため、斜面部33bは、図1(b)に示す上記実施形態1の平坦部3bよりもダイパッド1に近づく方向に形成されている。すなわち、本実施形態の平坦部33aは上記実施形態1の平坦部3aよりもダイパッド1へ近づく方向に長く形成され、本実施形態の接地リード伸長部31aと吊り部材33との接点も上記実施形態1の接地リードの伸長部11aと吊り部材3との接点よりもダイパッド1に近づく方向に形成されている。
以上より、図16に示すように、半導体戴置面1aは平坦部33aよりも下方に形成され、半導体素子戴置面1aに平行な平坦部33aの面、各リード4のリード先端上面4b、接地リード伸長部31aの上面31g及び接地リード並行部31bの上面31hは、実質的に同一の平面に形成されていることとなる。
その後の工程は、上記実施形態1における半導体装置100の製造方法と同一であり、図15に示す半導体装置300を製造することができる。そして、本実施形態における半導体装置300が奏する効果は、上記実施形態1における半導体装置100が奏する効果に付け加え、以下の効果を奏することができる。すなわち、接地リード伸長部31aと吊り部材33との接点付近において、接地リード31aが湾曲状部を備える必要がないため、図6に示す接地リード伸長部先端と吊り部材3の平坦部3aとを接続するための湾曲した部材を設ける必要はない。従って、接地リード伸長部31aと吊り部材33との接点付近において、空間を有効に利用することができる。例えば、図16に示すように、半導体素子に対向するリード先端4aを揃えることができる、という効果を得ることができる。
なお、本実施形態においても、上記実施形態1と同様、変形の形態1、2、3を適用することができる。例えば、以下に上記実施形態1の変形の形態1に対応する変形の形態ついて説明をする。
図17に示すように、変形の形態1における接地リード331は略T字型である。それ以外の点は、本実施形態における半導体装置300と同一である。
すなわち、接地リード331を形成するさいには、隣り合う吊り部材33,33から伸びて形成する接地リード伸長部331aを半導体素子に対向するリード先端4aとダイパッド1との間に位置付けて形成し、接地リード並行部331bを接地リード伸長部331aの途中から形成し一本のリード314aともう一本のリード314bとの間に位置づけて形成する。それ以外の点に関しては、本実施形態における半導体装置300の製造方法、構造、半導体素子の被戴置面を接地するメカニズムと同一である。
そして、変形の形態1が奏する効果は、本実施形態が奏する上記の効果に付け加え、接地リード伸長部331aを隣り合う吊り部材33,33で固定することにより、接地リード331が変位することを更に防ぐことができるというものである。
(第4の実施形態)
本実施形態では、上記実施形態1における半導体装置100とは接地リード及び吊り部材の形状が異なる半導体装置について図18、19、20を用いて説明する。そのため、上記実施形態1と重複する箇所については、詳細な説明を省略する。ここで、図18、19は半導体装置400の製造方法を説明する図、図20は接地リード41の斜視図、であり、上記実施形態1における図面、図1、2、3、4、5及び6と同一の構造及び機能を有する部分については同一の符号を付している。
まず、図18に示すように、導電性板状部材を用意し、導電性板状部材に対してエッチング加工やプレス加工を施すことにより、四辺形の半導体素子2を戴置することとなるダイパッド1と、ダイパッド1から外方に伸び、且つ第1、2平坦部43a,43cと第1、2斜面部43b,43dとを備えている複数本の吊り部材43,43,…と、隣り合う吊り部材43、43の間に設けられ半導体素子に対向するリード先端4aが半導体素子の辺に対向して配置される複数本のリード4,4,…と、吊り部材43の第2平坦部43cから伸びる下段接地リード伸長部41a、一本のリード404aともう一本のリード404bとの間に位置づけられている接地リード並行部41b及び下段接地リード伸長部41aと接地リード並行部41bとを一体とする階段状部41cを備えている接地リード41と、を一体として形成し、リードフレーム49を作製する。なお、図18(a)に付しているハッチングは、断面を表しているのではなく、エッチング加工によりエッチングされずに残存している箇所を表している。
吊り部材43を形成するさいには、第1平坦部43aからダイパッド1へ近づく方向に第1斜面部43bを形成し、第2平坦部43cからダイパッド1へ近づく方向に第2斜面部43dを形成する。このとき、第2平坦部43cの上面は、下段接地リード伸長部41aの上面41gと実質的に同一平面上に存在させる。そして、接地リード41を形成するさいには、接地リード並行部41bと接続している接地リード伸長部の端に対してプレス加工を施し、下段接地リード伸長部41aとなる部分を第2平坦部43cと実質的に同一平面に位置づける。これにより、階段状部41cが形成され、一端を吊り部材43の階段状部43cとする下段接地リード伸長部41aが形成される。以上より、リードフレーム49を横から観察すると、ダイパッド1が一番に下に位置付けられ、ダイパッド1の半導体素子戴置面1aよりも上方に接地リード41の下段接地リード伸長部41a及び吊り部材43の第2の平坦部43cが位置付けられ、接地リード41の下段接地リード伸長部41aの上面41g及び吊り部材43の第2の平坦部43cの上面よりも上方に接地リード41の接地リード並行部41b及び吊り部材43の第1平坦部43aが位置づけられて形成されている。
その後の工程は、上記実施形態1における半導体装置100の製造方法と同一であり、図19に示す半導体装置400を製造することができる。そして、本実施形態における半導体装置400は、上記実施形態2における半導体装置200が奏する効果と上記実施形態3における半導体装置300が奏する効果とを奏する。
なお、本実施形態においても、上記実施形態1と同様、変形の形態1、2、3を適用することができる。例えば、以下に上記実施形態1の変形の形態1に対応する変形の形態ついて説明をする。
図21に示すように、変形の形態1における接地リード441は略T字型である。それ以外の点は、本実施形態における半導体装置400と同一である。
すなわち、接地リード441を形成するさいには、隣り合う吊り部材43,43から伸びて形成する下段接地リード伸長部441aを半導体素子に対向するリード先端4aとダイパッド1との間に位置付けて形成し、接地リード並行部441bを下段接地リード伸長部441aの途中から形成し一本のリード414aともう一本のリード414bとの間に位置づけて形成する。それ以外の点に関しては、本実施形態における半導体装置400の製造方法、構造、半導体素子の被戴置面を接地するメカニズムと同一である。
そして、変形の形態1が奏する効果は、本実施形態が奏する上記の効果に付け加え、下段接地リード伸長部441aを隣り合う吊り部材43,43で固定することにより、接地リード441が変位することを更に防ぐことができるというものである。
以上説明したように、本発明は、半導体装置、例えば、PDP、モーターなどの電気機器に搭載する半導体装置として有用である。
第1の実施形態における半導体装置100の第1製造工程を説明する図である。 第1の実施形態における半導体装置100の第2製造工程を説明する図である。 第1の実施形態における半導体装置100の第3製造工程を説明する図である。 第1の実施形態における半導体装置100の第4製造工程を説明する図である。 第1の実施形態における半導体装置100の第1製造工程を説明する拡大図である。 第1の実施形態における半導体装置100の第1製造工程を説明するまた別の拡大図である。 第1の実施形態における変形の形態1における半導体装置110の平面図である。 第1の実施形態における変形の形態2における半導体装置120の平面図である。 第1の実施形態における変形の形態3における半導体装置130の平面図である。 第2の実施形態における半導体装置200の第1製造工程を説明する図である。 第2の実施形態における半導体装置200の第2製造工程を説明する図である。 第2の実施形態における半導体装置200の第1製造工程を説明する図の拡大図である。 第2の実施形態における変形の形態1における半導体装置210の平面図である。 第3の実施形態における半導体装置300の第1製造工程を説明する図である。 第3の実施形態における半導体装置300の第2製造工程を説明する図である。 第3の実施形態における半導体装置300の第1製造工程を説明する図の拡大図である。 第3の実施形態における変形の形態1における半導体装置310の平面図である。 第4の実施形態における半導体装置400の第1製造工程を説明する図である。 第4の実施形態における半導体装置400の第2製造工程を説明する図である。 第4の実施形態における半導体装置400の第1製造工程を説明する図の拡大図である。 第4の実施形態における変形の形態1における半導体装置410の平面図である。 従来例における半導体装置500の平面図である。 従来例における半導体装置500の断面図である。 また別の従来例における半導体装置600の断面図である。 また別の従来例における半導体装置600の平面図である。
符号の説明
1 ダイパッド
1a 半導体素子戴置面
1b 拡がり部
1c 露出面
1d 窪み部
2 半導体素子
2b 半導体素子の辺
3、33 吊り部材
4 リード
5 導電性細線
6 封止体
7 導電性樹脂
11、21、31、41 接地リード
11b、21b、31b、41b 接地リード並行部
43b、43d 階段状部

Claims (14)

  1. ダイパッドと、
    前記ダイパッドに戴置されている四辺形の半導体素子と、
    前記ダイパッドに接続しており当該ダイパッドから外方に伸びる複数本の吊り部材と、 隣り合う前記吊り部材の間に設けられ一方の先端が前記半導体素子の辺に対向して配置された複数本のリードと、
    前記半導体素子と前記各リードとを接続する複数本の導電性細線と、
    前記ダイパッドと前記半導体素子と前記吊り部材と前記リードの一部と前記導電性細線とを封止する封止体と、
    を備え、
    前記ダイパッドと各前記吊り部材と各前記リードとは、導電性部材からなっており、
    前記リードの他方の先端は、前記封止体から外部へ突き出しており、
    前記導電性部材からなり、前記吊り部材の少なくとも一本から伸びていて、一部が前記リードと略平行に並んで設けられている接地リードを備え、
    前記リードと略平行に並んで設けられている接地リード並行部は、一本の前記リードともう一本の前記リードとの間に位置づけられており、
    前記接地リードは、前記吊り部材に接続されており、前記吊り部材と前記接地リード並行部とを接続する接地リード伸長部を有し、
    前記接地リード伸長部は、前記吊り部材と前記接地リード並行部との間に位置する前記リードの前記一方の先端と、前記ダイパッドとの間に位置しており、
    前記接地リード伸長部は、両端に位置する階段状部と、前記階段状部で挟まれた下段接地リード伸長部とを有し、
    前記ダイパッドのうち前記半導体素子が戴置される半導体素子戴置面は、前記接地リード並行部の上面よりも下に位置しており、
    前記下段接地リード伸長部の上面は、前記接地リード並行部の上面と、前記半導体素子戴置面との間に位置しており、
    前記接地リードの前記接地リード並行部と当該接地リードが接続された前記吊り部材との間には
    本の前記リードが存在しており、
    記2本のリードでは、
    前記吊り部材の隣りに位置する前記リードの前記一方の先端は、それ以外の前記リードの前記一方の先端よりも前記ダイパッドから離れた位置に存在している、半導体装置。
  2. 前記ダイパッドと前記半導体素子とは、前記半導体素子戴置面において、電気的に接続されている、請求項1に記載の半導体装置。
  3. 前記導電性細線のうち少なくとも一本は、前記接地リード伸長部を跨いで設けられている、請求項1または2に記載の半導体装置。
  4. 前記半導体素子の辺に対向する側における前記複数のリードの先端部を構成する面のうち前記半導体素子戴置面と略平行な面は、それぞれ、実質的に同一の平面上に存し、
    前記実質的に同一の平面は、前記半導体素子戴置面と異なる平面上に存している、請求項1からのいずれか一つに記載の半導体装置。
  5. 前記半導体素子戴置面と反対側の前記ダイパッドの面は、前記封止体から露出している、請求項1からのいずれか一つに記載の半導体装置。
  6. 前記ダイパッドは、前記半導体素子を戴置する領域よりも外側に拡がっている拡がり部を有しており、
    前記拡がり部の少なくとも一部は、前記半導体素子を戴置する領域から前記リードへ向かう方向に屈曲している、請求項1からのいずれか一つに記載の半導体装置。
  7. 前記半導体素子戴置面と反対側の前記ダイパッドの面は、外周に窪み部を備えている、請求項1からのいずれか一つに記載の半導体装置。
  8. 導電性板状部材を加工し、四辺形の半導体素子を戴置することとなるダイパッドと、前記ダイパッドに接続し当該ダイパッドから外方に伸びる複数本の吊り部材と、隣り合う前記吊り部材の間に設けられ一方の先端が前記半導体素子の辺に対向して配置される複数本のリードと、前記吊り部材の少なくとも一本から伸び一部が前記リードと略平行に並んで設けられる接地リードと、を一体として形成する形成工程と、
    前記ダイパッド上に前記半導体素子を戴置する工程と、
    前記半導体素子と前記リードとを導電性細線を用いて接続する工程と、
    封止体を用いて前記ダイパッドと、前記半導体素子と、前記吊り部材と、前記リードの一部と、前記接地リードと、前記導電性細線と、を封止する工程と、
    を含み、
    前記リードと略平行に並んで設けられる接地リード並行部を、一本の前記リードともう一本の前記リードとの間に位置づけて形成し、
    前記接地リードは、前記吊り部材に接続されており、前記吊り部材と前記接地リード並行部とを接続する接地リード伸長部を有し、
    前記接地リード伸長部は、前記吊り部材と前記接地リード並行部との間に位置する前記リードの前記一方の先端と、前記ダイパッドとの間に位置しており、
    前記接地リード伸長部は、両端に位置する階段状部と、前記階段状部で挟まれた下段接地リード伸長部とを有し、
    前記ダイパッドのうち前記半導体素子が戴置される半導体素子戴置面は、前記接地リード並行部の上面よりも下に位置しており、
    前記下段接地リード伸長部の上面は、前記接地リード並行部の上面と、前記半導体素子戴置面との間に位置しており、
    前記接地リードの前記接地リード並行部と当該接地リードが接続された前記吊り部材との間には
    本の前記リードを配置し、
    記2本のリードでは、
    前記吊り部材の隣りに位置する前記リードの前記一方の先端を、それ以外の前記リードの前記一方の先端よりも前記ダイパッドから離れた位置に配置する、半導体装置の製造方法。
  9. 前記ダイパッド上に前記半導体素子を戴置する工程において、前記ダイパッドと前記半導体素子とを、前記半導体素子戴置面において、電気的に接続する、請求項に記載の半導体装置の製造方法。
  10. 前記半導体素子と前記リードとを導電性細線を用いて接続する工程において、前記導電性細線のうち少なくとも一本を、前記接地リード伸長部を跨いで設ける、請求項8または9に記載の半導体装置の製造方法。
  11. 前記形成工程において、前記半導体素子の辺に対向する側における前記複数のリードの先端部を構成する面のうち前記半導体素子戴置面となる面に略平行な面をそれぞれ、実質的に同一の平面上に存在させ、前記実質的に同一の平面を前記半導体素子戴置面となる面と異なる平面上に存在させて形成する、請求項から10のいずれか一つに記載の半導体装置の製造方法。
  12. 前記封止体を用いて封止する工程において、前記半導体素子戴置面と反対側の前記ダイパッドの面を前記封止体から露出させる、請求項から11のいずれか一つに記載の半導体装置の製造方法。
  13. 前記形成工程において、前記ダイパッドを、前記半導体素子を戴置することとなる領域よりも外側に拡がる拡がり部を有して形成し、前記拡がり部の少なくとも一部を、前記半導体素子を戴置することとなる領域から前記リードへ向かう方向に屈曲して形成する、請求項から12のいずれか一つに記載の半導体装置の製造方法。
  14. 前記導電性板状部材を加工する工程において、前記半導体素子戴置面と反対側の前記ダイパッドの面の外周に対して、窪み部を設ける工程を備えている、請求項から13のいずれか一つに記載の半導体装置の製造方法。
JP2004144149A 2004-05-13 2004-05-13 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP4469654B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004144149A JP4469654B2 (ja) 2004-05-13 2004-05-13 半導体装置及び半導体装置の製造方法
CNB2004100816961A CN100345293C (zh) 2004-05-13 2004-12-28 半导体装置及半导体装置的制造方法
US11/034,935 US7508055B2 (en) 2004-05-13 2005-01-14 High heat release semiconductor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004144149A JP4469654B2 (ja) 2004-05-13 2004-05-13 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005327878A JP2005327878A (ja) 2005-11-24
JP4469654B2 true JP4469654B2 (ja) 2010-05-26

Family

ID=35308650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004144149A Expired - Fee Related JP4469654B2 (ja) 2004-05-13 2004-05-13 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7508055B2 (ja)
JP (1) JP4469654B2 (ja)
CN (1) CN100345293C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698294B2 (en) * 2006-01-24 2014-04-15 Stats Chippac Ltd. Integrated circuit package system including wide flange leadframe
JP4705881B2 (ja) * 2006-05-09 2011-06-22 パナソニック株式会社 リードフレーム及びそれを用いた半導体装置
US20080067646A1 (en) * 2006-09-18 2008-03-20 Texas Instruments Incorporated Semiconductor leadframe for uniform mold compound flow
US7977774B2 (en) * 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
JP6183226B2 (ja) * 2014-01-17 2017-08-23 三菱電機株式会社 電力用半導体装置の製造方法
WO2022013936A1 (ja) * 2020-07-14 2022-01-20 三菱電機株式会社 半導体装置の製造方法
WO2023189650A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
JP2546195B2 (ja) * 1994-10-06 1996-10-23 日本電気株式会社 樹脂封止型半導体装置
US5585670A (en) * 1995-09-05 1996-12-17 Mitsubishi Electric Semiconductor Software Co. Semiconductor device package
JP2891233B2 (ja) * 1997-04-11 1999-05-17 日本電気株式会社 半導体装置
JPH11168169A (ja) 1997-12-04 1999-06-22 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3606078B2 (ja) 1998-12-24 2005-01-05 松下電器産業株式会社 半導体装置およびその製造方法
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
US6798046B1 (en) * 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6630373B2 (en) * 2002-02-26 2003-10-07 St Assembly Test Service Ltd. Ground plane for exposed package
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process

Also Published As

Publication number Publication date
US20050253280A1 (en) 2005-11-17
US7508055B2 (en) 2009-03-24
CN100345293C (zh) 2007-10-24
CN1697174A (zh) 2005-11-16
JP2005327878A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
JP4945508B2 (ja) 半導体装置
US6650020B2 (en) Resin-sealed semiconductor device
JP4469654B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
US10515880B2 (en) Lead frame with bendable leads
JP5155644B2 (ja) 半導体装置
JP2006287073A (ja) 半導体装置およびその製造方法
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
JP3403699B2 (ja) 半導体装置および半導体装置の製造方法
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JPH0278234A (ja) 半導体装置
JP2010021519A (ja) リードフレーム用平フレーム部材、リードフレーム及びその製造方法、パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
JP4418373B2 (ja) 半導体装置
JP5398608B2 (ja) 半導体装置の内部接続構造、及び、半導体装置
CN104465589A (zh) 半导体装置及其制造方法
JP4059109B2 (ja) 樹脂封止電子回路基板
JP2003007954A (ja) 樹脂封止型半導体装置の製造方法
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JP2005243902A (ja) 半導体装置および半導体装置の製造方法
JP2008235724A (ja) 半導体装置
JP3647448B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009111104A (ja) 半導体装置、リードフレームおよびリードフレームの製造方法
JP2023028768A (ja) リードフレームおよび電子部品
JP2004221258A (ja) 半導体装置及びその製造方法
JP2002111168A (ja) リード線を有する電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100301

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees