JP5398608B2 - 半導体装置の内部接続構造、及び、半導体装置 - Google Patents
半導体装置の内部接続構造、及び、半導体装置 Download PDFInfo
- Publication number
- JP5398608B2 JP5398608B2 JP2010062672A JP2010062672A JP5398608B2 JP 5398608 B2 JP5398608 B2 JP 5398608B2 JP 2010062672 A JP2010062672 A JP 2010062672A JP 2010062672 A JP2010062672 A JP 2010062672A JP 5398608 B2 JP5398608 B2 JP 5398608B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- die pad
- connector
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
この種の半導体装置では、半導体素子において生じた熱を効率よく外部に放熱できるように、ダイパッドの裏面を覆う封止樹脂の底面側の厚みを薄く設定したり、ダイパッドの裏面を封止樹脂の底面から露出させることがある。また、この種の半導体装置では、封止樹脂の底面に対するリードの突出部分の高さ位置がダイパッドの高さ位置よりも高くなるように、リードの突出部分をダイパッドの配置面よりも上方に配置している。
このリードフレームの構造において、一のリードの基端部には、一のリードの先端部をダイパッドの配置面に対して階段状に上げる二つの屈曲部が形成されており、一つの屈曲部はダイパッドの一端に隣り合っている。
この片持ち構造のリードフレームに対して前述した封止樹脂を成形する際には、ダイパッド、複数のリードの基端部をモールド金型のキャビティに収容すると共に複数のリードの先端部をキャビティの外側に固定した状態で、キャビティ内に封止樹脂を流し込む。
具体的に説明すれば、例えばダイパッド全体を封止樹脂内に封止する半導体装置を製造する際には、ダイパッドの一部が封止樹脂の底面から意図せず露出する虞がある。また、例えばダイパッドの裏面を封止樹脂から露出させる半導体装置を製造する際には、ダイパッドの裏面の一部が封止樹脂によって覆われてしまう虞がある。
なお、特許文献1には、インナーリードを面取りすることで、封止樹脂の流動に基づくダイパッドや一のリードの撓みを抑えることが記載されているが、成形時において流動する封止樹脂の粘度が高いと、インナーリードに加わる外力が大きくなるため、ダイパッドの撓みを十分に抑えることができない。
この状態においては、リード及び支持用リードの各基端部が、金型の同一の内面からキャビティ内に突出している。また、リードの接合部が屈曲部とダイパッドとの境界よりもダイパッドの一端から離れて位置していることから、金型の内面からリードの接合部に至るリードの基端部の突出長さは、金型の内面から支持用リードの基端部を通じてダイパッドの他端に至る長さよりも短くなる。このため、リードの基端部は、支持用リードの基端部及びダイパッドを足し合わせた梁状部材と比較して、剛性が高く、金型の内面を支点とした撓み量が小さくなる。そして、リードの接合部とダイパッド上の半導体素子とが板状の接続子によって固定されているため、前述した梁状部材の撓み量がリードの撓み量に依存することとなり、その結果として、金型の内面を支点としたダイパッドの撓みを効果的に抑えることができる。
さらに、リードの接合部が屈曲部とダイパッドとの境界よりもダイパッドから離れて位置していることで、リード及び半導体素子に接合された接続子によって屈曲部の剛性が高められる。すなわち、ダイパッドにこれを撓ませる外力を加えても屈曲部の屈曲角度が変化しない。このため、屈曲部を支点としたダイパッドの撓みも効果的に抑えることができる。
これにより、ダイパッドの厚さ方向に沿う平面内において、リードの接合部、半導体素子と接続子との接合部分、及び、支持用リードの屈曲部の計三点を頂点とした三角形(トラス構造)を画成することができる。すなわち、屈曲部を支点としたダイパッドの撓みをさらに抑えることができる。
これにより、リードの接合部から半導体素子に至る接続子の長手寸法を短く抑えることができるため、前述したトラス構造の剛性をさらに高めて、ダイパッドの撓みをさらに抑えることができる。
これにより、リードの接合部と接続子の傾斜部とを面接触させた上で接合することができる。すなわち、リードの接合部に接合する接続子の一方端が傾斜部に含まれることになるため、一方端と傾斜部とが互いに傾斜するように接続子を屈曲させる必要がなくなり、その結果として、接続子の剛性を高めることができる。したがって、前述したトラス構造の剛性をより高めて、ダイパッドの撓みをさらに抑えることができる。
このため、封止樹脂の成形時における封止樹脂の流動等に基づいてリードやダイパッドに外力が加えられても、リードやダイパッドが配置面に沿う方向に移動することを抑えて、リード及び複数のダイパッドの相対位置が変化することを確実に防止できる。すなわち、リード及び複数のダイパッドの相対位置を精度よく設定することができるため、リードとダイパッドとの間やダイパッド同士の間で電気的な短絡が発生することを確実に防止して、半導体装置の電気的な信頼性向上を図ることができる。
図1,2に示すように、この実施形態に係る半導体装置の内部接続構造2は、複数の半導体素子11と、半導体素子11と共に半導体装置の電気回路を画成するリードフレーム12及び接続子13を備えて大略構成されている。
各配置部26,27は半導体素子11を一つずつ固定する領域となっている。一方の配置部26は支持用リード41に直接連結されており、他方の配置部27は接続部28及び一方の配置部26を介して支持用リード41につながっている。接続部28は、二つの配置部26,27と比較してY軸方向の寸法が短く設定されると共に、X軸方向に延びる細帯状に形成されている。
さらに、第一ダイパッド21Aにおいては、各配置部26A,27Aと接続部28Aとの接続部分が第一ダイパッド21Aの一端24A側に位置している。これにより、第一ダイパッド21Aは、その二つの配置部26A,27Aの間において第一ダイパッド21Aの他端25A側(Y軸正方向側)に開口する形状を呈している。一方、第二ダイパッド21Bにおいては、各配置部26B,27Bと接続部28Bとの接続部分が第二ダイパッド21Bの他端25B側に位置している。これにより、第二ダイパッド21Bは、その二つの配置部26B,27Bの間において一方向の一端24B側に開口する形状を呈している。すなわち、二つのダイパッド21A,21Bは、互いに逆向きに開口する形状を呈している。
また、各リード31において、これに隣り合う支持用リード41に近づく方向に延びる一方の延長部34は、二つのダイパッド21A,21Bのうち互いに隣り合う一方の配置部26及び他方の配置部27(例えば、第一ダイパッド21Aの一方の配置部26A及び第二ダイパッド21Bの他方の配置部27B)にそれぞれ固定された二つの半導体素子11までの距離が等しくなるように位置している。すなわち、リード31の一方の延長部34は、リード31から半導体素子11までの距離を短く設定する役割を果たしている。
各接続子13は、銅材等の導電性を有する板材に屈曲加工が施されることで、リード31の一方の延長部34の上面36に配される平板状の一方端61と、半導体素子11の上面11aに配される平板状の他方端62と、これら一方端61及び他方端62を連結するように一方端61及び他方端62に対して垂直に屈曲された平板状の段差部(中途部)63とを備えて構成されている。
接続子13の一方端61や他方端62は、一方の延長部34の上面36や半導体素子11の上面11aに対してそれぞれ面接触するように、一方の延長部34の上面36や半導体素子11の上面11aにはんだ付けにより接合される。この接合状態においては、接続子13の段差部63がダイパッド21の配置面22に対して垂直に立ち上がっている。
また、上記接合状態においては、リード31の一方の延長部34と接続子13との接合部分、半導体素子11と接続子13との接合部分、及び、支持用リード41の第一屈曲部44の計三点を頂点とした三角形(断面トラス構造)が画成されている。
そして、この接合状態においては、同一の接続子13によってリード31及び二つのダイパッド21A,21Bが一体に固定されることになる。また、この接合状態においては、同一の接続子13に接合される二つの半導体素子11の配列方向が、リード31と接続子13との接合部分から前記二つの半導体素子11に向かう方向と交差している。特に、ダイパッド21の配置面22に沿う平面(XY平面)内において、接続子13とリード31との接合部分、及び、接続子13と二つの半導体素子11との二つの接合部分の計三箇所の接合部分を頂点とした三角形(平面トラス構造)が画成されるため、リード31及び二つのダイパッド21A,21Bを強固に固定することができる。
この状態においては、リード31及び支持用リード41の各基端部32,42が、金型M1の同一の内面からキャビティC1内に突出している。また、リード31の一方の延長部34が支持用リード41の第一屈曲部44とダイパッド21との境界よりもダイパッド21の一端24から離れて位置していることから、金型M1の内面からリード31の一方の延長部34に至るリード31の基端部32の突出長さは、金型M1の内面から支持用リード41の基端部42を通じてダイパッド21の他端25に至る長さよりも短くなる。このため、リード31の基端部32は、支持用リード41の基端部42及びダイパッド21を足し合わせた梁状部材と比較して、剛性が高く、金型M1の内面を支点とした撓み量が小さくなる。そして、リード31の一方の延長部34とダイパッド21上の半導体素子11とが板状の接続子13によって固定されているため、前述した梁状部材の撓み量がリード31の撓み量に依存することとなり、その結果として、金型M1の内面を支点としたダイパッド21の撓みを効果的に抑えることができる。
また、本実施形態の内部接続構造2においては、平面視トラス構造によってリード31及び二つのダイパッド21が強固に固定されているため、キャビティC1内に封止樹脂を流し込む際にリード31やダイパッド21に外力が加えられても、リード31やダイパッド21が配置面22に沿う方向に移動することを抑えて、リード31及び二つのダイパッド21の相対位置が変化することを確実に防止できる。
なお、図示例の半導体装置1は、ダイパッド21全体を封止樹脂3内に封止した構成となっているが、例えばダイパッド21の裏面23が封止樹脂3の底面3bと同一平面をなすように、ダイパッド21の裏面23を封止樹脂3の底面3bから露出した構成としてもよい。このような構成の違いは、封止樹脂3の成形時において金型M1の内面に対するダイパッド21の配置を変更することで、適宜設定することが可能である。
具体的に説明すれば、図示例のようにダイパッド21全体を封止樹脂3内に封止する半導体装置1を製造する際に、ダイパッド21の一部が封止樹脂3の底面3bから意図せず露出することを防止できる。また、例えばダイパッド21の裏面23を封止樹脂3の底面3bから露出した構成の半導体装置1を製造する際には、ダイパッド21の裏面23の一部が封止樹脂3によって覆われてしまうことを防止できる。
なお、上述したダイパッド21やリード31の位置精度は、成形時における封止樹脂3の粘度が高く、ダイパッド21にかかる外力が大きくなっても、十分に確保することができる。
例えば、接続子13は、互いに平行する平板状の一方端61及び他方端62に対して垂直に屈曲された段差部63を備える代わりに、図6に示すように、一方端61及び他方端62に対して緩やかな角度(90度以下)で屈曲された傾斜部(中途部)64を備えていてもよい。この構成では、接続子13の一方端61及び他方端62を、それぞれ一方の延長部34の上面36及び半導体素子11の上面11aに接合した状態において、傾斜部64がダイパッド21の配置面22に対して傾斜することになる。
また、この構成では、上記実施形態の段差部63と同様に、傾斜部64が接続子13の一方端61に対して一方の延長部34の上面36の下方側に延びるように屈曲していることから、リード31に対する接続子13の位置決めを容易に行うこともできる。
また、半導体素子11の上面11aとリード31の一方の延長部34の上面36との傾斜角度が、接続子13の他方端62に対する傾斜部64の傾斜角度と同等に設定されることから、半導体素子11及びリード31に対する接続子13の位置決めも容易に行うことができる。
このような場合でも、接続子13とリード31との接合部分、及び、接続子13と任意に選択された二つの半導体素子11との二つの接合部分の計三箇所の接合部分を頂点とした三角形(平面トラス構造)が画成されるため、リード31及び複数のダイパッド21を強固に固定して、リード31及び複数のダイパッド21の相対位置を精度よく設定することができる。
なお、接続子13は、これとリード31及び複数の半導体素子11との接合部分の配列に合わせて平面視多角形状に形成されなくてもよく、任意の平面視形状に形成されていてよい。
2 内部接続構造
3 封止樹脂
11 半導体素子
12 リードフレーム
13 接続子
61 一方端
62 他方端
63 段差部(中途部)
64 傾斜部(中途部)
21,21A,21B ダイパッド
22,22A,22B 配置面
24,24A,24B 一端
25,25A,25B 他端
31,31A,31B リード
32 基端部
33 先端部
36 上面(接合部)
41,41A,41B 支持用リード
42 基端部
43 先端部
44 第一屈曲部(屈曲部)
45 第二屈曲部
C1 キャビティ
L1 境界
M1 金型
Claims (3)
- 半導体素子を配置する配置面を有する板状のダイパッド、当該ダイパッドのうち前記配置面に沿う一方向の一端側に間隔をあけて配されると共に前記ダイパッドの一端から前記一方向に延在するリード、及び、前記ダイパッドの一端に一体に形成されて前記ダイパッドの一端から前記一方向に延在する支持用リードを有し、当該支持用リードの延出方向の先端部が前記配置面よりも上方に位置するように、前記支持用リードの基端部のうち少なくとも前記ダイパッドの一端に隣接する位置に屈曲部を形成したリードフレームと、
前記配置面に固定された半導体素子と、
一方端を前記リードの基端部に接合すると共に他方端を前記半導体素子に接合して、前記半導体素子と前記リードとを電気接続する板状の接続子と、を備え、
前記一方端に接合する前記リードの基端部の接合部が、前記ダイパッドと前記屈曲部との境界よりも前記ダイパッドの一端から前記一方向に離れて位置すると共に、前記半導体素子と前記接続子との接合部分よりも上方に位置し、
前記接続子が、前記配置面に対して傾斜した状態で前記半導体素子との接合部分から前記リードの接合部まで延びる傾斜部を有し、
前記接合部が、平坦面からなり、前記傾斜部と同一の角度で傾斜していることを特徴とする半導体装置の内部接続構造。 - 前記ダイパッドが、前記配置面に沿う方向に互いに間隔をあけて複数配され、
別個の前記ダイパッドにそれぞれ固定された複数の半導体素子が、同一の前記接続子の他方端に接合され、
前記複数の半導体素子のうち少なくとも二つの半導体素子の配列方向が、前記リードの接合部から前記二つの半導体素子に向かう方向と交差していることを特徴とする請求項1に記載の半導体装置の内部接続構造。 - 請求項1又は請求項2に記載の内部接続構造と、前記半導体素子、前記接続子、前記ダイパッド、並びに、前記ダイパッド側に位置する前記リード及び前記支持用リード基端部を封止する封止樹脂とを備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010062672A JP5398608B2 (ja) | 2010-03-18 | 2010-03-18 | 半導体装置の内部接続構造、及び、半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010062672A JP5398608B2 (ja) | 2010-03-18 | 2010-03-18 | 半導体装置の内部接続構造、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011198929A JP2011198929A (ja) | 2011-10-06 |
JP5398608B2 true JP5398608B2 (ja) | 2014-01-29 |
Family
ID=44876788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010062672A Active JP5398608B2 (ja) | 2010-03-18 | 2010-03-18 | 半導体装置の内部接続構造、及び、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5398608B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5832885B2 (ja) * | 2011-12-20 | 2015-12-16 | 新電元工業株式会社 | 半導体装置の製造方法、接続子、半導体装置及び整列治具 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60129136U (ja) * | 1984-02-03 | 1985-08-30 | 新電元工業株式会社 | 半導体装置 |
JPS619840U (ja) * | 1984-02-24 | 1986-01-21 | 新電元工業株式会社 | 樹脂封止型半導体装置 |
JP4181346B2 (ja) * | 2002-07-02 | 2008-11-12 | 東芝コンポーネンツ株式会社 | リード端子型半導体装置の製造方法 |
JP2008016529A (ja) * | 2006-07-04 | 2008-01-24 | Renesas Technology Corp | 半導体装置 |
-
2010
- 2010-03-18 JP JP2010062672A patent/JP5398608B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011198929A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
JP6850938B1 (ja) | 半導体装置、及びリードフレーム材 | |
JP2011049244A (ja) | 樹脂封止型半導体装置 | |
JP4530863B2 (ja) | 樹脂封止型半導体装置 | |
JPWO2020129195A1 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP5935374B2 (ja) | 半導体モジュールの製造方法 | |
TWI588948B (zh) | Flat pin type semiconductor device | |
JP6753364B2 (ja) | 半導体装置 | |
JP2006108306A (ja) | リードフレームおよびそれを用いた半導体パッケージ | |
JP2002064224A (ja) | 発光ダイオード及びその製造方法 | |
JP5398608B2 (ja) | 半導体装置の内部接続構造、及び、半導体装置 | |
JP2008016469A (ja) | 半導体装置 | |
JP6080305B2 (ja) | 半導体装置の製造方法、半導体装置及びリードフレーム | |
JP4111199B2 (ja) | 半導体パッケージ、及びこれを回路基板に実装する方法 | |
JP6891621B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6625037B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010056291A (ja) | 半導体装置、端子用リードフレーム、接続子用フレーム、及び、半導体装置の製造方法 | |
JP2012114455A (ja) | 電力用半導体装置 | |
JP2015037103A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5048627B2 (ja) | リードフレーム及び半導体装置 | |
JP5037398B2 (ja) | 半導体装置 | |
JP2013183104A (ja) | 半導体装置 | |
JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
JP3036597B1 (ja) | 半導体装置用リードフレーム | |
JP2008098509A (ja) | 半導体装置、半導体装置の製造方法及びリードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5398608 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |