JP4418373B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4418373B2
JP4418373B2 JP2005004182A JP2005004182A JP4418373B2 JP 4418373 B2 JP4418373 B2 JP 4418373B2 JP 2005004182 A JP2005004182 A JP 2005004182A JP 2005004182 A JP2005004182 A JP 2005004182A JP 4418373 B2 JP4418373 B2 JP 4418373B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
resin
semiconductor element
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005004182A
Other languages
English (en)
Other versions
JP2005101670A (ja
Inventor
秀一 尾方
健一 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005004182A priority Critical patent/JP4418373B2/ja
Publication of JP2005101670A publication Critical patent/JP2005101670A/ja
Application granted granted Critical
Publication of JP4418373B2 publication Critical patent/JP4418373B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、面実装用樹脂封止型半導体装置に関する。
樹脂封止型半導体装置の一般的な製造方法を図面を用いて説明する。
まず、金属薄板をエッチング加工又はプレス加工により所望する電極形状に加工してリードフレームを作成する。図14は得られたリードフレームの一例を示した図であり、図14(A)は平面図、図14(B)は図14(A)の一点鎖線で示したA−A線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。図14において、900はフレーム、901は半導体素子が載置されるダイパッド、903は半導体素子と結線するためのボンディングリード、910はダイパッド901を両側で支持する一対のサポートリードである。図示したように、ダイパッド901はフレーム900やボンディングリード903を含む面より半導体素子を載置する側とは反対側に変位させて、階段状にディプレス(depress)成形される。
次いで、図15に示すようにダイパッド901に半導体素子950を載置し、接着剤等を用いて接着し、半導体素子950のボンディングパッドとボンディングリード903とをワイヤ905で結線(ワイヤボンディング)する。なお、図15(A)は平面図、図15(B)は図15(A)の一点鎖線で示したA−A線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。
次いで、図16(A)に示すように、半導体素子950、ダイパッド901、及びボンディングリード903を上金型981と下金型982とで密封し、図16(B)に示すように、封止樹脂990を注入方向991の方向に注入して樹脂封止したのち、金型981,982を開いて半導体装置を得る。なお、図16(A),(B)は、図14(A)及び図15(A)の一点鎖線で示したA−A線に相当する切断面で階段状に切断して矢印方向から見た組み合わせ断面図で示している。
半導体装置は高性能化、小型化、薄型化、多ピン化がますます要求されている。高性能化に対しては、例えば電流駆動型のバイポーラ半導体素子が広く使用されるようになっている。このタイプの半導体素子は発熱量が大きいためその放熱を考慮した設計を行なう必要がある。このため、図16(A)に示すように、ダイパッド901の下面が下金型982の内壁面に当接するように、ダイパッド901をフレーム900に対してディプレスさせる。このようにすれば、樹脂封止した後、ダイパッド901の下面が半導体装置の下面に露出し、この面を回路基板に密着させて実装することにより、半導体素子950の熱をダイパッド901を介して回路基板に伝導して放熱することができる。
半導体装置の小型化、薄型化、多ピン化のためには、リードフレームを作成する金属薄板の厚みを薄く、また、ダイバッド901を支持するサポートリード910の幅を狭くすることが望ましい。ところが、これは、サポートリード910の強度の低下につながる。従って、図16(B)に示すように、樹脂注入時に樹脂の流動とサポートリード910のプレス形状に基づいてダイパッド901が浮き上がり、ダイパッド901の下面にも樹脂が注入されてしまう。これではダイパッド901の下面を半導体装置の下面に露出させることができず、半導体素子950の放熱が十分に行なわれなくなる。
また、このように樹脂封止時にダイパッド901が変位すると、ダイパッド901の上に載置された半導体素子950に何らかの歪みが生じる。従って、ダイパッド901が変位したままで封止されてしまうと、半導体素子950が歪んだ状態で内部に応力が残留し、半導体素子内の配線の抵抗値が変化して、特性のバラツキを生じる。この問題は、放熱特性があまり必要とされず、ダイパッド901を半導体装置の下面に露出させないタイプの半導体装置においても、同様に発生する。
従って、本発明は、樹脂封止時のダイパッドの変位と半導体素子内の残留歪みの発生を防止して、安定した品質の半導体装置を提供することを目的とする。
本発明は上記の目的を達成するために以下の構成とする。
本発明の半導体装置は、半導体素子と、前記半導体素子を一方の面に載置したダイパッドと、前記ダイパッドを両側で支持し、前記ダイパッドと一体に形成されたサポートリードとを備えた半導体装置であって前記半導体素子、前記ダイパッド及び前記サポートリードが樹脂で封止され前記半導体素子が載置された面と反対側の面が前記半導体装置の樹脂表面近傍に配置され、前記ダイパッドの、前記半導体素子が載置された面と反対側の面の外周部に窪み部が連続して形成されており、前記窪み部は前記ダイパッドと前記サポートリードとの接続部分においても形成され、前記樹脂で前記窪み部が充填され、前記窪み部と対向する部位には、前記半導体素子が載置されておらず、前記半導体素子が載置されている面に対向する面は前記樹脂から露出していることを特徴とする。
上記の半導体装置において、前記窪み部は階段状であることが好ましい。
本発明によれば、樹脂封止時のダイパッドの変位や半導体素子の残留歪みを防止することができ、安定した品質の半導体装置を提供できる。
以下に本発明の実施の形態を図面を参照しながら説明する。
参考施形態1)
参考施形態1の半導体装置を図面を用いて説明する。
まず、金属薄板をエッチング加工又はプレス加工により所望する電極形状に加工してリードフレームを作成する。図1は得られたリードフレームの一例を示した図であり、図1(A)は平面図、図1(B)は図1(A)の一点鎖線で示したA−A線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。図1において、100はフレーム、101は半導体素子が載置されるダイパッド、103は半導体素子と結線するためのボンディングリード、110はダイパッド101を両側で支持する一対のサポートリードである。図示したように、ダイパッド101はフレーム100やボンディングリード103を含む面より半導体素子を載置する側とは反対側に変位させて、階段状にディプレス(depress)成形される。本参考施形態では、一対のサポートリード110に、ダイパッド101のディプレス方向とは反対方向(図1(B)において上方向、半導体素子の載置側)に突出部112がそれぞれ形成されている。
図2に、サポートリード110の突出部112の構成を詳細に示す。図2(A)は部分拡大平面図、図2(B)は部分拡大側面図である。図2において、図示していないがサポートリード110の右側にダイパッド101が接続される。図示したように、サポートリード110の長手方向に沿って略平行に一対の開口111を設け、一対の開口111の間の架橋部分をダイパッド101のディプレス方向と反対側に突出するように変形させて、突出部112が形成されている。
ここで、図1(B)に示すように、突出部112の上端面とダイパッド101の下面101bとの間の高さH1は、後述する上下金型81,82の上下方向の内壁面間隔とほぼ一致する。
次いで、図3に示すようにダイパッド101に半導体素子50を載置し、接着剤等を用いて接着し、半導体素子50のボンディングパッドとボンディングリード103とをワイヤ105で結線(ワイヤボンディング)する。なお、図3(A)は平面図、図3(B)は図3(A)の一点鎖線で示したA−A線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。
次いで、図4(A)に示すように、半導体素子50と、ダイパッド101と、ボンディングリード103とを上金型81と下金型82とで密封する。このとき、突出部112の上端面は上金型81の内壁面と当接し、ダイパッド101の下面101bは下金型82の内壁面と当接する。その後、図4(B)に示すように、封止樹脂90を注入方向91の方向に注入して樹脂封止したのち、金型81,82を開いて半導体装置を得る。なお、図4(A),(B)は、図1(A)及び図3(A)の一点鎖線で示したA−A線に相当する階段状切断面を矢印方向から見た組み合わせ断面図で示している。
参考施形態によれば、樹脂封止時のダイパッド101の浮き上がりをその両側のサポートリード110にそれぞれ設けた突出部112で防止することができる。従って、ダイパッド101の下面に樹脂層が形成されにくく、ダイパッド101の下面101bを半導体装置の樹脂表面近傍に、好ましくは半導体装置の下面に露出させて配置することができる。また、ダイパッド101を下金型82の壁面に押しつけた状態のままで樹脂注入されるので、樹脂封止によってダイパッド101上に載置された半導体素子50に歪みを生じさせない。よって、品質の安定した半導体装置が得られる。
なお、本参考施形態において突出部は、ダイパッド101のディプレス方向と反対側(半導体素子50の載置側)に突出し、ダイパッド101の下面101bが接する金型壁面と対向する金型壁面に当接することが出来れば、上記の形態に限定されない。
図5に突出部の別の参考実施形態を示す。図5(A)は突出部の形成方法を説明するための部分拡大平面図、図5(B)は突出部形成後の状態を示した部分拡大側面図である。図5において、図示していないがサポートリード110の右側にダイパッド101が接続される。まず、図5(A)に示すように、サポートリード110の両側を外側に突出するように楔状に形成し、該楔状の傾斜に沿った辺を有する略直角三角形状の開口113を幅方向に2つ形成する。そして、外側に突出した架橋部分114をダイパッド101のディプレス方向と反対側に折り曲げて、突出部114を形成する(図5(B))。なお、サポートリード110の両外側への突出形状は、図5(A)に示すように楔状である必要はなく、三角形状、円弧形状等であってもよく、開口113の形状もその突出形状に応じて適切な開口形状を選択することができる。あるいは、開口113を形成せずに折り曲げてもよい。
参考施形態2)
参考施形態2の半導体装置を図面を用いて説明する。
図6(A)は、本参考施形態の半導体装置に使用するリードフレーム形状を示した平面図である。図6(A)において、101は半導体素子が載置されるダイパッド、110はダイパッド101を両側で支持する一対のサポートリードである。なお、図面を簡略化するために、フレーム、ボンディングリードは省略している。
また、図6(B)は、図6(A)に示したダイパッド101に半導体素子50を載置し、上下金型81,82で密封した状態を、図6(A)のA−A線に相当する切断面で切断して矢印方向から見た断面図である。図中、91は封止樹脂の注入方向を示す。
参考施形態の半導体装置は、半導体素子の発熱量が比較的少なく、放熱特性があまり必要とされないタイプの半導体装置の例であり、このためにダイパッド101が半導体装置の一方の面に露出していない。このタイプにおいても、従来は、封止樹脂の注入によってダイパッド101が変位し、載置された半導体素子50に歪みが生じるという問題があった。
ところが、本参考施形態では、以下の構成によりこれを防止している。
即ち、本参考施形態では、一対のサポートリード110に参考施形態1の図2で説明したのと同様の突出部(第1の突出部)112を半導体素子50の載置側にそれぞれ形成している。更に、ダイパッド101の略中央部に、突出部112とは反対方向に突出した第2の突出部122を形成している。第1、第2の突出部112,122の形成方法は、図2に示した突出部112の形成方法と基本的に同一である。即ち、サポートリード110の長手方向に沿って略平行に一対の開口111を設け、また、ダイパッド101の略中央部分にも略平行に一対の開口121を設ける。次いで、サポートリード110に設けた一対の開口111の間の架橋部分を半導体素子の載置側に突出するように変形させて第1の突出部112とし、ダイパッド101に設けた一対の開口121の間の架橋部分を半導体素子載置側と反対側に突出するように変形させて第2の突出部122とする。第1の突出部112の上端面と第2の突出部122の下端面と間の厚み方向(図6において上下方向)の距離は上下金型81,82の上下方向の内壁面間隔とほぼ一致する。また、第1の突出部112の頂部は半導体素子50の上面より高い。
参考施形態によれば、金型81,82に密封時に、ダイパッド101に設けた第2の突出部122が下金型82の内壁面に当接し、その両側のサポートリード110にそれぞれ設けた第1の突出部112が上金型81の内壁面に当接することによって、ダイパッド101の上下方向の変位が規制される。従って、樹脂注入によってダイパッド101が変位せず、ダイパッド101上に載置された半導体素子50に歪みを生じさせない。よって、品質の安定した半導体装置が得られる。
なお、本参考施形態において、第1、第2の突出部112,122は、相互に反対方向に突出し、対向する金型壁面にそれぞれの突出部の頂部が当接するすることが出来れば、上記の形態に限定されない。例えば、突出部として図5に示した突出部を用いてもよい。また、ダイパッド101に設ける第2の突出部の位置及び個数は図6に示したものに限定されず、例えば、図6(A)に示すようにダイパッド101の略中央部に形成するとともに、又はこれに代えて、ダイパッド101の4隅に各1つ形成することもできる。
参考施形態3)
参考施形態3の半導体装置を図面を用いて説明する。
図7(A)は本参考施形態の半導体装置に使用するリードフレーム形状を示した平面図である。図7(A)において、101は半導体素子が載置されるダイパッド、110はダイパッド101を両側で支持する一対のサポートリードである。2点鎖線50はダイパッド101に載置される半導体素子である。なお、図面を簡略化するために、フレーム、ボンディングリードは省略している。
図7(B)は図7(A)のダイパッド101及びサポートリード110の側面図である。また、図7(C)は図7(B)のB−B線における断面を矢印方向から見た断面図である。
参考施形態の半導体装置は、サポートリード110を、図7(C)に示すように、その長手方向を中心軸方向とする円筒面形状に湾曲して形成してある。このため、サポートリード110の曲げ強度が向上し、ダイバッド101の素子載置面の法線方向の剛性が向上している。よって、樹脂封止時のダイパッド101の浮き上がりや変形を防止することができる。また、樹脂注入によってダイパッド101上に載置された半導体素子50に歪みを生じさせない。
なお、サポートリード110の断面形状は、ダイパッド101の素子載置面の法線方向の剛性を向上させることができれば図7(C)に示す形状に限定されない。例えば、図7(D)に示すように、長手方向に平行に所定角度で折り曲げて略V字状断面とすることもできる。
なお、本参考施形態において、ダイパッド101の下面は半導体素子の下面に露出していてもしていなくてもよい。また、ダイパッド101の素子載置面は図7(B)のようにサポートリード110やボンディングリード103の面に対してディプレス(depress)成形していなくてもよい。
(実施の形態
本発明の実施の形態の半導体装置を図面を用いて説明する。
図8(A)は、本実施の形態の半導体装置に使用するリードフレーム形状を示した平面図である。図8(A)において、101は半導体素子が載置されるダイパッド、110はダイパッド101を両側で支持する一対のサポートリードである。ダイパッド101の素子載置面はサポートリード110に対してディプレス成形されている。なお、図面を簡略化するために、フレーム、ボンディングリードは省略している。また、図8(B)は図8(A)のA−A線に沿って切断した断面を矢印方向から見た断面図である。
本実施の形態の半導体装置では、ダイパッド101の半導体素子が載置される面とは反対側の面101bの外周部に、面101bより階段状に引っ込んだ窪み部131が連続して形成されている。
図8(C)は、ダイパッド101に半導体素子50を載置して金型で密封した状態を図8(A)のA−A線に相当する切断線で切断したときの窪み部131部分の拡大断面図である。図示したように、ダイパッド101の下面101bが下金型82の壁面に当接するように金型内に密封される。なお、91は封止樹脂の注入方向を示す。
本実施の形態では、ダイパッド101の下面の外周部に下面101bより引っ込んだ窪み部131が形成されているので、封止樹脂を注入し始めると、サポートリード110の下面側の樹脂は比較的早い段階に窪み部131と下金型82とによって形成される空間131aに入り込む。空間131a内に高圧に充填された樹脂はもはや行き場を失うから固化し始める。この結果、ダイパッド101と下金型82とが固着される。このように、金型内に樹脂が完全に充填される以前の比較的早い段階でダイパッド101が下金型82に固定されるので、その後の樹脂の注入によってダイパッド101が変位したり、変形したりすることがない。従って、樹脂封止時の樹脂のダイパッド101の浮き上がりを防止でき、ダイパッド101の下面101bに樹脂層が形成されにくく、ダイパッド101の下面101bを半導体装置の樹脂表面近傍に、好ましくは半導体装置の下面に露出させて配置することができる。また、樹脂注入によってダイパッド101上に載置された半導体素子50に歪みを生じないので、品質の安定した半導体装置が得られる。
上記において、窪み部131は、例えばコイニングによって形成することができる。この方法で形成される窪み部131の面101bからの引っ込み量(窪み部131に対する面101bの突出量)H2は通常3〜10μm程度である。
図9(A)は、本実施の形態の半導体装置に使用するリードフレーム形状の別の例を示した平面図である。図9(A)において、101は半導体素子が載置されるダイパッド、110はダイパッド101を両側で支持する一対のサポートリードである。なお、図面を簡略化するために、フレーム、ボンディングリードは省略している。また、図9(B)は図9(A)のA−A線に沿って切断した断面を矢印方向から見た断面図である。
図9が図8と異なるのは、窪み部131の形成方法である。図9では、剪断応力を作用させて、即ち、半切断状態とすることにより、窪み部131を形成している。このため、ダイパッド101の素子載置面101a側の外周部に、素子載置面101aより突出した階段状の突出部132が形成される。この方法で形成される窪み部131の面101bからの引っ込み量(窪み部131に対する面101bの突出量)H2は図8の場合より大きくすることができ、通常30〜60μm程度である。
図9の場合も、図8で説明したのと同様の効果が得られる。
参考施形
参考施形の半導体装置を図面を用いて説明する。
図10(A)は、本参考施形態の半導体装置に使用するリードフレーム形状を示した平面図である。図10(A)において、101は半導体素子が載置されるダイパッド、110はダイパッド101を両側で支持する一対のサポートリードである。ダイパッド101の素子載置面はサポートリード110に対してディプレス成形されている。なお、図面を簡略化するために、フレーム、ボンディングリードは省略している。また、図10(B)は図10(A)のA−A線に沿って切断した断面を矢印方向から見た断面図である。
参考施形態の半導体装置では、ダイパッド101の半導体素子が載置される面とは反対側の面101bの内周部に、面101bより引っ込んだ窪み部133が形成されている。換言すれば、下面の外周部101bを階段状に突出して形成してある。
図10(C)は、ダイパッド101に半導体素子50を載置して金型で密封した状態を図10(A)のA−A線に相当する切断線で切断したときの面101b及び窪み部133部分の拡大断面図である。図示したように、ダイパッド101の突出した面101bが下金型82の壁面に当接するように金型内に密封される。なお、91は封止樹脂の注入方向を示す。
参考施形態では、封止樹脂を注入し始めると、サポートリード110の下面側の樹脂は比較的早い段階にダイパッド101をわずかに上方に変位させて、ダイパッド101の下面101bと下金型82との間にできたわずかなすき間に入り込む。そして、樹脂は高圧の封止圧力を受けて進行する。その後、封止樹脂が窪み部133と下金型82との間に形成される空間133aに到達すると、封止樹脂が受ける圧力をは急激に低下する。この樹脂圧力の急激な低下がダイパッド101を下金型82に密着させるように作用する。この結果、樹脂封止時のダイパッド101の浮き上がりや変形が防止できる。よって、樹脂注入によってダイパッド101上に載置された半導体素子50に歪みを生じないので、品質の安定した半導体装置が得られる。
図10に示した窪み部133は、コイニングによって形成している。この方法で形成される窪み部133の面101bからの引っ込み量(窪み部133に対する面101bの突出量)H2は通常3〜10μm程度である。
なお、窪み部133の形成方法はコイニングに限定されない。例えば、図9に示した窪み部131と同様に剪断応力を作用させて形成してもよい。
(実施の形態
本発明の実施の形態の半導体装置の製造方法を図面を用いて説明する。
図11(A)は、本実施の形態の半導体装置に使用するリードフレームを樹脂封止金型に装着した状態を概念的に示した平面図である。図11(A)において、101は半導体素子が載置されるダイパッド、110はダイパッド101を両側で支持する一対のサポートリードである。ダイパッド101の素子載置面はサポートリード110に対してディプレス成形されている。なお、図面を簡略化するために、ダイパッド101と下金型82との関係のみを示しており、半導体素子、フレーム、ボンディングリードは省略している。また、図11(B)は図11(A)のA−A線に沿って切断した断面を矢印方向から見た断面図である。なお、91は封止樹脂の注入方向を示す。
本実施の形態のダイパッド101の下面の外周部には、図8に示したように、下面101bより階段状に引っ込んだ窪み部131が連続して形成されている。また、下金型82には、窪み部131に対応する位置に、突出部83が平面形状が略矩形状に形成されている。窪み部131の幅は突出部83の幅より広く、突出部83は窪み部131の幅方向の略中央部に形成されているので、突出部83より外側には、窪み部131と下金型82とによって形成される空間131aが形成され、突出部83より内側には、窪み部131と下金型82とによって形成される空間131bが形成される。下金型82の基準面からの突出部83の突出高さは、窪み部131のダイパッド101の下面101bからの引っ込み量と略同一である。
本実施の形態では、ダイパッド101の下面の外周部に窪み部131が形成されているので、封止樹脂を注入し始めると、サポートリード110の下面側の樹脂は比較的早い段階に窪み部131と下金型82とによって形成される空間131aに入り込む。空間131a内に高圧に充填された樹脂の一部は行き場を失い固化し始める。また、残りの樹脂はダイパッド101をわずかに上方に変位させて、窪み部131の下面と突出部83の上面との間にできたわずかなすき間に入り込む。そして、樹脂は高圧の封止圧力を受けて進行する。その後、封止樹脂が空間131bに到達すると、封止樹脂が受ける圧力は急激に低下する。この樹脂圧力の急激な低下がダイパッド101を下金型82に密着させるように作用する。このように、本実施の形態では、空間131aは実施の形態の空間131aと同様に作用し、空間131bは参考施形の空間133aと同様に作用する。これら空間131a,131bの相乗効果により、ダイパッド101の変位や変形を防止できる。従って、ダイパッド101の下面101bに樹脂層が形成されにくく、ダイパッド101の下面101bを半導体装置の樹脂表面近傍に、好ましくは半導体装置の下面に露出させて配置することができる。また、樹脂注入によってダイパッド101上に載置された半導体素子50に歪みを生じないので、品質の安定した半導体装置が得られる。
図12(A)は、本実施の形態の別の構成例における半導体装置に使用するリードフレームを樹脂封止金型に装着した状態を概念的に示した平面図である。図12(A)において、101は半導体素子が載置されるダイパッド、110はダイパッド101を両側で支持する一対のサポートリードである。なお、図面を簡略化するために、ダイパッド101と下金型82との関係のみを示しており、半導体素子、フレーム、ボンディングリードは省略している。また、図12(B)は図12(A)のA−A線に沿って切断した断面を矢
印方向から見た断面図である。なお、91は封止樹脂の注入方向を示す。
図12は図11と以下の点で相違する。
図12では、下金型82の突出部83の内側に、突出部83と隣接して溝84が平面形状が略矩形状に形成されている。このため、突出部83より内側の、窪み部131と溝84とによって形成される空間131cは、図11の空間131bより大きい。このため、封止樹脂が空間131cに到達したときの圧力低下量は図11の場合より多くなり、また、そのような現象の継続時間も長くなる。よって、図11の場合に比べてダイパッド101の変位や変形をより確実に防止できる。
図12において、窪み部131のダイパッド101の下面101bからの引っ込み量と、下金型82の面101bとの対向面からの突出部83の突出高さとは同一である必要はなく、前者をわずかに小さくしておいてもよい。即ち、図12(B)に示すように、突出部83と窪み部131とを当接させたときに、ダイパッド101の下面101bと下金型82との間に厚みH3の空間が形成されていてもよい。上記のように、図12の場合には、図11の場合に比べてダイパッド101の下金型82への吸着効果がより強く発現するから、両面間隔H3は樹脂封止時にはほとんど零となる。よって、図12の場合には、窪み部131のダイパッド101の下面101bからの引っ込み量と、下金型82の面101bとの対向面からの突出部83の突出高さとは必ずしも一致させておかなくても、ダイパッド101の下面101bを半導体装置の樹脂層表面近傍に、好ましくは半導体装置の下面に露出させて配置することができる。このため、突出部83や窪み部131の加工精度を緩和することができる。
参考施形
参考施形の半導体装置の製造方法を図面を用いて説明する。
図13は、本参考施形態においてリードフレームを樹脂封止金型内に密封した状態を示した断面図である。図13において、50は半導体素子、81,82はそれぞれ上金型、下金型、101はダイパッド、110はサポートリードである。ダイパッド101の素子載置面はサポートリード110に対してディプレス成形されている。
参考施形態では、ダイパッド101の下面が当接する下金型82の当接領域内に吸引孔85を設け、ダイパッド101を真空吸引して下金型82に密着固定させている。このような状態で封止樹脂を注入すれば、ダイパッド101の浮き上がりや変形を防止することができる。従って、ダイパッド101の下面を半導体装置の樹脂表面近傍に、好ましくは半導体装置の下面に露出させて配置することができる。また、樹脂注入によってダイパッド101上に載置された半導体素子50に歪みを生じないので、品質の安定した半導体装置が得られる。
なお、吸引孔85の、ダイパッド101と接する部分には、密着性と耐熱性等が良好な、例えばシリコン系ゴムを使用することが好ましい。
また、吸引孔85の配置や個数などはダイパッド101の大きさや必要な吸着力等を考慮して決定することができる。
本発明の半導体装置及び半導体装置の製造方法は、上記の実施の形態1,2をそれぞれ単独で実施してもよく、またこれらを適宜組み合わせて(更に参考施形1〜5を適宜組み合わせて)実施してもよい。
参考施形態1の半導体装置の一製造工程を示した図であり、図1(A)は平面図、図1(B)は図1(A)の一点鎖線で示したA−A線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 サポートリードに形成された突出部の構成を示した図であり、図2(A)は部分拡大平面図、図2(B)は部分拡大側面図である。 参考施形態1の半導体装置の一製造工程を示した図であり、図3(A)は平面図、図3(B)は図3(A)の一点鎖線で示したA−A線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 参考施形態1の半導体装置の製造工程を示した組み合わせ断面図である。 サポートリードの別の構成の突出部を示した図であり、図5(A)は突出部の形成方法を説明するための部分拡大平面図、図5(B)は突出部形成後の状態を示した部分拡大側面図である。 参考施形態2の半導体装置の製造工程を説明するための図であり、図6(A)はリードフレーム形状を示した平面図、図6(B)は上下金型で密封した状態を示した断面図である。 参考施形態3の半導体装置に使用されるリードフレーム形状を示した図であり、図7(A)は平面図、図7(B)は側面図、図7(C)は図7(B)のB−B線における断面図、図7(D)は別の構成例を示した断面図である。 図8(A)は、本発明の実施の形態の半導体装置に使用されるリードフレーム形状を示した平面図、図8(B)は図8(A)のA−A線における断面図、図8(C)は金型で密封した状態の部分拡大断面図である。 図9(A)は、本発明の実施の形態の半導体装置に使用される別のリードフレーム形状を示した平面図、図9(B)は図9(A)のA−A線における断面図である。 図10(A)は、参考施形の半導体装置に使用されるリードフレーム形状を示した平面図、図10(B)は図10(A)のA−A線における断面図、図10(C)は金型で密封した状態の部分拡大断面図である。 図11(A)は、本発明の実施の形態の半導体装置に使用されるリードフレームを樹脂封止金型に装着した状態を示した概念平面図、図11(B)は図11(A)のA−A線における断面図である。 図12(A)は、本発明の実施の形態の半導体装置に使用される別のリードフレームを樹脂封止金型に装着した状態を示した概念平面図、図12(B)は図12(A)のA−A線における断面図である。 参考施形のリードフレームを樹脂封止金型内に密封した状態を示した断面図である。 従来の半導体装置の一製造工程を示した図であり、図14(A)は平面図、図14(B)は図14(A)の一点鎖線で示したA−A線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 従来の半導体装置の一製造工程を示した図であり、図15(A)は平面図、図15(B)は図15(A)の一点鎖線で示したA−A線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 従来の半導体装置の製造工程を示した組み合わせ断面図である。
50 半導体素子
81 上金型
82 下金型
84 溝
85 吸引孔
90 封止樹脂
91 樹脂注入方向
100 フレーム
101 ダイパッド
101a ダイパッド上面(素子載置面)
101b ダイパッド下面
103 ボンディングリード
105 ワイヤ
110 サポートリード
111 開口
112 突出部
113 開口
114 突出部
121 開口
122 第2の突出部
131 窪み部
131a、131b、131c 空間
132 突出部
133 窪み部
133a 空間
900 フレーム
901 ダイパッド
903 ボンディングリード
905 ワイヤ
910 サポートリード
950 半導体素子
981 上金型
982 下金型
990 封止樹脂
991 注入方向

Claims (2)

  1. 半導体素子と、
    前記半導体素子を一方の面に載置したダイパッドと、
    前記ダイパッドを両側で支持し、前記ダイパッドと一体に形成されたサポートリードとを備えた半導体装置であって
    前記半導体素子、前記ダイパッド及び前記サポートリードが樹脂で封止され
    前記半導体素子が載置された面と反対側の面が前記半導体装置の樹脂表面近傍に配置され
    前記ダイパッドの、前記半導体素子が載置された面と反対側の面の外周部に窪み部が連続して形成されており、
    前記窪み部は前記ダイパッドと前記サポートリードとの接続部分においても形成され、前記樹脂で前記窪み部が充填され、
    前記窪み部と対向する部位には、前記半導体素子が載置されておらず、
    前記半導体素子が載置されている面に対向する面は前記樹脂から露出していることを特徴とする半導体装置。
  2. 前記窪み部は階段状であることを特徴とする請求項に記載の半導体装置。
JP2005004182A 2005-01-11 2005-01-11 半導体装置 Expired - Fee Related JP4418373B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005004182A JP4418373B2 (ja) 2005-01-11 2005-01-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005004182A JP4418373B2 (ja) 2005-01-11 2005-01-11 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004168845A Division JP3647448B2 (ja) 2004-06-07 2004-06-07 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005101670A JP2005101670A (ja) 2005-04-14
JP4418373B2 true JP4418373B2 (ja) 2010-02-17

Family

ID=34464653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005004182A Expired - Fee Related JP4418373B2 (ja) 2005-01-11 2005-01-11 半導体装置

Country Status (1)

Country Link
JP (1) JP4418373B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5072911B2 (ja) * 2009-07-02 2012-11-14 三菱電機株式会社 半導体装置
US8937374B2 (en) 2011-12-22 2015-01-20 Panasonic Corporation Semiconductor package, method and mold for producing same, input and output terminals of semiconductor package

Also Published As

Publication number Publication date
JP2005101670A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JP5004601B2 (ja) パッケージ部品の製造方法および半導体装置の製造方法
US7102210B2 (en) Lead frame, manufacturing method of the same, and semiconductor device using the same
JP2009500841A (ja) 半導体デバイス
JP2007242773A (ja) 半導体装置及び半導体装置の製造方法
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
JP3602997B2 (ja) 半導体装置及び半導体装置の製造方法
JP2004273882A (ja) モールド金型及びそれを用いた半導体装置の製造方法
JP3339173B2 (ja) リードフレーム及びその製造方法及びそれを用いた半導体装置
JP4418373B2 (ja) 半導体装置
JP5098239B2 (ja) モールドパッケージおよびその製造方法
JP4537774B2 (ja) リードフレームの製造方法
JP3647448B2 (ja) 半導体装置及び半導体装置の製造方法
US6737735B2 (en) Semiconductor device wiring lead frame having resin flow control plates
WO2014196172A1 (ja) モールドパッケージおよびその製造方法
KR100657159B1 (ko) 반도체 패키지 제조용 몰드 구조
JP4296685B2 (ja) 半導体パッケージとその製造方法
JPH09139455A (ja) リードフレームおよびそれを用いた半導体装置
JP3366355B2 (ja) 半導体装置の製造方法
JP2011238963A (ja) パッケージ部品の製造方法
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
JP3805933B2 (ja) リードフレームのアイランド構造
JP5920007B2 (ja) モールドパッケージおよびその製造方法
JP2000260929A (ja) 表面実装用薄型パッケージ
JPH0766350A (ja) 半導体装置用リードフレーム
JPH05226548A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091127

R150 Certificate of patent or registration of utility model

Ref document number: 4418373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees