JP3602997B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP3602997B2
JP3602997B2 JP35644699A JP35644699A JP3602997B2 JP 3602997 B2 JP3602997 B2 JP 3602997B2 JP 35644699 A JP35644699 A JP 35644699A JP 35644699 A JP35644699 A JP 35644699A JP 3602997 B2 JP3602997 B2 JP 3602997B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
resin
semiconductor element
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35644699A
Other languages
English (en)
Other versions
JP2001177035A (ja
Inventor
秀一 尾方
健一 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP35644699A priority Critical patent/JP3602997B2/ja
Priority to TW089125846A priority patent/TW466730B/zh
Priority to US09/736,971 priority patent/US6633077B2/en
Priority to US09/736,971 priority patent/US20010015482A1/en
Publication of JP2001177035A publication Critical patent/JP2001177035A/ja
Application granted granted Critical
Publication of JP3602997B2 publication Critical patent/JP3602997B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、面実装用樹脂封止型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
樹脂封止型半導体装置の一般的な製造方法を図面を用いて説明する。
【０００３】
まず、金属薄板をエッチング加工又はプレス加工により所望する電極形状に加工してリードフレームを作成する。図１４は得られたリードフレームの一例を示した図であり、図１４（Ａ）は平面図、図１４（Ｂ）は図１４（Ａ）の一点鎖線で示したＡ−Ａ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。図１４において、９００はフレーム、９０１は半導体素子が載置されるダイパッド、９０３は半導体素子と結線するためのボンディングリード、９１０はダイパッド９０１を両側で支持する一対のサポートリードである。図示したように、ダイパッド９０１はフレーム９００やボンディングリード９０３を含む面より半導体素子を載置する側とは反対側に変位させて、階段状にディプレス（ｄｅｐｒｅｓｓ）成形される。
【０００４】
次いで、図１５に示すようにダイパッド９０１に半導体素子９５０を載置し、接着剤等を用いて接着し、半導体素子９５０のボンディングパッドとボンディングリード９０３とをワイヤ９０５で結線（ワイヤボンディング）する。なお、図１５（Ａ）は平面図、図１５（Ｂ）は図１５（Ａ）の一点鎖線で示したＡ−Ａ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。
【０００５】
次いで、図１６（Ａ）に示すように、半導体素子９５０、ダイパッド９０１、及びボンディングリード９０３を上金型９８１と下金型９８２とで密封し、図１６（Ｂ）に示すように、封止樹脂９９０を注入方向９９１の方向に注入して樹脂封止したのち、金型９８１，９８２を開いて半導体装置を得る。なお、図１６（Ａ），（Ｂ）は、図１４（Ａ）及び図１５（Ａ）の一点鎖線で示したＡ−Ａ線に相当する切断面で階段状に切断して矢印方向から見た組み合わせ断面図で示している。
【０００６】
半導体装置は高性能化、小型化、薄型化、多ピン化がますます要求されている。高性能化に対しては、例えば電流駆動型のバイポーラ半導体素子が広く使用されるようになっている。このタイプの半導体素子は発熱量が大きいためその放熱を考慮した設計を行なう必要がある。このため、図１６（Ａ）に示すように、ダイパッド９０１の下面が下金型９８２の内壁面に当接するように、ダイパッド９０１をフレーム９００に対してディプレスさせる。このようにすれば、樹脂封止した後、ダイパッド９０１の下面が半導体装置の下面に露出し、この面を回路基板に密着させて実装することにより、半導体素子９５０の熱をダイパッド９０１を介して回路基板に伝導して放熱することができる。
【０００７】
【発明が解決しようとする課題】
半導体装置の小型化、薄型化、多ピン化のためには、リードフレームを作成する金属薄板の厚みを薄く、また、ダイバッド９０１を支持するサポートリード９１０の幅を狭くすることが望ましい。ところが、これは、サポートリード９１０の強度の低下につながる。従って、図１６（Ｂ）に示すように、樹脂注入時に樹脂の流動とサポートリード９１０のプレス形状に基づいてダイパッド９０１が浮き上がり、ダイパッド９０１の下面にも樹脂が注入されてしまう。これではダイパッド９０１の下面を半導体装置の下面に露出させることができず、半導体素子９５０の放熱が十分に行なわれなくなる。
【０００８】
また、このように樹脂封止時にダイパッド９０１が変位すると、ダイパッド９０１の上に載置された半導体素子９５０に何らかの歪みが生じる。従って、ダイパッド９０１が変位したままで封止されてしまうと、半導体素子９５０が歪んだ状態で内部に応力が残留し、半導体素子内の配線の抵抗値が変化して、特性のバラツキを生じる。この問題は、放熱特性があまり必要とされず、ダイパッド９０１を半導体装置の下面に露出させないタイプの半導体装置においても、同様に発生する。
【０００９】
従って、本発明は、樹脂封止時のダイパッドの変位と半導体素子内の残留歪みの発生を防止して、安定した品質の半導体装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は上記の目的を達成するために以下の構成とする。
【００２０】
本発明の半導体装置の製造方法は、金属平板を用いてダイパッドとサポートリードとを一体に形成する工程と、前記ダイパッドの外周部に窪み部を形成する工程と、前記ダイパッドの、前記窪み部の形成面とは反対側の面に半導体素子を載置する工程と、前記ダイパッド、前記サポートリード、及び前記半導体素子を金型内に収納し、前記ダイパッドの前記窪み部を形成した側の面を前記金型の内壁面に当接させながら、樹脂を前記窪み部と前記金型の内壁面とによって形成された空間に入り込ませた後、前記樹脂を前記金型内に充填させる工程とを有することを特徴とする。かかる構成によれば、樹脂封止時のダイパッドの変位を防止できるので、半導体素子に歪みが残留しない。また、ダイパッドの下面を半導体装置の下面に露出させることができ、放熱特性の良好な半導体装置が得られる。
【００２８】
【発明の実施の形態】
以下に本発明の実施の形態を図面を参照しながら説明する。
【００２９】
（実施の形態１）
本発明の実施の形態１の半導体装置を図面を用いて説明する。
【００３０】
まず、金属薄板をエッチング加工又はプレス加工により所望する電極形状に加工してリードフレームを作成する。図１は得られたリードフレームの一例を示した図であり、図１（Ａ）は平面図、図１（Ｂ）は図１（Ａ）の一点鎖線で示したＡ−Ａ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。図１において、１００はフレーム、１０１は半導体素子が載置されるダイパッド、１０３は半導体素子と結線するためのボンディングリード、１１０はダイパッド１０１を両側で支持する一対のサポートリードである。図示したように、ダイパッド１０１はフレーム１００やボンディングリード１０３を含む面より半導体素子を載置する側とは反対側に変位させて、階段状にディプレス（ｄｅｐｒｅｓｓ）成形される。本実施の形態では、一対のサポートリード１１０に、ダイパッド１０１のディプレス方向とは反対方向（図１（Ｂ）において上方向、半導体素子の載置側）に突出部１１２がそれぞれ形成されている。
【００３１】
図２に、サポートリード１１０の突出部１１２の構成を詳細に示す。図２（Ａ）は部分拡大平面図、図２（Ｂ）は部分拡大側面図である。図２において、図示していないがサポートリード１１０の右側にダイパッド１０１が接続される。図示したように、サポートリード１１０の長手方向に沿って略平行に一対の開口１１１を設け、一対の開口１１１の間の架橋部分をダイパッド１０１のディプレス方向と反対側に突出するように変形させて、突出部１１２が形成されている。
【００３２】
ここで、図１（Ｂ）に示すように、突出部１１２の上端面とダイパッド１０１の下面１０１ｂとの間の高さＨ１は、後述する上下金型８１，８２の上下方向の内壁面間隔とほぼ一致する。
【００３３】
次いで、図３に示すようにダイパッド１０１に半導体素子５０を載置し、接着剤等を用いて接着し、半導体素子５０のボンディングパッドとボンディングリード１０３とをワイヤ１０５で結線（ワイヤボンディング）する。なお、図３（Ａ）は平面図、図３（Ｂ）は図３（Ａ）の一点鎖線で示したＡ−Ａ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。
【００３４】
次いで、図４（Ａ）に示すように、半導体素子５０と、ダイパッド１０１と、ボンディングリード１０３とを上金型８１と下金型８２とで密封する。このとき、突出部１１２の上端面は上金型８１の内壁面と当接し、ダイパッド１０１の下面１０１ｂは下金型８２の内壁面と当接する。その後、図４（Ｂ）に示すように、封止樹脂９０を注入方向９１の方向に注入して樹脂封止したのち、金型８１，８２を開いて半導体装置を得る。なお、図４（Ａ），（Ｂ）は、図１（Ａ）及び図３（Ａ）の一点鎖線で示したＡ−Ａ線に相当する階段状切断面を矢印方向から見た組み合わせ断面図で示している。
【００３５】
本実施の形態によれば、樹脂封止時のダイパッド１０１の浮き上がりをその両側のサポートリード１１０にそれぞれ設けた突出部１１２で防止することができる。従って、ダイパッド１０１の下面に樹脂層が形成されにくく、ダイパッド１０１の下面１０１ｂを半導体装置の樹脂表面近傍に、好ましくは半導体装置の下面に露出させて配置することができる。また、ダイパッド１０１を下金型８２の壁面に押しつけた状態のままで樹脂注入されるので、樹脂封止によってダイパッド１０１上に載置された半導体素子５０に歪みを生じさせない。よって、品質の安定した半導体装置が得られる。
【００３６】
なお、本実施の形態において突出部は、ダイパッド１０１のディプレス方向と反対側（半導体素子５０の載置側）に突出し、ダイパッド１０１の下面１０１ｂが接する金型壁面と対向する金型壁面に当接することが出来れば、上記の形態に限定されない。
【００３７】
図５に突出部の別の実施形態を示す。図５（Ａ）は突出部の形成方法を説明するための部分拡大平面図、図５（Ｂ）は突出部形成後の状態を示した部分拡大側面図である。図５において、図示していないがサポートリード１１０の右側にダイパッド１０１が接続される。まず、図５（Ａ）に示すように、サポートリード１１０の両側を外側に突出するように楔状に形成し、該楔状の傾斜に沿った辺を有する略直角三角形状の開口１１３を幅方向に２つ形成する。そして、外側に突出した架橋部分１１４をダイパッド１０１のディプレス方向と反対側に折り曲げて、突出部１１４を形成する（図５（Ｂ））。なお、サポートリード１１０の両外側への突出形状は、図５（Ａ）に示すように楔状である必要はなく、三角形状、円弧形状等であってもよく、開口１１３の形状もその突出形状に応じて適切な開口形状を選択することができる。あるいは、開口１１３を形成せずに折り曲げてもよい。
【００３８】
（実施の形態２）
本発明の実施の形態２の半導体装置を図面を用いて説明する。
【００３９】
図６（Ａ）は、本実施の形態の半導体装置に使用するリードフレーム形状を示した平面図である。図６（Ａ）において、１０１は半導体素子が載置されるダイパッド、１１０はダイパッド１０１を両側で支持する一対のサポートリードである。なお、図面を簡略化するために、フレーム、ボンディングリードは省略している。
【００４０】
また、図６（Ｂ）は、図６（Ａ）に示したダイパッド１０１に半導体素子５０を載置し、上下金型８１，８２で密封した状態を、図６（Ａ）のＡ−Ａ線に相当する切断面で切断して矢印方向から見た断面図である。図中、９１は封止樹脂の注入方向を示す。
【００４１】
本実施の形態の半導体装置は、半導体素子の発熱量が比較的少なく、放熱特性があまり必要とされないタイプの半導体装置の例であり、このためにダイパッド１０１が半導体装置の一方の面に露出していない。このタイプにおいても、従来は、封止樹脂の注入によってダイパッド１０１が変位し、載置された半導体素子５０に歪みが生じるという問題があった。
【００４２】
ところが、本実施の形態では、以下の構成によりこれを防止している。
【００４３】
即ち、本実施の形態では、一対のサポートリード１１０に実施の形態１の図２で説明したのと同様の突出部（第１の突出部）１１２を半導体素子５０の載置側にそれぞれ形成している。更に、ダイパッド１０１の略中央部に、突出部１１２とは反対方向に突出した第２の突出部１２２を形成している。第１、第２の突出部１１２，１２２の形成方法は、図２に示した突出部１１２の形成方法と基本的に同一である。即ち、サポートリード１１０の長手方向に沿って略平行に一対の開口１１１を設け、また、ダイパッド１０１の略中央部分にも略平行に一対の開口１２１を設ける。次いで、サポートリード１１０に設けた一対の開口１１１の間の架橋部分を半導体素子の載置側に突出するように変形させて第１の突出部１１２とし、ダイパッド１０１に設けた一対の開口１２１の間の架橋部分を半導体素子載置側と反対側に突出するように変形させて第２の突出部１２２とする。第１の突出部１１２の上端面と第２の突出部１２２の下端面と間の厚み方向（図６において上下方向）の距離は上下金型８１，８２の上下方向の内壁面間隔とほぼ一致する。また、第１の突出部１１２の頂部は半導体素子５０の上面より高い。
【００４４】
本実施の形態によれば、金型８１，８２に密封時に、ダイパッド１０１に設けた第２の突出部１２２が下金型８２の内壁面に当接し、その両側のサポートリード１１０にそれぞれ設けた第１の突出部１１２が上金型８１の内壁面に当接することによって、ダイパッド１０１の上下方向の変位が規制される。従って、樹脂注入によってダイパッド１０１が変位せず、ダイパッド１０１上に載置された半導体素子５０に歪みを生じさせない。よって、品質の安定した半導体装置が得られる。
【００４５】
なお、本実施の形態において、第１、第２の突出部１１２，１２２は、相互に反対方向に突出し、対向する金型壁面にそれぞれの突出部の頂部が当接するすることが出来れば、上記の形態に限定されない。例えば、突出部として図５に示した突出部を用いてもよい。また、ダイパッド１０１に設ける第２の突出部の位置及び個数は図６に示したものに限定されず、例えば、図６（Ａ）に示すようにダイパッド１０１の略中央部に形成するとともに、又はこれに代えて、ダイパッド１０１の４隅に各１つ形成することもできる。
【００４６】
（実施の形態３）
本発明の実施の形態３の半導体装置を図面を用いて説明する。
【００４７】
図７（Ａ）は本実施の形態の半導体装置に使用するリードフレーム形状を示した平面図である。図７（Ａ）において、１０１は半導体素子が載置されるダイパッド、１１０はダイパッド１０１を両側で支持する一対のサポートリードである。２点鎖線５０はダイパッド１０１に載置される半導体素子である。なお、図面を簡略化するために、フレーム、ボンディングリードは省略している。
【００４８】
図７（Ｂ）は図７（Ａ）のダイパッド１０１及びサポートリード１１０の側面図である。また、図７（Ｃ）は図７（Ｂ）のＢ−Ｂ線における断面を矢印方向から見た断面図である。
【００４９】
本実施の形態の半導体装置は、サポートリード１１０を、図７（Ｃ）に示すように、その長手方向を中心軸方向とする円筒面形状に湾曲して形成してある。このため、サポートリード１１０の曲げ強度が向上し、ダイバッド１０１の素子載置面の法線方向の剛性が向上している。よって、樹脂封止時のダイパッド１０１の浮き上がりや変形を防止することができる。また、樹脂注入によってダイパッド１０１上に載置された半導体素子５０に歪みを生じさせない。
【００５０】
なお、サポートリード１１０の断面形状は、ダイパッド１０１の素子載置面の法線方向の剛性を向上させることができれば図７（Ｃ）に示す形状に限定されない。例えば、図７（Ｄ）に示すように、長手方向に平行に所定角度で折り曲げて略Ｖ字状断面とすることもできる。
【００５１】
なお、本実施の形態において、ダイパッド１０１の下面は半導体素子の下面に露出していてもしていなくてもよい。また、ダイパッド１０１の素子載置面は図７（Ｂ）のようにサポートリード１１０やボンディングリード１０３の面に対してディプレス（ｄｅｐｒｅｓｓ）成形していなくてもよい。
【００５２】
（実施の形態４）
本発明の実施の形態４の半導体装置を図面を用いて説明する。
【００５３】
図８（Ａ）は、本実施の形態の半導体装置に使用するリードフレーム形状を示した平面図である。図８（Ａ）において、１０１は半導体素子が載置されるダイパッド、１１０はダイパッド１０１を両側で支持する一対のサポートリードである。ダイパッド１０１の素子載置面はサポートリード１１０に対してディプレス成形されている。なお、図面を簡略化するために、フレーム、ボンディングリードは省略している。また、図８（Ｂ）は図８（Ａ）のＡ−Ａ線に沿って切断した断面を矢印方向から見た断面図である。
【００５４】
本実施の形態の半導体装置では、ダイパッド１０１の半導体素子が載置される面とは反対側の面１０１ｂの外周部に、面１０１ｂより階段状に引っ込んだ窪み部１３１が連続して形成されている。
【００５５】
図８（Ｃ）は、ダイパッド１０１に半導体素子５０を載置して金型で密封した状態を図８（Ａ）のＡ−Ａ線に相当する切断線で切断したときの窪み部１３１部分の拡大断面図である。図示したように、ダイパッド１０１の下面１０１ｂが下金型８２の壁面に当接するように金型内に密封される。なお、９１は封止樹脂の注入方向を示す。
【００５６】
本実施の形態では、ダイパッド１０１の下面の外周部に下面１０１ｂより引っ込んだ窪み部１３１が形成されているので、封止樹脂を注入し始めると、サポートリード１１０の下面側の樹脂は比較的早い段階に窪み部１３１と下金型８２とによって形成される空間１３１ａに入り込む。空間１３１ａ内に高圧に充填された樹脂はもはや行き場を失うから固化し始める。この結果、ダイパッド１０１と下金型８２とが固着される。このように、金型内に樹脂が完全に充填される以前の比較的早い段階でダイパッド１０１が下金型８２に固定されるので、その後の樹脂の注入によってダイパッド１０１が変位したり、変形したりすることがない。従って、樹脂封止時の樹脂のダイパッド１０１の浮き上がりを防止でき、ダイパッド１０１の下面１０１ｂに樹脂層が形成されにくく、ダイパッド１０１の下面１０１ｂを半導体装置の樹脂表面近傍に、好ましくは半導体装置の下面に露出させて配置することができる。また、樹脂注入によってダイパッド１０１上に載置された半導体素子５０に歪みを生じないので、品質の安定した半導体装置が得られる。
【００５７】
上記において、窪み部１３１は、例えばコイニングによって形成することができる。この方法で形成される窪み部１３１の面１０１ｂからの引っ込み量（窪み部１３１に対する面１０１ｂの突出量）Ｈ ２ は通常３〜１０μｍ程度である。
【００５８】
図９（Ａ）は、本実施の形態の半導体装置に使用するリードフレーム形状の別の例を示した平面図である。図９（Ａ）において、１０１は半導体素子が載置されるダイパッド、１１０はダイパッド１０１を両側で支持する一対のサポートリードである。なお、図面を簡略化するために、フレーム、ボンディングリードは省略している。また、図９（Ｂ）は図９（Ａ）のＡ−Ａ線に沿って切断した断面を矢印方向から見た断面図である。
【００５９】
図９が図８と異なるのは、窪み部１３１の形成方法である。図９では、剪断応力を作用させて、即ち、半切断状態とすることにより、窪み部１３１を形成している。このため、ダイパッド１０１の素子載置面１０１ａ側の外周部に、素子載置面１０１ａより突出した階段状の突出部１３２が形成される。この方法で形成される窪み部１３１の面１０１ｂからの引っ込み量（窪み部１３１に対する面１０１ｂの突出量）Ｈ２は図８の場合より大きくすることができ、通常３０〜６０μｍ程度である。
【００６０】
図９の場合も、図８で説明したのと同様の効果が得られる。
【００６１】
（実施の形態５）
本発明の実施の形態５の半導体装置を図面を用いて説明する。
【００６２】
図１０（Ａ）は、本実施の形態の半導体装置に使用するリードフレーム形状を示した平面図である。図１０（Ａ）において、１０１は半導体素子が載置されるダイパッド、１１０はダイパッド１０１を両側で支持する一対のサポートリードである。ダイパッド１０１の素子載置面はサポートリード１１０に対してディプレス成形されている。なお、図面を簡略化するために、フレーム、ボンディングリードは省略している。また、図１０（Ｂ）は図１０（Ａ）のＡ−Ａ線に沿って切断した断面を矢印方向から見た断面図である。
【００６３】
本実施の形態の半導体装置では、ダイパッド１０１の半導体素子が載置される面とは反対側の面１０１ｂの内周部に、面１０１ｂより引っ込んだ窪み部１３３が形成されている。換言すれば、下面の外周部１０１ｂを階段状に突出して形成してある。
【００６４】
図１０（Ｃ）は、ダイパッド１０１に半導体素子５０を載置して金型で密封した状態を図１０（Ａ）のＡ−Ａ線に相当する切断線で切断したときの面１０１ｂ及び窪み部１３３部分の拡大断面図である。図示したように、ダイパッド１０１の突出した面１０１ｂが下金型８２の壁面に当接するように金型内に密封される。なお、９１は封止樹脂の注入方向を示す。
【００６５】
本実施の形態では、封止樹脂を注入し始めると、サポートリード１１０の下面側の樹脂は比較的早い段階にダイパッド１０１をわずかに上方に変位させて、ダイパッド１０１の下面１０１ｂと下金型８２との間にできたわずかなすき間に入り込む。そして、樹脂は高圧の封止圧力を受けて進行する。その後、封止樹脂が窪み部１３３と下金型８２との間に形成される空間１３３ａに到達すると、封止樹脂が受ける圧力をは急激に低下する。この樹脂圧力の急激な低下がダイパッド１０１を下金型８２に密着させるように作用する。この結果、樹脂封止時のダイパッド１０１の浮き上がりや変形が防止できる。よって、樹脂注入によってダイパッド１０１上に載置された半導体素子５０に歪みを生じないので、品質の安定した半導体装置が得られる。
【００６６】
図１０に示した窪み部１３３は、コイニングによって形成している。この方法で形成される窪み部１３３の面１０１ｂからの引っ込み量（窪み部１３３に対する面１０１ｂの突出量）Ｈ２は通常３〜１０μｍ程度である。
【００６７】
なお、窪み部１３３の形成方法はコイニングに限定されない。例えば、図９に示した窪み部１３１と同様に剪断応力を作用させて形成してもよい。
【００６８】
（実施の形態６）
本発明の実施の形態６の半導体装置の製造方法を図面を用いて説明する。
【００６９】
図１１（Ａ）は、本実施の形態の半導体装置に使用するリードフレームを樹脂封止金型に装着した状態を概念的に示した平面図である。図１１（Ａ）において、１０１は半導体素子が載置されるダイパッド、１１０はダイパッド１０１を両側で支持する一対のサポートリードである。ダイパッド１０１の素子載置面はサポートリード１１０に対してディプレス成形されている。なお、図面を簡略化するために、ダイパッド１０１と下金型８２との関係のみを示しており、半導体素子、フレーム、ボンディングリードは省略している。また、図１１（Ｂ）は図１１（Ａ）のＡ−Ａ線に沿って切断した断面を矢印方向から見た断面図である。なお、９１は封止樹脂の注入方向を示す。
【００７０】
本実施の形態のダイパッド１０１の下面の外周部には、図８に示したように、下面１０１ｂより階段状に引っ込んだ窪み部１３１が連続して形成されている。また、下金型８２には、窪み部１３１に対応する位置に、突出部８３が平面形状が略矩形状に形成されている。窪み部１３１の幅は突出部８３の幅より広く、突出部８３は窪み部１３１の幅方向の略中央部に形成されているので、突出部８３より外側には、窪み部１３１と下金型８２とによって形成される空間１３１ａが形成され、突出部８３より内側には、窪み部１３１と下金型８２とによって形成される空間１３１ｂが形成される。下金型８２の基準面からの突出部８３の突出高さは、窪み部１３１のダイパッド１０１の下面１０１ｂからの引っ込み量と略同一である。
【００７１】
本実施の形態では、ダイパッド１０１の下面の外周部に窪み部１３１が形成されているので、封止樹脂を注入し始めると、サポートリード１１０の下面側の樹脂は比較的早い段階に窪み部１３１と下金型８２とによって形成される空間１３１ａに入り込む。空間１３１ａ内に高圧に充填された樹脂の一部は行き場を失い固化し始める。また、残りの樹脂はダイパッド１０１をわずかに上方に変位させて、窪み部１３１の下面と突出部８３の上面との間にできたわずかなすき間に入り込む。そして、樹脂は高圧の封止圧力を受けて進行する。その後、封止樹脂が空間１３１ｂに到達すると、封止樹脂が受ける圧力は急激に低下する。この樹脂圧力の急激な低下がダイパッド１０１を下金型８２に密着させるように作用する。このように、本実施の形態では、空間１３１ａは実施の形態４の空間１３１ａと同様に作用し、空間１３１ｂは実施の形態５の空間１３３ａと同様に作用する。これら空間１３１ａ，１３１ｂの相乗効果により、ダイパッド１０１の変位や変形を防止できる。従って、ダイパッド１０１の下面１０１ｂに樹脂層が形成されにくく、ダイパッド１０１の下面１０１ｂを半導体装置の樹脂表面近傍に、好ましくは半導体装置の下面に露出させて配置することができる。また、樹脂注入によってダイパッド１０１上に載置された半導体素子５０に歪みを生じないので、品質の安定した半導体装置が得られる。
【００７２】
図１２（Ａ）は、本実施の形態の別の構成例における半導体装置に使用するリードフレームを樹脂封止金型に装着した状態を概念的に示した平面図である。図１２（Ａ）において、１０１は半導体素子が載置されるダイパッド、１１０はダイパッド１０１を両側で支持する一対のサポートリードである。なお、図面を簡略化するために、ダイパッド１０１と下金型８２との関係のみを示しており、半導体素子、フレーム、ボンディングリードは省略している。また、図１２（Ｂ）は図１２（Ａ）のＡ−Ａ線に沿って切断した断面を矢印方向から見た断面図である。なお、９１は封止樹脂の注入方向を示す。
【００７３】
図１２は図１１と以下の点で相違する。
【００７４】
図１２では、下金型８２の突出部８３の内側に、突出部８３と隣接して溝８４が平面形状が略矩形状に形成されている。このため、突出部８３より内側の、窪み部１３１と溝８４とによって形成される空間１３１ｃは、図１１の空間１３１ｂより大きい。このため、封止樹脂が空間１３１ｃに到達したときの圧力低下量は図１１の場合より多くなり、また、そのような現象の継続時間も長くなる。よって、図１１の場合に比べてダイパッド１０１の変位や変形をより確実に防止できる。
【００７５】
図１２において、窪み部１３１のダイパッド１０１の下面１０１ｂからの引っ込み量と、下金型８２の面１０１ｂとの対向面からの突出部８３の突出高さとは同一である必要はなく、前者をわずかに小さくしておいてもよい。即ち、図１２（Ｂ）に示すように、突出部８３と窪み部１３１とを当接させたときに、ダイパッド１０１の下面１０１ｂと下金型８２との間に厚みＨ３の空間が形成されていてもよい。上記のように、図１２の場合には、図１１の場合に比べてダイパッド１０１の下金型８２への吸着効果がより強く発現するから、両面間隔Ｈ３は樹脂封止時にはほとんど零となる。よって、図１２の場合には、窪み部１３１のダイパッド１０１の下面１０１ｂからの引っ込み量と、下金型８２の面１０１ｂとの対向面からの突出部８３の突出高さとは必ずしも一致させておかなくても、ダイパッド１０１の下面１０１ｂを半導体装置の樹脂層表面近傍に、好ましくは半導体装置の下面に露出させて配置することができる。このため、突出部８３や窪み部１３１の加工精度を緩和することができる。
【００７６】
（実施の形態７）
本発明の実施の形態７の半導体装置の製造方法を図面を用いて説明する。
【００７７】
図１３は、本実施の形態においてリードフレームを樹脂封止金型内に密封した状態を示した断面図である。図１３において、５０は半導体素子、８１，８２はそれぞれ上金型、下金型、１０１はダイパッド、１１０はサポートリードである。ダイパッド１０１の素子載置面はサポートリード１１０に対してディプレス成形されている。
【００７８】
本実施の形態では、ダイパッド１０１の下面が当接する下金型８２の当接領域内に吸引孔８５を設け、ダイパッド１０１を真空吸引して下金型８２に密着固定させている。このような状態で封止樹脂を注入すれば、ダイパッド１０１の浮き上がりや変形を防止することができる。従って、ダイパッド１０１の下面を半導体装置の樹脂表面近傍に、好ましくは半導体装置の下面に露出させて配置することができる。また、樹脂注入によってダイパッド１０１上に載置された半導体素子５０に歪みを生じないので、品質の安定した半導体装置が得られる。
【００７９】
なお、吸引孔８５の、ダイパッド１０１と接する部分には、密着性と耐熱性等が良好な、例えばシリコン系ゴムを使用することが好ましい。
【００８０】
また、吸引孔８５の配置や個数などはダイパッド１０１の大きさや必要な吸着力等を考慮して決定することができる。
【００８１】
本発明の半導体装置及び半導体装置の製造方法は、上記の実施の形態１〜７をそれぞれ単独で実施してもよく、またこれらを適宜組み合わせて実施してもよい。
【００８２】
【発明の効果】
以上のように、本発明によれば、樹脂封止時のダイパッドの変位や半導体素子の残留歪みを防止することができ、安定した品質の半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の一製造工程を示した図であり、図１（Ａ）は平面図、図１（Ｂ）は図１（Ａ）の一点鎖線で示したＡ−Ａ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。
【図２】サポートリードに形成された突出部の構成を示した図であり、図２（Ａ）は部分拡大平面図、図２（Ｂ）は部分拡大側面図である。
【図３】本発明の実施の形態１の半導体装置の一製造工程を示した図であり、図３（Ａ）は平面図、図３（Ｂ）は図３（Ａ）の一点鎖線で示したＡ−Ａ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。
【図４】本発明の実施の形態１の半導体装置の製造工程を示した組み合わせ断面図である。
【図５】サポートリードの別の構成の突出部を示した図であり、図５（Ａ）は突出部の形成方法を説明するための部分拡大平面図、図５（Ｂ）は突出部形成後の状態を示した部分拡大側面図である。
【図６】本発明の実施の形態２の半導体装置の製造工程を説明するための図であり、図６（Ａ）はリードフレーム形状を示した平面図、図６（Ｂ）は上下金型で密封した状態を示した断面図である。
【図７】本発明の実施の形態３の半導体装置に使用されるリードフレーム形状を示した図であり、図７（Ａ）は平面図、図７（Ｂ）は側面図、図７（Ｃ）は図７（Ｂ）のＢ−Ｂ線における断面図、図７（Ｄ）は別の構成例を示した断面図である。
【図８】図８（Ａ）は、本発明の実施の形態４の半導体装置に使用されるリードフレーム形状を示した平面図、図８（Ｂ）は図８（Ａ）のＡ−Ａ線における断面図、図８（Ｃ）は金型で密封した状態の部分拡大断面図である。
【図９】図９（Ａ）は、本発明の実施の形態４の半導体装置に使用される別のリードフレーム形状を示した平面図、図９（Ｂ）は図９（Ａ）のＡ−Ａ線における断面図である。
【図１０】図１０（Ａ）は、本発明の実施の形態５の半導体装置に使用されるリードフレーム形状を示した平面図、図１０（Ｂ）は図１０（Ａ）のＡ−Ａ線における断面図、図１０（Ｃ）は金型で密封した状態の部分拡大断面図である。
【図１１】図１１（Ａ）は、本発明の実施の形態６の半導体装置に使用されるリードフレームを樹脂封止金型に装着した状態を示した概念平面図、図１１（Ｂ）は図１１（Ａ）のＡ−Ａ線における断面図である。
【図１２】図１２（Ａ）は、本発明の実施の形態６の半導体装置に使用される別のリードフレームを樹脂封止金型に装着した状態を示した概念平面図、図１２（Ｂ）は図１２（Ａ）のＡ−Ａ線における断面図である。
【図１３】本発明の実施の形態７のリードフレームを樹脂封止金型内に密封した状態を示した断面図である。
【図１４】従来の半導体装置の一製造工程を示した図であり、図１４（Ａ）は平面図、図１４（Ｂ）は図１４（Ａ）の一点鎖線で示したＡ−Ａ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。
【図１５】従来の半導体装置の一製造工程を示した図であり、図１５（Ａ）は平面図、図１５（Ｂ）は図１５（Ａ）の一点鎖線で示したＡ−Ａ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。
【図１６】従来の半導体装置の製造工程を示した組み合わせ断面図である。
【符号の説明】
５０ 半導体素子
８１ 上金型
８２ 下金型
８４ 溝
８５ 吸引孔
９０ 封止樹脂
９１ 樹脂注入方向
１００ フレーム
１０１ ダイパッド
１０１ａ ダイパッド上面（素子載置面）
１０１ｂ ダイパッド下面
１０３ ボンディングリード
１０５ ワイヤ
１１０ サポートリード
１１１ 開口
１１２ 突出部
１１３ 開口
１１４ 突出部
１２１ 開口
１２２ 第２の突出部
１３１ 窪み部
１３１ａ、１３１ｂ、１３１ｃ 空間
１３２ 突出部
１３３ 窪み部
１３３ａ 空間
９００ フレーム
９０１ ダイパッド
９０３ ボンディングリード
９０５ ワイヤ
９１０ サポートリード
９５０ 半導体素子
９８１ 上金型
９８２ 下金型
９９０ 封止樹脂
９９１ 注入方向

Claims (2)

  1. 金属平板を用いてダイパッドとサポートリードとを一体に形成する工程と、
    前記ダイパッドの外周部に窪み部を形成する工程と、
    前記ダイパッドの、前記窪み部の形成面とは反対側の面に半導体素子を載置する工程と、
    前記ダイパッド、前記サポートリード、及び前記半導体素子を金型内に収納し、前記ダイパッドの前記窪み部を形成した側の面を前記金型の内壁面に当接させながら、樹脂を前記窪み部と前記金型の内壁面とによって形成された空間に入り込ませた後、前記樹脂を前記金型内に充填させる工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記ダイパッドの外周部に窪み部を形成する工程では、前記ダイパッドの全外周部に窪み部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
JP35644699A 1999-12-15 1999-12-15 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3602997B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP35644699A JP3602997B2 (ja) 1999-12-15 1999-12-15 半導体装置及び半導体装置の製造方法
TW089125846A TW466730B (en) 1999-12-15 2000-12-05 Semiconductor device and method for manufacturing the same
US09/736,971 US6633077B2 (en) 1999-12-15 2000-12-14 Semiconductor device and method for manufacturing the same
US09/736,971 US20010015482A1 (en) 1999-12-15 2001-03-26 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35644699A JP3602997B2 (ja) 1999-12-15 1999-12-15 半導体装置及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004168845A Division JP3647448B2 (ja) 2004-06-07 2004-06-07 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001177035A JP2001177035A (ja) 2001-06-29
JP3602997B2 true JP3602997B2 (ja) 2004-12-15

Family

ID=18449056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35644699A Expired - Fee Related JP3602997B2 (ja) 1999-12-15 1999-12-15 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US6633077B2 (ja)
JP (1) JP3602997B2 (ja)
TW (1) TW466730B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP4387654B2 (ja) * 2002-10-10 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
EP1557881A1 (en) * 2004-01-23 2005-07-27 STMicroelectronics S.r.l. A lead-frame for electronic devices with extruded pads
JP4401253B2 (ja) * 2004-06-30 2010-01-20 Ｎｅｃエレクトロニクス株式会社 電子部品用パッケージ及びそれを用いた半導体装置
JP5180495B2 (ja) * 2007-03-14 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2008270661A (ja) * 2007-04-24 2008-11-06 Mitsui High Tec Inc リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP2012004605A (ja) * 2011-10-05 2012-01-05 Mitsui High Tec Inc リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP2013175795A (ja) * 2013-06-12 2013-09-05 Mitsui High Tec Inc リードフレームの製造方法
US9704639B2 (en) * 2014-11-07 2017-07-11 Solantro Semiconductor Corp. Non-planar inductive electrical elements in semiconductor package lead frame
JP7030481B2 (ja) * 2017-11-10 2022-03-07 エイブリック株式会社 樹脂封止金型および半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397915A (en) * 1991-02-12 1995-03-14 Matsushita Electronics Corporation Semiconductor element mounting die pad including a plurality of extending portions
US5214307A (en) * 1991-07-08 1993-05-25 Micron Technology, Inc. Lead frame for semiconductor devices having improved adhesive bond line control
JP3220264B2 (ja) * 1992-12-01 2001-10-22 株式会社東芝 半導体装置
US5578871A (en) * 1994-10-18 1996-11-26 Fierkens; Richard H. J. Integrated circuit package and method of making the same
KR0179803B1 (ko) * 1995-12-29 1999-03-20 문정환 리드노출형 반도체 패키지
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
KR100231086B1 (ko) * 1996-09-06 1999-11-15 윤종용 관통 슬릿이 형성된 다이패드를 포함하는 반도체 칩 패키지
KR100235308B1 (ko) * 1997-06-30 1999-12-15 윤종용 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
US6072230A (en) * 1997-09-09 2000-06-06 Texas Instruments Incorporated Exposed leadframe for semiconductor packages and bend forming method of fabrication
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
KR100299384B1 (ko) * 1998-12-16 2001-10-29 박종섭 볼 그리드 어레이 패키지

Also Published As

Publication number Publication date
US6633077B2 (en) 2003-10-14
JP2001177035A (ja) 2001-06-29
US20010015482A1 (en) 2001-08-23
TW466730B (en) 2001-12-01

Similar Documents

Publication Publication Date Title
JP5004601B2 (ja) パッケージ部品の製造方法および半導体装置の製造方法
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US20030001289A1 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3602997B2 (ja) 半導体装置及び半導体装置の製造方法
JP3026426B2 (ja) 樹脂封止型半導体装置とその製造方法及びその金型構造
JP4525277B2 (ja) 半導体装置
US10804118B2 (en) Resin encapsulating mold and method of manufacturing semiconductor device
JP3339173B2 (ja) リードフレーム及びその製造方法及びそれを用いた半導体装置
JP4537774B2 (ja) リードフレームの製造方法
JP4418373B2 (ja) 半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
JP3647448B2 (ja) 半導体装置及び半導体装置の製造方法
JP4296685B2 (ja) 半導体パッケージとその製造方法
JPH09139455A (ja) リードフレームおよびそれを用いた半導体装置
JPH10284516A (ja) 半導体装置およびその製造方法
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JP2011238963A (ja) パッケージ部品の製造方法
JP2000260929A (ja) 表面実装用薄型パッケージ
JP3111759B2 (ja) リードフレームおよびリードフレームの製造方法
JPH06151487A (ja) 半導体装置の製造方法
JPH1154686A (ja) リードフレームおよびこれを用いた半導体パッケージ
JP2582534B2 (ja) 半導体装置の製造方法
JP3805933B2 (ja) リードフレームのアイランド構造
KR200168180Y1 (ko) 반도체 전극용 리드 프레임

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees