JP3220264B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3220264B2
JP3220264B2 JP32185392A JP32185392A JP3220264B2 JP 3220264 B2 JP3220264 B2 JP 3220264B2 JP 32185392 A JP32185392 A JP 32185392A JP 32185392 A JP32185392 A JP 32185392A JP 3220264 B2 JP3220264 B2 JP 3220264B2
Authority
JP
Japan
Prior art keywords
inner lead
semiconductor device
ground potential
semiconductor chip
connection window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32185392A
Other languages
English (en)
Other versions
JPH06168988A (ja
Inventor
和彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32185392A priority Critical patent/JP3220264B2/ja
Publication of JPH06168988A publication Critical patent/JPH06168988A/ja
Priority to US08/437,780 priority patent/US5512781A/en
Application granted granted Critical
Publication of JP3220264B2 publication Critical patent/JP3220264B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体チップが樹脂
で封止されてなる半導体装置に関し、特に高周波特性を
改善した半導体装置に関する。
【０００２】
【従来の技術】高周波数、特に１２ＧＨｚ以上の超高周
波数で使用される半導体装置にあっては、半導体チップ
と外部とを接続するボンディングワイヤ、インナーリー
ド、アウターリード等の電流線路が有するインダクタン
ス（Ｌ）やキャパシタンス（Ｃ）が特性に影響を与える
ことになる。特に、半導体チップのソースに寄生するソ
ースインダクタンスは、雑音指数（ＮＦ）や付随利得
（Ｇａ）といった特性に大きく影響する。このため、高
周波で使用される半導体チップの外囲器では、上記の点
を考慮した構造が採用されている。
【０００３】図３は高周波数で使用される半導体チップ
をセラミックで封止した外囲器の一従来例を示す上面図
（同図（ａ））及び同図（ａ）のＥ−Ｅ断面を示す断面
図（同図（ｂ））である。
【０００４】図３において、半導体チップ５０として例
えば単体の電界効果トランジスタ（ＦＥＴ）は、封止材
のセラミック上に２〜３μｍ程度の厚さに形成された薄
いメタル層５１上にマウントされて封止されている。こ
のように封止された半導体チップ５０は、ソース端子、
ドレイン端子、ゲート端子がソース、ドレイン、ゲート
のそれぞれのアウターリード５２，５３，５４までメタ
ル層５１により引き出されて接続されている。
【０００５】このような構造において、メタル層５１は
それぞれのアウターリード５２，５３，５４に比べて、
厚みが１桁程度薄く断面積が小さいため、インダクタン
スが大きくなる。このため、メタル層５１の基板素材で
セラミック（アルミナ）の誘電損失により、信号伝送
（トランスミッション）ロスが生じ、雑音指数（ＮＦ）
や付随利得（Ｇａ）が悪くなっていた。
【０００６】また、セラミックの外囲器は、その製造工
程が複雑になるとともに高価であり、大量生産には不向
きであった。
【０００７】図４は高周波数で使用される半導体チップ
を樹脂で封止した外囲器の一従来例を示す上面図（同図
（ａ））及び同図（ａ）のＦ−Ｆ断面を示す断面図（同
図（ｂ））である。
【０００８】図４に示す構造において、樹脂封止体５５
で封止された半導体チップ５６がマウントされているイ
ンナーリード５７は、リードフレームの保持力を確保す
るために、インナーリード５７下の樹脂の厚さが一定値
以上必要であった。このため、インナーリード５７の
面、すなわち半導体チップ５６における例えば接地電位
に接続されるソース端子面と、アウターリード５８と接
地電位が接続される接地電位面５９との垂直間距離が大
きくなり、インナーリード５７のインダクタンスが大き
くなっていた。
【０００９】さらに、アウターリード５８と接地電位と
の接続部分と半導体チップ５６のソース端子との距離が
離れているとともに、インナーリード５７はアルミナに
比べて１桁程度大きな誘電損失を有する樹脂によって周
囲が囲まれているため、インダクタンスはセラミック外
囲器に比べてかなり大きくなっていた。したがって、雑
音指数や付随利得の悪化量もより大きなものになってい
た。
【００１０】一方、インナーリード５７下の樹脂の厚さ
を薄くして、インダクタンスを低下させるためには、樹
脂厚を０．１ｍｍ以下に設定しなければならず、図４に
示す構造にあっては、構造保持ならびに製造が極めて困
難になる。
【００１１】
【発明が解決しようとする課題】以上説明したように、
高周波数で使用される半導体チップを収納するセラミッ
ク又は樹脂による従来の外囲器にあっては、半導体チッ
プと外部とを接続するインナーリードのインダクタンス
が大きくなり、雑音指数（ＮＦ）や付随利得（Ｇａ）の
高周波特性が悪化するという不具合を招いていた。
【００１２】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、安価で高周波
特性を向上させた半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、超高周波数で使用される半導体チップ
と、ソース端子、ゲート端子及びドレイン端子とを収納
する外周器を備えた半導体装置であって、前記半導体チ
ップが載置されるベッド部を有し、前記外周器の底部近
傍に延伸される第１のインナーリードと、前記第１のイ
ンナーリードとは非接触状態にある第２及び第３のイン
ナーリードと、前記半導体チップの近傍に接続窓を有
し、前記第１，第２及び第３のインナーリードを封止す
る封止手段とを具備し、前記第１のインナーリードは、
前記接続窓を介して外部回路に対して露出されており、
前記封止手段の側面近傍において上方に向けて屈曲し、
且つさらに屈曲されて該側面に対して垂直に延伸されて
いるものである。
【００１４】
【００１５】
【００１６】
【作用】上記構成において、本発明によれば、半導体チ
ップの近傍に接続窓を設け、この接続窓から第１のイン
ナーリードを外部回路に対して露出させるため、半導体
チップと外部回路との垂直距離を短縮することができ
る。
【００１７】
【００１８】
【００１９】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
【００２０】図１は請求項１記載の発明の一実施例に係
わる半導体装置を示す図であり、同図（ａ）は上面図、
同図（ｂ）は下面図、同図（ｃ）は同図（ａ）のＡ−Ａ
線に沿う断面図、同図（ｄ）は同図（ａ）のＢ−Ｂ線に
沿う断面図である。
【００２１】図１において、高周波数で使用される例え
ば電界効果トランジスタ（ＦＥＴ）の半導体チップ１
は、リードフレームのベッド部分２に載置されて、樹脂
封止体３によってモールドされている。半導体チップ１
は、ソース端子４がソース用のインナーリード５に接続
され、ドレイン端子及びゲート端子がそれぞれ対応する
ドレイン用のインナーリード６1 、ゲート用のインナー
リード７1 に接続され、それぞれ対応するアウターリー
ド６2 ，７2 を介して外部に接続されている。
【００２２】この実施例は、この発明の特徴的な構造を
高周波の特性に大きな影響を与えるソースの部分に適用
したものである。
【００２３】その特徴的なソース用のインナーリード４
は、半導体チップ１が載置されるベッド部分２下の樹脂
の厚さを、例えば０．０５ｍｍ程度と薄く形成してい
る。また、半導体チップ１のソース端子４がインナーリ
ード５に接続される部位の近傍のインナーリード５の一
部が、樹脂封止体３の底部に設けられた接続窓８を介し
て外部に露出されている。露出されたインナーリード５
は、実装基板に形成された例えばバンプ状の半田に接続
されて、接地電位に接続される。この時、インナーリー
ド５の露出部分は、樹脂封止体３の周面の内側となって
いるため、半田材の横方向への流れが抑えられ、接続を
確実に行うことができる。
【００２４】また、インナーリード５は、露出部分から
終端に至るまで樹脂封止体３の内部へ延伸されて、樹脂
封止体３の側面と同一面で終端されている。このような
構造にあっては、インナーリード５が樹脂封止体３の内
部に延伸されているため、ベッド部２下の樹脂厚が薄い
場合であっても、インナーリード５の保持力が確保さ
れ、構造保持の観点から不具合を招くことはなくなる。
【００２５】このような構成にあっては、ベッド部２下
の樹脂の厚さを従来に比べて薄くするとともに、ソース
端子が接続される接地電位面を樹脂封止体３の底部とし
ているので、ソース端子面と接地電位面との垂直距離が
従来に比べて短縮することが可能となる。さらに、イン
ナーリード５が終端に至る以前に樹脂封止体３から露出
されて接地電位に接続されるようにしているので、ソー
ス端子４と接地電位との距離を従来に比べて短縮するこ
とが可能となる。
【００２６】これらのことから、上記実施例と前述した
従来例との高周波数に係わる特性は、表１に示すような
測定結果が得られ、表１から明らかなように、上記実施
例の構成にあっては、従来例に比べてインナーリードの
インダクタンスが縮小されることによりトランスミッシ
ョンロスが低減され、高周波数における雑音指数（Ｎ
Ｆ）や付随利得（Ｇａ）が向上されている。
【００２７】
【表１】 一方、上記実施例にあっては、特徴的なインナーリード
５はプレス加工等により容易に整形することが可能にな
るとともに、高価なセラミック外囲器を必要としないの
で、既存の組立て技術ならびに装置を使用して容易に製
造することができるようになり、コストを大幅に低減す
ることが可能となる。
【００２８】図２は請求項２記載の発明の一実施例に係
わる半導体装置を示す図であり、同図（ａ）は上面図、
同図（ｂ）は下面図、同図（ｃ）は同図（ａ）のＣ−Ｃ
線に沿う断面図、同図（ｄ）は同図（ａ）のＤ−Ｄ線に
沿う断面図である。なお、図２において、図１と同符号
のものは同一機能を有するものである。
【００２９】図２に示す実施例の特徴とするところは、
図１に示す構成に加えて、ソース用のインナーリードに
実施したと同様のことをドレイン用及びゲート用のイン
ナーリード６1 ，７1 ，に実施したことにある。このよ
うな実施例にあっても、前述した実施例と同様の効果を
達成することができる。上記実施例では、この発明の特
徴的な構造をドレイン用及びゲート用の双方のインナー
リード６1 , ７1 に実施しているが、いずれか一方のイ
ンナーリードだけに実施するようにしてもよい。
【００３０】なお、この発明は、上記実施例に限ること
はなく、例えばインナーリードは、樹脂封止体３の周面
と同一面又は周面の外側において露出させるようにして
もよい。また、半導体チップとインナーリードとはワイ
ヤレス・フリップチップボンディング方法により接続す
るようにしてもよい。
【００３１】
【発明の効果】以上説明したように、この発明によれ
ば、ソース端子面を接地電位面の近傍に配置し、ソース
端子が接続される部位の近傍のインナーリードを樹脂封
止体から露出させて接地電位に接続するようにしたの
で、ソース端子面と接地電位面との垂直距離ならびにソ
ース端子と接地電位との接続距離を短縮することが可能
となる。これにより、ソース端子に寄生するインダクタ
ンスが低減されて、高周波特性を向上させることができ
る。
【００３２】また、インナーリードは、その露出部分か
ら樹脂封止体内に延伸されているので、半導体チップを
樹脂封止体の周面近傍に配置した場合であっても、イン
ナーリードの保持力が確保され、構造上の強度を満足さ
せることができる。
【００３３】さらに、半導体チップを樹脂で封止すると
ともに、リードフレームを容易に製造することが可能と
なるので、この発明の半導体装置を安価に提供すること
ができる。
【図面の簡単な説明】
【図１】請求項１記載の発明の一実施例に係わる半導体
装置の構成を示す図である。
【図２】請求項２記載の発明の一実施例に係わる半導体
装置の構成を示す図である。
【図３】従来のセラミック外囲器に収納された半導体装
置の構成を示す図である。
【図４】従来の樹脂封止外囲器に収納された半導体装置
の構成を示す図である。
【符号の説明】
１ 半導体チップ ２ ベッド部 ３ 樹脂封止体 ４ ソース端子 ５ ソース用のインナーリード ６1 ，６2 ドレイン用のリード ７1 ，７2 ゲート用のリード ８ 接続窓

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 超高周波数で使用される半導体チップ
    と、ソース端子、ゲート端子及びドレイン端子とを収納
    する外周器を備えた半導体装置であって、 前記半導体チップが載置されるベッド部を有し、前記外
    周器の底部近傍に延伸される第１のインナーリードと、 前記第１のインナーリードとは非接触状態にある第２及
    び第３のインナーリードと、 前記半導体チップの近傍に接続窓を有し、前記第１，第
    ２及び第３のインナーリードを封止する封止手段とを具
    備し、 前記第１のインナーリードは、前記接続窓を介して外部
    回路に対して露出されており、前記封止手段の側面近傍
    において上方に向けて屈曲し、且つさらに屈曲されて該
    側面に対して垂直に延伸されていることを特徴とする半
    導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記第１のインナーリードは前記ソース端子に接続さ
    れ、 前記第２のインナーリードは前記ドレイン端子に接続さ
    れ、 前記第３のインナーリードは前記ゲート端子に接続され
    ていることを特徴とする半導体装置。
  3. 【請求項３】 請求項２に記載の半導体装置において、 前記第２のインナーリードの終端部が、前記封止手段の
    周面と一致し、 前記第１のインナーリードの凹部が前記接続窓に接触さ
    れることによって、該第１のインナーリードの接地電位
    端が前記接続窓を介して露出されていることを特徴とす
    る半導体装置。
  4. 【請求項４】 請求項２に記載の半導体装置において、 前記第３のインナーリードの終端部が、前記封止手段の
    周面と一致し、 前記第１のインナーリードの凹部が前記接続窓に接触さ
    れることによって、該第１のインナーリードの接地電位
    端が前記接続窓を介して露出されていることを特徴とす
    る半導体装置。
  5. 【請求項５】 請求項１に記載の半導体装置において、 前記第１のインナーリードの終端部が、前記封止手段の
    周面と一致し、 該第１のインナーリードの凹部の下方には複数の接続窓
    が設けられ、 該第１のインナーリードは、外部の接地電位に接続され
    ていることを特徴とする半導体装置。
  6. 【請求項６】 請求項１に記載の半導体装置において、 前記接続窓が、接地電位のバンプ部の固結部に接続され
    ることによって、前記第１のインナーリードが外部の接
    地電位に接続されていることを特徴とする半導体装置。
  7. 【請求項７】 請求項３に記載の半導体装置において、 第２の接続窓が、前記第２のインナーリードの下に設け
    られていることを特徴とする半導体装置。
  8. 【請求項８】 請求項４に記載の半導体装置において、 前記第２の接続窓が、前記第３のインナーリードの下に
    設けられていることを特徴とする半導体装置。
  9. 【請求項９】 請求項１に記載の半導体装置において、 複数の接続窓が、第１、第２、第３のインナーリードに
    対して設けられていることを特徴とする半導体装置。
JP32185392A 1992-12-01 1992-12-01 半導体装置 Expired - Fee Related JP3220264B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32185392A JP3220264B2 (ja) 1992-12-01 1992-12-01 半導体装置
US08/437,780 US5512781A (en) 1992-12-01 1995-05-09 Semiconductor package device for super high-frequency band

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32185392A JP3220264B2 (ja) 1992-12-01 1992-12-01 半導体装置

Publications (2)

Publication Number Publication Date
JPH06168988A JPH06168988A (ja) 1994-06-14
JP3220264B2 true JP3220264B2 (ja) 2001-10-22

Family

ID=18137154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32185392A Expired - Fee Related JP3220264B2 (ja) 1992-12-01 1992-12-01 半導体装置

Country Status (2)

Country Link
US (1) US5512781A (ja)
JP (1) JP3220264B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786460A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
US5750423A (en) * 1995-08-25 1998-05-12 Dai-Ichi Seiko Co., Ltd. Method for encapsulation of semiconductor devices with resin and leadframe therefor
JPH09312367A (ja) * 1996-05-23 1997-12-02 Mitsubishi Electric Corp 高周波半導体装置
JP2781783B2 (ja) * 1996-07-30 1998-07-30 山形日本電気株式会社 半導体装置用パッケージ
EP0895287A3 (en) 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JP2971449B2 (ja) * 1997-07-31 1999-11-08 松下電子工業株式会社 半導体装置、その製造方法及び半導体装置のリードフレーム
JP3939429B2 (ja) * 1998-04-02 2007-07-04 沖電気工業株式会社 半導体装置
US6075283A (en) 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US6204448B1 (en) 1998-12-04 2001-03-20 Kyocera America, Inc. High frequency microwave packaging having a dielectric gap
DE19905055A1 (de) 1999-02-08 2000-08-17 Siemens Ag Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US7323765B2 (en) * 2004-10-13 2008-01-29 Atmel Corporation Die attach paddle for mounting integrated circuit die
US20090309199A1 (en) * 2008-06-12 2009-12-17 Keith Richard Barkley Chip package for semiconductor devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220346A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 半導体装置とその製造方法
JPH0783074B2 (ja) * 1985-12-06 1995-09-06 ソニー株式会社 モ−ルドトランジスタ
JPS63112345U (ja) * 1987-01-13 1988-07-19
JPS63258050A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体装置
JPS63296252A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH0663319B2 (ja) * 1987-06-29 1994-08-22 株式会社一カク工業 湿潤コンクリ−トに対するゴムシ−ト防水施工法
JPS6422046U (ja) * 1987-07-29 1989-02-03
JPH01255259A (ja) * 1988-04-04 1989-10-12 Nec Corp 樹脂封止型半導体装置
JP2756791B2 (ja) * 1988-08-11 1998-05-25 株式会社日立製作所 樹脂封止型半導体装置
JPH0279449A (ja) * 1988-09-14 1990-03-20 Sharp Corp 半導体デバイスパッケージングステム
US5134448A (en) * 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
JP2520511B2 (ja) * 1990-10-26 1996-07-31 山形日本電気株式会社 高周波半導体装置
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same

Also Published As

Publication number Publication date
US5512781A (en) 1996-04-30
JPH06168988A (ja) 1994-06-14

Similar Documents

Publication Publication Date Title
JP3220264B2 (ja) 半導体装置
EP0393584B1 (en) High frequency semiconductor device
US5917241A (en) High frequency semiconductor device having source, drain, and gate leads
JP2574510B2 (ja) 高周波半導体装置
US6982479B2 (en) Semiconductor package with leadframe inductors
JPH06104372A (ja) 半導体装置
US8610237B2 (en) Semiconductor apparatus
JP2817693B2 (ja) 樹脂封止型半導体装置
JP2970622B2 (ja) 半導体装置及びその製造方法
JPH09213868A (ja) マイクロ波半導体集積回路用リ−ドフレ−ム
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JP3192238B2 (ja) 半導体装置の組立方法
US20230005800A1 (en) Semiconductor device and package
JPH0364033A (ja) 半導体装置およびその製造に用いるリードフレーム
JP4164013B2 (ja) 半導体装置
JP2718405B2 (ja) 半導体装置
JP3125868B2 (ja) 樹脂封止半導体装置
JP2570638B2 (ja) 半導体用パッケージ
JPS582060Y2 (ja) 超高周波トランジスタ装置
JPH0436112Y2 (ja)
JPS5919360A (ja) 電界効果トランジスタ
KR100257396B1 (ko) 반도체리드프레임제조방법
JPS6236290Y2 (ja)
JPH05259336A (ja) 樹脂封止型半導体装置
JPH05166960A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070810

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees