JPS61220346A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS61220346A JPS61220346A JP60061490A JP6149085A JPS61220346A JP S61220346 A JPS61220346 A JP S61220346A JP 60061490 A JP60061490 A JP 60061490A JP 6149085 A JP6149085 A JP 6149085A JP S61220346 A JPS61220346 A JP S61220346A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor element
- resin
- semiconductor device
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体素子を樹脂封止によりパッケージング
した半導体装置とその製造方法に関する。
した半導体装置とその製造方法に関する。
トランジスタ、ＩＣ，ＬＳＩ等の半導体素子のパッケー
ジング技術の一つとして、樹脂封止法が知られている。
ジング技術の一つとして、樹脂封止法が知られている。
これは半導体素子を樹脂によりモールドし、金、アルミ
ニウム等の金属ワイヤにより引出し電極を取出すもので
、金属キャップによる気密封止法に比べて量産性、経済
性に優れるという特徴がある。
ニウム等の金属ワイヤにより引出し電極を取出すもので
、金属キャップによる気密封止法に比べて量産性、経済
性に優れるという特徴がある。
しかしながら、従来の樹脂封止パッケージは引出し電極
である金属ワイヤとモールド樹脂との界面に空隙が生じ
易く、これを通して内部に水分が侵入するため、信頼性
に劣るという問題があり、その対策が望まれていた。
である金属ワイヤとモールド樹脂との界面に空隙が生じ
易く、これを通して内部に水分が侵入するため、信頼性
に劣るという問題があり、その対策が望まれていた。
本発明の目的は、半導体素子を樹脂モールドにより封止
した構造でありながら、信頼性に優れた半導体装置とそ
の製造方法を提供することにある。
した構造でありながら、信頼性に優れた半導体装置とそ
の製造方法を提供することにある。
本発明に係る半導体装置は、半導体素子を覆う絶縁性樹
脂からなるパッケージ内に、一端が半導体素子の電極パ
ッド部に接続され、他端が該パッケージ表面上に露出し
た導電性パターンを設け、これを引出し電極とすること
を特徴としている。
脂からなるパッケージ内に、一端が半導体素子の電極パ
ッド部に接続され、他端が該パッケージ表面上に露出し
た導電性パターンを設け、これを引出し電極とすること
を特徴としている。
また、このような構造の半導体装置を製造する方法とし
て、本発明では電極パッド部を有する半導体素子を該半
導体素子とほぼ同じ厚みを有し、かつ該半導体素子の外
形よりやや大きい孔部を有する絶縁性樹脂フィルムの該
孔部に挿入した後、少なくとも電極パッド部が形成され
た面上に第１の絶縁性樹脂層を形成して熱プレスにより
絶縁性樹脂フィルムと一体化し、次いでこの第１の絶縁
性樹脂層と絶縁性樹脂フィルムとが一体化されてなる樹
脂体の電極パッド部上方部位にコンタクト用孔を形成す
る。そして、この樹脂体上にその一端がコンタクト用孔
を通して電極パッド部に接触するように引出し電極とな
る導電性樹脂パターンを印刷等により形成した後、樹脂
体および導電性樹脂パターン上に、例えば該導電性樹脂
パターンに面した部分に孔を有する第２の絶縁性樹脂層
を形成し熱プレスによりこれら樹脂体および導電性パタ
ーンと一体化すると共に、導電性パターンの他端を露出
させることによって、半導体素子が絶縁性樹脂からなる
パッケージによって覆われ、かつこのパッケージ内に導
電性樹脂パターンからなる引出し電極が設けられた構造
の半導体装置を得る。
て、本発明では電極パッド部を有する半導体素子を該半
導体素子とほぼ同じ厚みを有し、かつ該半導体素子の外
形よりやや大きい孔部を有する絶縁性樹脂フィルムの該
孔部に挿入した後、少なくとも電極パッド部が形成され
た面上に第１の絶縁性樹脂層を形成して熱プレスにより
絶縁性樹脂フィルムと一体化し、次いでこの第１の絶縁
性樹脂層と絶縁性樹脂フィルムとが一体化されてなる樹
脂体の電極パッド部上方部位にコンタクト用孔を形成す
る。そして、この樹脂体上にその一端がコンタクト用孔
を通して電極パッド部に接触するように引出し電極とな
る導電性樹脂パターンを印刷等により形成した後、樹脂
体および導電性樹脂パターン上に、例えば該導電性樹脂
パターンに面した部分に孔を有する第２の絶縁性樹脂層
を形成し熱プレスによりこれら樹脂体および導電性パタ
ーンと一体化すると共に、導電性パターンの他端を露出
させることによって、半導体素子が絶縁性樹脂からなる
パッケージによって覆われ、かつこのパッケージ内に導
電性樹脂パターンからなる引出し電極が設けられた構造
の半導体装置を得る。
本発明において、半導体素子の電極パッド部はＡｊ２等
による単層のものでもよいが、長期にわたる信頼性確保
の観点からへ２等を下地層としてその上にさらに金属層
を１層あるいは２層以上形成し、表面を銅、金、白金、
パラジウム、銀、半田。
による単層のものでもよいが、長期にわたる信頼性確保
の観点からへ２等を下地層としてその上にさらに金属層
を１層あるいは２層以上形成し、表面を銅、金、白金、
パラジウム、銀、半田。
ニッケル等の不活性な金属とすることがより望ましい。
パッケージを構成する絶縁性樹脂としては基本的に何で
もよいが、半導体素子に悪影響を与えるような材質（例
えばアルカリ金属イオン、ハロゲン金属イオンを比較的
多量含み、半導体素子のへ２配線部を浸蝕するようなも
の、あるいは硬化時に半導体素子を破壊したり有毒ガス
を浸透させないもの）が望ましいのは勿論であり、かつ
製造プロセスの条件に耐え、電気絶縁性の優れたものが
良く、さらに望ましくは半導体素子との熟ストレスを小
ざくするため熱膨張率が比較的小さくＳｉ等のそれに近
い材質であることが望ましい。
もよいが、半導体素子に悪影響を与えるような材質（例
えばアルカリ金属イオン、ハロゲン金属イオンを比較的
多量含み、半導体素子のへ２配線部を浸蝕するようなも
の、あるいは硬化時に半導体素子を破壊したり有毒ガス
を浸透させないもの）が望ましいのは勿論であり、かつ
製造プロセスの条件に耐え、電気絶縁性の優れたものが
良く、さらに望ましくは半導体素子との熟ストレスを小
ざくするため熱膨張率が比較的小さくＳｉ等のそれに近
い材質であることが望ましい。
具体的には例えばポリカーボネート樹脂、ポリフ工二レ
ンサルフ１イド樹脂、ポリエチレンテレフタレート樹脂
、ポリブチレンテレフタレート樹脂。
ンサルフ１イド樹脂、ポリエチレンテレフタレート樹脂
、ポリブチレンテレフタレート樹脂。
ポリスルフォン樹脂、ポリアセタール樹脂、４フツ化エ
チレン６フツ化プロピレン樹脂等を挙げることができる
。
チレン６フツ化プロピレン樹脂等を挙げることができる
。
一方、導電性樹脂は絶縁性樹脂に金属粉を混入させたも
のが使用される。この導電性樹脂の樹脂成分としてはパ
ッケージとのなじみをより良くするという観点から、パ
ッケージに使用した絶縁性樹脂と同一、あるいは同種の
材料が好適でおる。
のが使用される。この導電性樹脂の樹脂成分としてはパ
ッケージとのなじみをより良くするという観点から、パ
ッケージに使用した絶縁性樹脂と同一、あるいは同種の
材料が好適でおる。
金属粉としては金、白金、パラジウム、銀等の貴金属粉
またはこれらの混合粉、あるいはこれに他の卑金属粉を
混ぜたものが使用できる。
またはこれらの混合粉、あるいはこれに他の卑金属粉を
混ぜたものが使用できる。
本発明によれば、引出し電極がパッケージと同じく樹脂
を成分としているため、金属ワイヤを引出し電極に使用
する従来の樹脂封止半導体装置と比較して、パッケージ
・引出し電極間のなじみが良く、空隙は極めて生じにく
い。従って、水分の侵入等のおそれがなく、樹脂封止法
の利点を保持しながら信頼性を著しく向上させることが
できる。
を成分としているため、金属ワイヤを引出し電極に使用
する従来の樹脂封止半導体装置と比較して、パッケージ
・引出し電極間のなじみが良く、空隙は極めて生じにく
い。従って、水分の侵入等のおそれがなく、樹脂封止法
の利点を保持しながら信頼性を著しく向上させることが
できる。
また、本発明の製造方法によれば熱プレスにより絶縁性
樹脂からなるパッケージおよび導電性樹脂パターンから
なる引出し電極を一体化するため、導電性樹脂を単に印
刷したままの状態に比べてその導電率が大幅に向上しく
２倍以上）、かつ絶縁性樹脂との密着性が向上して封止
効果を一層良好にすることができる。
樹脂からなるパッケージおよび導電性樹脂パターンから
なる引出し電極を一体化するため、導電性樹脂を単に印
刷したままの状態に比べてその導電率が大幅に向上しく
２倍以上）、かつ絶縁性樹脂との密着性が向上して封止
効果を一層良好にすることができる。
第１図（ａ＞（ｂ）は本発明の一実施例に係る半導体装
置の平面図および断面図であり、トランジスタ、ＩＣ，
ＬＳＩ等の半導体素子１が絶縁性樹脂からなるパッケー
ジ３内に収納され、さらにパッケージ３内に導電性樹脂
からなる引出し電極４が設けられている。引出し電極４
の各一端は半導体素子１の電極パッド部２に接触し、各
他端はパッケージ３の主表面から露出し該主表面の周部
に沿って配列されている。なお、半導体素子１は裸のチ
ップ状でもよいが、ポリイミド樹脂、エポキシ樹脂、シ
リコーン樹脂等からなる保護膜がコーティングされたも
のでもよい。
置の平面図および断面図であり、トランジスタ、ＩＣ，
ＬＳＩ等の半導体素子１が絶縁性樹脂からなるパッケー
ジ３内に収納され、さらにパッケージ３内に導電性樹脂
からなる引出し電極４が設けられている。引出し電極４
の各一端は半導体素子１の電極パッド部２に接触し、各
他端はパッケージ３の主表面から露出し該主表面の周部
に沿って配列されている。なお、半導体素子１は裸のチ
ップ状でもよいが、ポリイミド樹脂、エポキシ樹脂、シ
リコーン樹脂等からなる保護膜がコーティングされたも
のでもよい。
第２図〜第４図に本発明の他の実施例に係る半導体装置
を示す。第２図に示す実施例はパッケージ３の側面に主
表面とほぼ直角方向に沿った溝を有し、この溝内に引出
し電極５の露出部を設けたものである。この構造は基板
上に半田付けで半導体装置を実装するのに適している。
を示す。第２図に示す実施例はパッケージ３の側面に主
表面とほぼ直角方向に沿った溝を有し、この溝内に引出
し電極５の露出部を設けたものである。この構造は基板
上に半田付けで半導体装置を実装するのに適している。
第３図に示す実施例は引出し電極６の露出部をパッケー
ジ３の主表面上に格子状に配列形成したものであり、第
１図や第２図の構造に比べて引出し電極露出部の間隔を
より広くとりながら、より多くの引出し電極露出部を配
列できるという利点を持つものである。
ジ３の主表面上に格子状に配列形成したものであり、第
１図や第２図の構造に比べて引出し電極露出部の間隔を
より広くとりながら、より多くの引出し電極露出部を配
列できるという利点を持つものである。
一方、第４図の実施例は半導体素子１の裏面（電極パッ
ド部２が形成された面と反対側の面）に接着層７を介し
て金属板またはセラミック板からなる放熱板８を接触さ
せ、この放熱板８の半導体素子１と反対側の面をパッケ
ージ３から露出させたものであり、半導体素子１の放熱
効果を格段に上げることができるという利点を有する。
ド部２が形成された面と反対側の面）に接着層７を介し
て金属板またはセラミック板からなる放熱板８を接触さ
せ、この放熱板８の半導体素子１と反対側の面をパッケ
ージ３から露出させたものであり、半導体素子１の放熱
効果を格段に上げることができるという利点を有する。
第４図では第１図の構造を基本にしているが、同様の構
造を第２図あるいは第３図の構造と組合わせることも可
能である。
造を第２図あるいは第３図の構造と組合わせることも可
能である。
次に、本発明に係る半導体装置の製造方法を説明する。
第５図は第１図の半導体層の製造工程を示したものであ
る。
る。
まず、半導体素子１として例えば４Ｘ４ｓ角。
厚さ０．２８８のメモリチップを用意し、これを第５図
（ａ）に示すように半導体素子１とほぼ同じ厚み（例え
ば０．２ｓ程度）を有し、かつ半導体素子１の外形より
やや大きい（例えば４．１×４．１ｍｍ角度）の孔１２
を有した絶縁性樹脂フィルム１１（例えばポリカーボネ
ート樹脂フィルム）の孔１２に挿入する。なお、半導体
素子１の電極パッド２は表面層が０．２μｍ厚程度のＡ
ｕ膜からなるものとする。
（ａ）に示すように半導体素子１とほぼ同じ厚み（例え
ば０．２ｓ程度）を有し、かつ半導体素子１の外形より
やや大きい（例えば４．１×４．１ｍｍ角度）の孔１２
を有した絶縁性樹脂フィルム１１（例えばポリカーボネ
ート樹脂フィルム）の孔１２に挿入する。なお、半導体
素子１の電極パッド２は表面層が０．２μｍ厚程度のＡ
ｕ膜からなるものとする。
次いで、第５図（ｂ）に示すように少なくとも半導体素
子１の電極パッド部２が形成された面上、図では絶縁性
フィルム１１の上下に、第１の絶縁性樹脂層１３．１４
として例えば厚さ３０μｍ程度のポリカーボネート樹脂
フィルムを静置し、１４０°Ｃで３分間加熱後、樹脂圧
１０ＫＩ／ｃ４でプレスし、この加圧状態で冷却した。
子１の電極パッド部２が形成された面上、図では絶縁性
フィルム１１の上下に、第１の絶縁性樹脂層１３．１４
として例えば厚さ３０μｍ程度のポリカーボネート樹脂
フィルムを静置し、１４０°Ｃで３分間加熱後、樹脂圧
１０ＫＩ／ｃ４でプレスし、この加圧状態で冷却した。
この工程により第５図（Ｃ）に示すように、絶縁性樹脂
フィルム１１と第１の絶縁性樹脂層１３．１４とが一体
化され、この一体化された樹脂体１５内に半導体素子１
が埋め込まれた構造のものが得られた。
フィルム１１と第１の絶縁性樹脂層１３．１４とが一体
化され、この一体化された樹脂体１５内に半導体素子１
が埋め込まれた構造のものが得られた。
次いで、１．０６μｍの波長を持つ Ｎｄ：ＹＡＧレー
ザ装置（東芝製レーザトリマーＬＡＹ７１１）を用い、
ビーム径５０μｍ、平均出力５Ｗでパルス状のレーザビ
ームを樹脂体１５の電極パッド部２の上方部位に照射し
て、この部分に第５図（ｄ）のように６０μｍφのコン
タクト用孔１６を形成した。
ザ装置（東芝製レーザトリマーＬＡＹ７１１）を用い、
ビーム径５０μｍ、平均出力５Ｗでパルス状のレーザビ
ームを樹脂体１５の電極パッド部２の上方部位に照射し
て、この部分に第５図（ｄ）のように６０μｍφのコン
タクト用孔１６を形成した。
次に、平均粒径３μｍの銀粉９２重量部と、シクロへキ
サノン／ブチルカルピトールアセテートの混合溶剤に溶
解させたポリカーボネート樹脂８重量部とを混線調製し
た導電性樹脂ペーストを所定パターンに印刷して乾燥さ
せ、第５図（ｅ）に示すように第５図（ｄ）の工程で形
成したコンタクト用孔１６を通して電極パッド部２と一
端が接触した導電性樹脂パターン１７を形成した。
サノン／ブチルカルピトールアセテートの混合溶剤に溶
解させたポリカーボネート樹脂８重量部とを混線調製し
た導電性樹脂ペーストを所定パターンに印刷して乾燥さ
せ、第５図（ｅ）に示すように第５図（ｄ）の工程で形
成したコンタクト用孔１６を通して電極パッド部２と一
端が接触した導電性樹脂パターン１７を形成した。
次いで第５図（ｆ＞に示すように、導電性樹脂パターン
１７に面し、かつ第１図にあける引出し電極４のパッケ
ージ３からの露出部に相当する位置に１ｓＸ０．５ｍの
角形の孔１９を有する１００μｍ厚のポリカーボネート
樹脂フィルムからなる第２の絶縁性樹脂層１８を樹脂体
１５上に位置合せして静置し、また樹脂体１５の裏面側
には孔のない１００μｍ厚のポリカーボネート樹脂フィ
ルムからなる第３の絶縁性樹脂層２０を静置して、第５
図（Ｃ）の工程と同一条件で熱プレスを行なった。これ
により第５図（ｑ）に示すように、樹脂体１５と第２お
よび第３の絶縁性樹脂層１８．２０が一体化されると共
に、この一体化された樹脂体２１内に樹脂体２１と強固
に密着した状態で導電性樹脂パターン１７が埋め込まれ
、かつこの導電性樹脂パターン１７の他端が樹脂体２１
の表面から露出した構造のものが得られた。
１７に面し、かつ第１図にあける引出し電極４のパッケ
ージ３からの露出部に相当する位置に１ｓＸ０．５ｍの
角形の孔１９を有する１００μｍ厚のポリカーボネート
樹脂フィルムからなる第２の絶縁性樹脂層１８を樹脂体
１５上に位置合せして静置し、また樹脂体１５の裏面側
には孔のない１００μｍ厚のポリカーボネート樹脂フィ
ルムからなる第３の絶縁性樹脂層２０を静置して、第５
図（Ｃ）の工程と同一条件で熱プレスを行なった。これ
により第５図（ｑ）に示すように、樹脂体１５と第２お
よび第３の絶縁性樹脂層１８．２０が一体化されると共
に、この一体化された樹脂体２１内に樹脂体２１と強固
に密着した状態で導電性樹脂パターン１７が埋め込まれ
、かつこの導電性樹脂パターン１７の他端が樹脂体２１
の表面から露出した構造のものが得られた。
この第５図（ｆ＞の構造体を破線で示す位置で８ｓＸ８
ｍ角となるように切断することによって、第１図に示し
た半導体装置を得ることができた。
ｍ角となるように切断することによって、第１図に示し
た半導体装置を得ることができた。
なお、この半導体装置の厚さは５００μｍであり、また
引出し電極４の数は３２個とした。この装置について動
作試験を試みたところ、正常に動作することが確認され
た。
引出し電極４の数は３２個とした。この装置について動
作試験を試みたところ、正常に動作することが確認され
た。
次に、第２図〜第４図に示した半導体装置の製造方法に
ついて述べる。第２図に示した半導体装置の製造工程を
説明すると、第５図（ａ）〜（ｅ）の工程までは先と同
じであり、第５図（ｆ＞の工程における第２の絶縁性樹
脂層１８の代りに孔１９のない絶縁性樹脂層を使用し、
加熱プレス後、引出し電極５の露出部に相当する位置に
０．６＃φの孔を３２個形成し、その孔内に導電性樹脂
ペーストを浸透させてスルーホール加工し、吃燥後、切
断線がスルーホールの中心を通るように８ＭＸ８Ｍ角の
大きさに切断した。これによりスルーホールの直径方向
の半分がパッケージ３の側面上に溝状に引出し電極５と
して露出した、第２図に示す構造の半導体装置が得られ
た。
ついて述べる。第２図に示した半導体装置の製造工程を
説明すると、第５図（ａ）〜（ｅ）の工程までは先と同
じであり、第５図（ｆ＞の工程における第２の絶縁性樹
脂層１８の代りに孔１９のない絶縁性樹脂層を使用し、
加熱プレス後、引出し電極５の露出部に相当する位置に
０．６＃φの孔を３２個形成し、その孔内に導電性樹脂
ペーストを浸透させてスルーホール加工し、吃燥後、切
断線がスルーホールの中心を通るように８ＭＸ８Ｍ角の
大きさに切断した。これによりスルーホールの直径方向
の半分がパッケージ３の側面上に溝状に引出し電極５と
して露出した、第２図に示す構造の半導体装置が得られ
た。
次に、第３図に示した半導体装置の製造工程を説明する
と、やはり第５図（ａ）〜（ｅ）の工程まで同じとし、
（ｅ）の工程後加熱プレスしてから導電性樹脂ペースト
を端部が格子状に配列されるように印刷し、次いで１．
２５ｍピッチで０．６！Ｈ１φの孔を６Ｘ６個格子状に
形成した厚さ３０μｍのポリカーボネートフィルムを当
て、再度加熱プレスした後、７ＭＸ７Ｍの大きざに切断
した。
と、やはり第５図（ａ）〜（ｅ）の工程まで同じとし、
（ｅ）の工程後加熱プレスしてから導電性樹脂ペースト
を端部が格子状に配列されるように印刷し、次いで１．
２５ｍピッチで０．６！Ｈ１φの孔を６Ｘ６個格子状に
形成した厚さ３０μｍのポリカーボネートフィルムを当
て、再度加熱プレスした後、７ＭＸ７Ｍの大きざに切断
した。
さらに、第４図に示した半導体装置の製造工程を説明す
ると、放熱板８として例えば板厚０．３履で８ＭＸ８Ｍ
の大きさのタングステン板を用意し、これに接着層７と
して導電性銀ペースト（デュポンファーイースト社製コ
ンダクタ−ペースト６８３Ｂ ）を塗布し、この塗布面
を半導体素子１の裏面に押圧してから２００℃、１時間
で加熱硬化させることによって半導体素子１と放熱板８
とが一体化されたものを予め作製し、これを放熱板８面
に薄く接着剤（住友スリーエム社製スコッチウェルドＪ
Ａ−７３７０＞を塗布したものを使用して、第５図とほ
ぼ同様の工程を実施した。但し、その場合は放熱板８の
表面を露出させる必要から、第５図にあける裏面側の絶
縁性樹脂層１４．２０等は形成しなかった。
ると、放熱板８として例えば板厚０．３履で８ＭＸ８Ｍ
の大きさのタングステン板を用意し、これに接着層７と
して導電性銀ペースト（デュポンファーイースト社製コ
ンダクタ−ペースト６８３Ｂ ）を塗布し、この塗布面
を半導体素子１の裏面に押圧してから２００℃、１時間
で加熱硬化させることによって半導体素子１と放熱板８
とが一体化されたものを予め作製し、これを放熱板８面
に薄く接着剤（住友スリーエム社製スコッチウェルドＪ
Ａ−７３７０＞を塗布したものを使用して、第５図とほ
ぼ同様の工程を実施した。但し、その場合は放熱板８の
表面を露出させる必要から、第５図にあける裏面側の絶
縁性樹脂層１４．２０等は形成しなかった。
なあ、本発明は要旨を逸脱しない範囲で種々変形実施が
可能であり、例えば前述のようにして得られた半導体装
置を他の半導体装置と接続する場合は、先の説明と同様
に導電性樹脂パターンによって接続を行なえばよい。ま
た、他の半導体装置と半田で接続することも可能であり
、その場合においては例えばポリスルフォン樹脂のよう
な耐熱性のある絶縁性樹脂をパッケージ材料に使用し、
引出し電極の端部にｃｕ、Ｎ ｉ、ＡＵ等の無電解メッ
キを施せばよい。この場合、ポリスルフォン樹脂は透明
度が高いので、フェイスダウンボンディングで基板上に
実装する場合でも半田ブリッジを目で確認できるという
利点があり、このような確認のできない従来のフェイス
ダウンボンディング方式で実装を行なうフリップチップ
素子等の半導体装置に比べ製造上有利でおる。
可能であり、例えば前述のようにして得られた半導体装
置を他の半導体装置と接続する場合は、先の説明と同様
に導電性樹脂パターンによって接続を行なえばよい。ま
た、他の半導体装置と半田で接続することも可能であり
、その場合においては例えばポリスルフォン樹脂のよう
な耐熱性のある絶縁性樹脂をパッケージ材料に使用し、
引出し電極の端部にｃｕ、Ｎ ｉ、ＡＵ等の無電解メッ
キを施せばよい。この場合、ポリスルフォン樹脂は透明
度が高いので、フェイスダウンボンディングで基板上に
実装する場合でも半田ブリッジを目で確認できるという
利点があり、このような確認のできない従来のフェイス
ダウンボンディング方式で実装を行なうフリップチップ
素子等の半導体装置に比べ製造上有利でおる。
第１図（ａ）（ｂ）は本発明の第１の実施例に係る半導
体装置の平面図および断面図、第２図（ａ＞（ｂ）は本
発明の第２の実施例に係る半導体装置の平面図および側
面図、第３図は本発明の第３の実施例に係る半導体装置
の平面図、第４図は本発明の第４の実施例に係る半導体
装置の断面図、第５図（ａ）〜（Ｑ）は本発明の実施例
に係る半導体装置の製造方法を説明するための工程図で
ある。 １・・・半導体素子、２・・・電極パッド部、３・・・
絶縁性樹脂からなるパッケージ、４・・・導電性樹脂パ
ターンからなる引出し電極、１１・・・絶縁性樹脂フィ
ルム、１２・・・孔、１３．１４・・・第１の絶縁性樹
脂層、１５・・・樹脂体、１６・・・コンタクト用孔、
１７・・・導電性樹脂パターン、１８・・・第２の絶縁
性樹脂層、１９・・・孔、２０・・・第３の絶縁性樹脂
層、２１・・・樹脂体。 出願人代理人 弁理士 鈴江武彦 第１ＷＪ 第２図 第３図
体装置の平面図および断面図、第２図（ａ＞（ｂ）は本
発明の第２の実施例に係る半導体装置の平面図および側
面図、第３図は本発明の第３の実施例に係る半導体装置
の平面図、第４図は本発明の第４の実施例に係る半導体
装置の断面図、第５図（ａ）〜（Ｑ）は本発明の実施例
に係る半導体装置の製造方法を説明するための工程図で
ある。 １・・・半導体素子、２・・・電極パッド部、３・・・
絶縁性樹脂からなるパッケージ、４・・・導電性樹脂パ
ターンからなる引出し電極、１１・・・絶縁性樹脂フィ
ルム、１２・・・孔、１３．１４・・・第１の絶縁性樹
脂層、１５・・・樹脂体、１６・・・コンタクト用孔、
１７・・・導電性樹脂パターン、１８・・・第２の絶縁
性樹脂層、１９・・・孔、２０・・・第３の絶縁性樹脂
層、２１・・・樹脂体。 出願人代理人 弁理士 鈴江武彦 第１ＷＪ 第２図 第３図
Claims (7)
- （１）電極パッド部を有する半導体素子と、この半導体
素子を覆う絶縁性樹脂からなるパッケージと、このパッ
ケージ内に設けられ、一端が前記半導体素子の電極パッ
ド部に接合され、他端が該パッケージ表面上に露出した
導電性樹脂パターンからなる引出し電極とを備えたこと
を特徴とする半導体装置。 - （２）前記半導体素子はその表面の一部が放熱板に接触
して設けられたものであり、該放熱板の一部が前記パッ
ケージの表面から露出して設けられていることを特徴と
する特許請求の範囲第１項記載の半導体装置。 - （３）前記引出し電極の前記パッケージ表面からの露出
部が該パッケージの主表面上周部に配列されていること
を特徴とする特許請求の範囲第１項記載の半導体装置。 - （４）前記引出し電極の前記パッケージ表面からの露出
部が該パッケージの側面上に主表面とほぼ直角方向に沿
って形成されていることを特徴とする特許請求の範囲第
１項記載の半導体装置。 - （５）前記引出し電極の前記パッケージ表面からの露出
部が該パッケージの主表面上に格子状に配列されている
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。 - （６）電極パッド部を有する半導体素子を該半導体素子
とほぼ同じ厚みを有し、かつ該半導体素子の外形よりや
や大きい孔部を有する絶縁性樹脂フィルムの該孔部に挿
入する工程と、前記半導体素子の少なくとも前記電極パ
ッド部が形成された面上に第１の絶縁性樹脂層を形成し
熱プレスにより前記絶縁性樹脂フィルムと一体化する工
程と、この第１の絶縁性樹脂層と前記絶縁性フィルムと
が一体化されてなる樹脂体の前記電極パッド部上方部位
にコンタクト用孔を形成する工程と、前記樹脂体上にそ
の一端が前記コンタクト用孔を通して前記電極パッド部
に接触するように引出し電極となる導電性樹脂パターン
を形成する工程と、前記樹脂体および前記導電性樹脂パ
ターン上に第２の絶縁性樹脂層を形成し熱プレスにより
該樹脂体および導電性樹脂パターンと一体化すると共に
、前記導電性樹脂パターンの他端を露出させる工程とを
備えたことを特徴とする半導体装置の製造方法。 - （７）前記第２の絶縁性樹脂層が前記導電性樹脂パター
ンの面した部分に孔を有することを特徴とする特許請求
の範囲第６項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061490A JPS61220346A (ja) | 1985-03-26 | 1985-03-26 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061490A JPS61220346A (ja) | 1985-03-26 | 1985-03-26 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61220346A true JPS61220346A (ja) | 1986-09-30 |
Family
ID=13172583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60061490A Pending JPS61220346A (ja) | 1985-03-26 | 1985-03-26 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61220346A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01100443U (ja) * | 1987-12-25 | 1989-07-05 | ||
| US5139969A (en) * | 1990-05-30 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin molded semiconductor device |
| US5373190A (en) * | 1991-08-12 | 1994-12-13 | Mitsubishi Denki Kabushiki Kaisha | Resin-sealed semiconductor device |
| US5512781A (en) * | 1992-12-01 | 1996-04-30 | Kabushiki Kaisha Toshiba | Semiconductor package device for super high-frequency band |
| JP2000101162A (ja) * | 1998-09-25 | 2000-04-07 | Asahi Kasei Denshi Kk | 小型磁電変換素子とその製造方法 |
| JP2011009408A (ja) * | 2009-06-25 | 2011-01-13 | Ricoh Co Ltd | 電子部品モジュール及び製造方法 |
-
1985
- 1985-03-26 JP JP60061490A patent/JPS61220346A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01100443U (ja) * | 1987-12-25 | 1989-07-05 | ||
| US5139969A (en) * | 1990-05-30 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin molded semiconductor device |
| US5373190A (en) * | 1991-08-12 | 1994-12-13 | Mitsubishi Denki Kabushiki Kaisha | Resin-sealed semiconductor device |
| US5512781A (en) * | 1992-12-01 | 1996-04-30 | Kabushiki Kaisha Toshiba | Semiconductor package device for super high-frequency band |
| JP2000101162A (ja) * | 1998-09-25 | 2000-04-07 | Asahi Kasei Denshi Kk | 小型磁電変換素子とその製造方法 |
| JP4573368B2 (ja) * | 1998-09-25 | 2010-11-04 | 旭化成エレクトロニクス株式会社 | フェースダウン接続用小型磁電変換素子の製造方法 |
| JP2011009408A (ja) * | 2009-06-25 | 2011-01-13 | Ricoh Co Ltd | 電子部品モジュール及び製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210143089A1 (en) | Semiconductor package with wettable flank | |
| US6534391B1 (en) | Semiconductor package having substrate with laser-formed aperture through solder mask layer | |
| US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| US4363076A (en) | Integrated circuit package | |
| US4396936A (en) | Integrated circuit chip package with improved cooling means | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| US8994168B2 (en) | Semiconductor package including radiation plate | |
| JP2007503721A (ja) | リバーシブル・リードレス・パッケージとその製造および使用方法 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JPH03503342A (ja) | 半導体装置パッケージ及びその製造方法 | |
| JPS61220346A (ja) | 半導体装置とその製造方法 | |
| JP2000164761A (ja) | 半導体装置および製造方法 | |
| JP2699929B2 (ja) | 半導体装置 | |
| CN105552044B (zh) | 表面安装型电阻桥的封装结构和封装工艺 | |
| JP2000150716A (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JP2000252391A (ja) | 半導体素子実装配線基板およびその実装構造 | |
| JPH0241906B2 (ja) | ||
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP2000058592A (ja) | 半導体装置とその製造方法 |