JP2000101162A - 小型磁電変換素子とその製造方法 - Google Patents

小型磁電変換素子とその製造方法

Info

Publication number
JP2000101162A
JP2000101162A JP10272201A JP27220198A JP2000101162A JP 2000101162 A JP2000101162 A JP 2000101162A JP 10272201 A JP10272201 A JP 10272201A JP 27220198 A JP27220198 A JP 27220198A JP 2000101162 A JP2000101162 A JP 2000101162A
Authority
JP
Japan
Prior art keywords
resin layer
conductive resin
substrate
semiconductor device
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10272201A
Other languages
English (en)
Other versions
JP4573368B2 (ja
Inventor
Toshiaki Fukunaka
敏昭 福中
Hideki Araki
秀輝 荒木
Kaoru Kuraki
薫 久良木
Takeki Matsui
雄毅 松居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP27220198A priority Critical patent/JP4573368B2/ja
Publication of JP2000101162A publication Critical patent/JP2000101162A/ja
Application granted granted Critical
Publication of JP4573368B2 publication Critical patent/JP4573368B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 素子の表裏面および側面の少なくとも一部が
樹脂で覆われ、極めて小さな投影面積と薄型化を可能と
し、さらに、実装の良否の判定が、素子を破壊せずに各
種の光学的手段による観察によって可能となる小型の磁
電変換素子を提供する。 【解決手段】 磁電変換素子は基板上に磁気に感ずる半
導体薄膜と内部電極とを備えた半導体装置を有し、内部
電極の上に第1の導電性樹脂層が形成されており、基板
表面の半導体薄膜上および第1の導電性樹脂層上および
基板の裏面と側面の少なくとも一部が樹脂層で覆われ、
基板表面の樹脂層上の所定の箇所に第2の導電性樹脂層
が形成され、第2の導電性樹脂層は内部電極、第1の導
電性樹脂層と電気的に接続し、かつ第2の導電性樹脂層
が磁電変換素子の表面に露出しており、その基板表面の
露出部分が外部電極となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、極めて小型でかつ
実装時での良否の判定を素子を破壊せずに行うことが出
来、かつ半導体装置部分の形成が簡便な小型磁電変換素
子とその製造方法に関する。
【0002】
【従来の技術】磁電変換素子は、VTR、フロッピーデ
ィスクやCD−ROM等のドライブモーター用の回転位
置検出センサあるいはポテンショメーター、歯車センサ
として広く用いられている。これら電子部品の小型化に
伴って、磁電変換素子もより小型化への要求が益々強ま
っている。
【0003】磁電変換素子の中、最も多く使用されてい
るホール素子を例にして小型化の状況を説明する。最も
小型のホール素子として現在市販されているものの外形
寸法は、実装用の外部電極であるリードフレームを含め
て、2.5mm×1.5mmの投影寸法で高さが0.6
mmあるいは、2.1mm×2.1mmの投影寸法で高
さが0.55mmである。この素子は高さの低いことが
特徴となっている。ちなみにこれらの素子の感度である
定電圧駆動時の出力電圧は、0.05Tの磁界下、1V
の入力電圧の際にホール出力電圧が70mV程度であ
る。感度がより高く要求される場合には高さが上記より
高くなるが、投影面積はほぼ変わらない。
【0004】リードフレームを介在させない方式として
テープキャリア方式が提案されている。この方式では、
半導体装置の電極部をテープにバンプで接続して、実装
基板等に実装するやり方である。これもテープの厚みの
介在分だけ厚さが制限される。また、素子自体が樹脂で
覆われにくい。
【0005】コンデンサー等はいわゆるチップ素子にな
り、チップ・オン・ボード方式で実装基板に実装するや
り方がとられ、まさに小型化の要請に答えてきている。
このような概念を磁電変換素子に適用することができれ
ば良いのだが、樹脂で覆わないとどうしても信頼性上の
問題が生じる。
【0006】特開平8−64725号公報には、上述し
た不都合を解消して薄膜化を達成する半導体装置とその
製造方法が開示されている。すなわち、半導体ペレット
の電極上にバンプまたはAuボールを形成し、このバン
プまたはAuボールをモールド樹脂の表面に露出させた
ことを特徴とする樹脂封止型半導体装置とその製造方法
である。ICカードやメモリカード用等の薄膜化がこの
方法で可能となる。しかし、この方法では、平坦な表面
にのみ外部電極が形成されているので、その素子を実装
する際には、実装の良否の判定が素子を破壊しない限り
不可能で、磁電変換素子のようにほぼ自動実装されてい
る現状では適用できない。
【0007】
【発明が解決しようとする課題】本発明は、上述した従
来の問題点を解決し、素子の表裏面と側面の少なくとも
一部が樹脂で覆われ、かつ極めて小さな投影面積を可能
とし、さらに、実装の良否の判定が、素子を破壊せずに
各種の光学的手段による観察によって可能となる小型磁
電変換素子を提供すること、およびそのような素子を簡
便に製造する方法を提供することを目的とする。
【0008】
【課題を解決するための手段】現状の磁電変換素子は、
内部電極を有する磁気に感ずる半導体薄膜から本質的に
なる、半導体装置を、リードフレームのアイランド部と
呼ばれる部分に固着し、リードフレームと内部電極を金
属細線で結線し、次いで、半導体装置を覆うリードフレ
ームの一部を含めた部分を樹脂によりモールドし、バリ
取り、フォーミング、電磁気的検査等の工程を経て製造
されている。図18は、このようにして製造された素子
の一例として上述した比較的小型の素子の外形を示す図
で、(A)は側面図、(B)は平面図である。高さhは
0.8mm、幅wは1.25mm、リードフレームを含
めた長さLおよび幅Wはそれぞれ2.1mmである。
【0009】本発明者らは、鋭意検討を重ねた結果、現
状のようなリードフレームを用いている限り特に投影面
積の上での小型化には自ずと限界があるという結論に達
した。素子はモールドされるのであるが、モールド寸法
自体は1.5mm×1.5mm程度にできても、そこか
らはみでたリードフレームを実装のためにフォーミング
する必要があり、そのはみだし部分が小型化の足枷にな
っている。また、リードフレームの厚みにも限界がある
こと、リードフレームの表裏をモールド樹脂で覆う必要
があることなどで、高さにも限界がある。
【0010】本発明はこのような結論から出発し、磁電
変換素子全体の寸法を、実装用電極も含めてモールド寸
法程度にする工夫からなされた。
【0011】すなわち、本発明による磁電変換素子は、
基板上に磁気に感ずる半導体薄膜と内部電極を備えた半
導体装置を有する磁電変換素子において、前記内部電極
は金属からなり、該内部電極の上に第1の導電性樹脂層
が形成されており、前記内部電極は前記第1の導電性樹
脂層を介して外部電極である第2の導電性樹脂層と電気
的に導通しており、かつ基板の裏面全面および基板表面
の前記第1の導電性樹脂層を介して外部に導通する部分
以外の部分および基板側面の少なくとも一部が樹脂で覆
われていることを特徴とする小型磁電変換素子である。
【0012】ここで、前記基板が高透磁率磁性体であ
り、前記磁気に感ずる半導体薄膜の感磁部が高透磁率磁
性体によって挟まれていることができる。
【0013】また、本発明による磁電変換素子の製造方
法は、基板表面に形成された磁気に感ずる半導体薄膜上
に最終の小型磁電変換素子のパターン状に多数個の内部
電極を形成して多数個の半導体装置を一括して形成する
工程、前記内部電極部分に隣り合う半導体装置の内部電
極部分に跨って第1の導電性樹脂層を形成する工程、各
半導体装置を分離するように前記第1の導電性樹脂層を
含めて基板に切り込みを入れる工程、前記基板の裏面全
面および前記半導体装置、内部電極および前記第1の導
電性樹脂層を覆うように絶縁性の樹脂層を形成する工
程、前記第1の導電性樹脂層の各電極部分の少なくとも
一部が見えるまで研磨する工程、表面に露出している前
記第1の導電性樹脂層を少なくともカバーするように第
2の導電性樹脂層を付与する工程、および前記切り込み
部に沿って前記基板裏面の樹脂層を含めて半導体装置を
個別に切断して多数個の磁電変換素子を個別化する工程
を特徴とする磁電変換素子の製造方法である。
【0014】ここで、基板裏面に絶縁性の樹脂層を形成
した後に基板に切り込みを入れることができる。このよ
うにすれば、外部電極を除く素子のほぼ全面を樹脂で覆
うことができる。
【0015】このような構造にすることで、例えば、前
述のような比較的感度の低い素子で0.9mm×0.9
mmの投影寸法で高さが0.35mm、感度の高い素子
でも同程度の投影寸法で、高さが0.5mmといった極
めて小型の磁電変換素子が簡便な方法により実現可能に
なった。
【0016】本発明の磁電変換素子における半導体装置
を構成する、磁気に感ずる半導体薄膜としてはインジウ
ムアンチモン、ガリウム砒素、インジウム砒素等の化合
物半導体あるいは(インジウム、ガリウム)−(アンチ
モン、砒素)の3元系または4元系化合物半導体薄膜か
ら選択できる。いわゆる量子効果素子も使用できる。こ
れらの化合物半導体薄膜は種々の基板上に形成される
が、その基板としてはシリコン、ガリウム砒素等の化合
物半導体基板、石英等のガラス基板、サファイア等の無
機基板を使用することができる。
【0017】より高い感度の半導体装置は、高透磁率磁
性体、その上に形成されパターニングされた感磁部と電
極部を有する半導体薄膜、さらにその上に載せられた、
ほぼ直方体の磁気集束用磁性体チップからなるサンドイ
ッチ構造をなしている。例えば、特公昭51−4523
4号公報には、移動度の高い半導体薄膜をこの構造体に
するための方法が示されている。すなわち、雲母等の結
晶性基板上に化合物半導体薄膜を形成し、所望のパター
ニングを施した後、この半導体薄膜をエポキシ樹脂等の
接着剤を用いて高透磁率磁性体に接着し、その後、結晶
性基板を除去し、次いで、半導体薄膜の感磁部の上に磁
気集束用磁性体を載せることによって上記の積層構造の
半導体装置を形成する方法である。このような半導体装
置は、本発明の小型で高感度の磁電変換素子を作るのに
好適である。この際、高透磁率磁性体基板および磁気集
束用チップの材料としては、パーマロイ、鉄珪素合金、
MnZnフェライト等の高透磁率フェライト、あるいは
その他の高透磁率材料を用いることができる。その中
で、切断のし易さ、価格の安いこと等の理由から高透磁
率フェライトが好適なものとして利用できる。
【0018】上記手法のうち、感磁部および電極部のパ
ターニングは従来の組立方法である金線ボンディング法
をとる場合には、少なくとも3回も感光性レジストの塗
布、乾燥、パターニング、レジスト除去の工程を経ねば
ならず、生産性上ネックとなっているのが現状である。
本発明によると、導電性樹脂により外部電極に接続され
る構造になるので、大幅な工程短縮が図られることにな
る。勿論、この手法は上記の高感度の構造体にも適用で
きる。
【0019】
【発明の実施の形態】半導体装置は、一般に多段プロセ
スを経てウェハー上に同時に多数個形成される。その
際、磁電変換素子として使用されるために、一個の素子
について一般に4つの内部電極が一括して形成される。
その内部電極に金等の金属細線を介在させないで、直接
外部電極に結線できるようにするのが本発明の一つのポ
イントである。そのようなウェハーを用意し、そのウェ
ハー上の多数個の半導体装置に多数個の内部電極を形成
する。内部電極の材質としては、Al,Cu,Pd等の
金属が適用される。その形成方法としては、メッキや蒸
着等が適用できる。内部電極のパターンをそのまま外部
電極につながるためのパターンにするのが本発明の他の
ポイントである。そのために、金属電極上に第1の導電
性樹脂層を形成する。例えば、導電性樹脂を印刷でウェ
ハー上に刷り込む形態や、あるいはいわゆるリフトオフ
法を利用して導電性樹脂層を付与する形態がとられる。
その際、隣り合う素子の内部電極に跨るように形成する
のがより好ましい形態である。感磁部のパターニングを
するためのエッチング工程は電極形成の前あるいは後に
行われる。そのような内部電極の上に導電性樹脂を0.
02mm以上の厚みに形成する。この厚みが0.02m
m未満であると下記のような問題が生じる。すなわち、
素子の完成後、素子を基板に実装する際に、ハンダによ
り電極部を接続するが、ハンダの溶融時に導電性物体が
ハンダに食われ、断線につながる場合がある。また、後
述する表面感磁部側に形成される樹脂が薄くなることに
より、温度湿度ストレスに対する信頼性が低下する。従
って、導電性樹脂層の厚みは0.02mm以上が実用上
好ましい厚みである。また、この段階あるいはその前の
段階で金属酸化物やガラスのような絶縁物を少なくとも
感磁部の上に積層してより信頼性の向上をはかるよう
な、いわゆるパッシベーション層を設けることもでき
る。
【0020】本発明に使用できる導電性樹脂としてはC
u、Ag、Pdあるいはそれらの混合金属粉末がエポキ
シ樹脂、ポリイミド樹脂、イミド変性エポキシ樹脂等の
熱硬化性樹脂あるいは、フェノキシ樹脂、ポリアミド樹
脂、ポリスチレン、ポリスルホン、ポリウレタン樹脂、
ポリビニルアセテート等の熱可塑性樹脂に分散された多
くの導電性樹脂の中から選択できる。
【0021】いわゆる異方導電性樹脂も好適に使用でき
る。この第1の導電性樹脂層の形成にはポッティング法
等が使用できるが、スクリーン印刷法を用いるのが好ま
しい。
【0022】次いで、各半導体装置を分離するように前
記第1の導電性樹脂層を含めて基板に切り込みを入れる
工程が続く。この工程はダイシングにより行うのが簡便
である。
【0023】次いで、前記基板の裏面全面に樹脂層を形
成する工程が続く。この時使用できる樹脂としては、エ
ポキシ樹脂、ポリイミド樹脂、イミド変性エポキシ樹脂
等の熱硬化性樹脂や、フェノキシ樹脂、ポリアミド樹
脂、ポリベンツイミダゾール樹脂、ポリスチレン、ポリ
スルホン、ポリウレタン、ポリビニルアセタール、ポリ
酢酸ビニルアルコールとそのアロイ樹脂等の熱可塑性樹
脂を挙げることができる。この際、スピンコーター等の
コーターによる塗布やトランスファーモールド等のモー
ルディングによって本工程を行うことができる。あるい
は、これらの樹脂がラミネート状に付与されたフィルム
を熱圧着することによっても本工程を行うことができ
る。
【0024】次いで、前記半導体装置、内部電極および
前記第1の導電性樹脂層を覆うように樹脂層を形成する
工程が続く。樹脂は切り込みの内部にも入り込む。この
時使用できる樹脂としては、先述した裏面に樹脂層を形
成する際に用いた樹脂のうちから選択できる。裏面側の
樹脂層の形成と表面側の樹脂層の形成の順序は逆にして
も良い。
【0025】次いで、前記第1の導電性樹脂層の各電極
部分の少なくとも一部が見えるまで研磨する工程が続
く。この工程で行われる研磨には、一般の適当な粉末を
用いる研磨機あるいはグラインダーのような装置が好適
に使用できる。
【0026】次いで、表面に露出している前記第1の導
電性樹脂層を少なくともカバーするように更に第2の導
電性樹脂層を付与する工程が続く。第2の導電性樹脂層
としては、第1の導電性樹脂層に対して挙げた樹脂の中
から選択して使用できる。熱可塑性のものを用いた場
合、熱による圧着によって実装が可能となる。第2の導
電性樹脂層の形成法としては、スクリーン印刷法等が好
適に使用できる。
【0027】次のダイシング等によって、個別の磁電変
換素子になる。
【0028】上記の工程で、裏面に樹脂層を付与する以
前に基板の裏面をグラインダー等によって研磨する工程
を加えれば、より薄い磁電変換素子が製造可能となる。
またこの場合、表面側の樹脂層の付近まで(上述した切
り込みの近くまで)研磨すると側面もほぼ完全に樹脂で
覆われた磁電変換素子の形成が可能となる。この場合、
研磨工程に際し、表面側のモールド樹脂層でのみ固定す
ることになるのでよりしっかり固定するために、表面側
に後で剥がすことのできる粘着性テープを貼りつけてか
らこの工程を行うことがより好ましい。
【0029】また、上述したような各工程の前後は問わ
ない工程も当然可能である。
【0030】さらに、導電性樹脂の種類によっては、外
部基板などへの実装がよりうまくいくように、金やハン
ダ等の他の金属層を付与することが可能である。その
際、無電解メッキあるいはハンダ槽へのディッピングに
よるのが好ましい。本発明は、かくしてウェハー全体を
一括して素子化することを特長とするものである。
【0031】
【実施例】以下に図面を参照して本発明の実施例を説明
するが、本発明はこれらの実施例に限定されるものでは
ない。
【0032】(実施例1)本発明による小型の磁電変換
素子の第1の実施例の模式的断面図を図1に示す。1は
表面が酸化処理されたシリコン基板、2は半導体装置の
内部電極であり金属からなる、3は半導体装置の感磁
部、4は内部電極2上に形成された第1の導電性樹脂層
で、金属電極2と共に内部電極を構成し、かつ後述する
外部電極との接続を助ける役割を果たす。5aは基板裏
面のモールド樹脂、5bは感磁部3、金属電極2および
第1の導電性樹脂層4を覆って形成された基板表面のモ
ールド樹脂、5cは基板側面の少なくとも表面に近い側
に形成されたモールド樹脂、6は外部接続用の第2の導
電性樹脂層で、以後、外部電極という。
【0033】図1に示した磁電変換素子を作成するため
の工程を、図2〜図8を用いて説明する。図2(A)は
上記シリコン基板1上に多数個の半導体のパターンが形
成されている様子を示し、図2(B)は、内部金属電極
2,感磁部3の形状を示すための部分拡大図である。こ
のようなウェハーを次のような工程を経て作成した。直
径4インチ(10.2cm)で厚さが0.20mmのシ
リコン基板上に電子移動度20,000cm2 /V/s
ecのInSb薄膜を形成し、フォトリソグラフィーの
手法でホール素子パターンを形成した。感磁部3の長さ
は350μm、幅は170μmであった。一つのペレッ
トの大きさは0.8mm角であった。内部電極用のパター
ニングを行い、個々の半導体装置の四隅に無電解Cuメ
ッキにより内部電極2を形成した。
【0034】次いで、内部電極部分に隣り合う半導体装
置の内部電極部分と跨ってスクリーン印刷により50μ
mの厚さで第1の導電性樹脂層4を設けた。この際用い
た導電性樹脂は(株)アサヒ科学研究所製のLS−00
5Pであった。この状態の上面図を図3に示している。
【0035】次に、各半導体装置を分離するように、基
板に切り込み7を入れた状態を図4に示す。
【0036】次に、基板裏面に熱硬化性エポキシ樹脂5
aを、基板表面側に半導体装置と金属電極2と第1の導
電性樹脂層4を覆うだけの厚みに熱硬化性エポキシ樹脂
5bを、それぞれスピンコーターで塗布して硬化させた
状態の断面図を図5に示している。熱硬化性エポキシ樹
脂5bは上述した切り込み内にも入り込んでいる。
【0037】次いで、第1の導電性樹脂層4の少なくと
も一部が露出するまで表面を研磨した。その状態の断面
図を図6に示す。
【0038】次いで、表面に露出した第1の導電性樹脂
層4の位置に第2の導電性樹脂層6をスクリーン印刷に
よって形成した。第2の導電性樹脂層6としては、第1
の導電性樹脂層4と同じものを用いた。この状態の断面
図を図7に示す。
【0039】最後に、前述した切り込み内の、図8に矢
印で示す切断線8に沿って、0.05μm幅のブレード
を使用しダイシングによって個別の磁電変換素子に分離
した。このようにして得られた磁電変換素子は図1に示
すものである。本実施例のホール素子の寸法は、0.9
mm×0.9mm角で、厚さが0.30mmであった。
【0040】この磁電変換素子は、上述したように、内
部電極上に第1の導電性樹脂層が形成され、第1の導電
性樹脂層と電気的に接続するように形成された第2の導
電性樹脂層が、素子の表面に露出しており、その基板表
面における露出部分が外部電極となるようにしたので、
実装時における実装の良否の判定を、素子を破壊せずに
顕微鏡などの光学手段によって行うことができる。
【0041】(実施例2)本発明の第2の実施例とし
て、樹脂でほぼ完全に覆われた高感度磁電変換素子の模
式的断面図を図9に示す。11は高透磁率フェライト基
板、12は半導体装置の内部電極で金属からなる、13
は半導体装置の感磁部、14は内部電極上に形成された
第1の導電性樹脂層で、金属電極12と共に内部電極を
構成し、かつ後述する外部電極との接続を助ける役割を
果たす。15aは基板裏面のモールド樹脂、15bは感
磁部13、金属電極12および第1の導電性樹脂層14
を覆って形成された基板表面のモールド樹脂、16は外
部接続用の導電性樹脂層で、以後、外部電極という。1
7は磁気集束用チップである。
【0042】図9に示した磁電変換素子を作成するため
の工程を、図10〜図17を用いて説明する。
【0043】図10(A)はフェライト基板11上に多
数個の半導体装置のパターンが形成されている様子を示
し、図10(B)は、内部電極12、感磁部13の形状
を示すための部分拡大図を示してある。このようなウェ
ハーを次のような工程を経て作成した。高透磁率フェラ
イト上に半導体薄膜によるホール素子パターンを形成す
るには以下のような方法で行った。まず、劈開した雲母
を蒸着基板にして、初めにIn過剰のInSb薄膜を蒸
着により形成し、次いで過剰のInと化合物を形成する
Sbを過剰に蒸着する方法によって移動度45,000
cm2 /V/secのInSb薄膜を形成した。次に、
50mm角で厚み0.3mmのMnZnフェライトから
なる高透磁率フェライトを準備し、上記のInSb薄膜
上にポリイミド樹脂を滴下し、高透磁率フェライトをそ
の上に重ね、重石を置いて200℃で12時間放置し
た。次に室温に戻し、雲母を剥ぎ取って高透磁率フェラ
イト上にInSb薄膜が担持された構造体を作成した。
次いで、このInSb薄膜上に、フォトリソグラフィー
の手法で多数のホール素子パターンを同時に形成した。
それぞれの感磁部13の長さは350μm、幅は170
μmであった。感磁部への配線および内部電極として無
電解メッキによりCu層を形成し、次いで、内部電極部
分の上に隣り合う半導体装置の内部電極と跨るように第
1の導電性樹脂層14をスクリーン印刷により形成し
た。この際用いた導電性樹脂は(株)アサヒ化学研究所
製のLS−005Pであった。一つのペレットの大きさ
(一つのホール素子パターンおよび四つの内部電極が担
持されている高透磁率フェライトの寸法)は0.8mm
角であった。
【0044】次に、特公平7−13987号公報に記載
の方法によって、厚みが0.1mmで、一辺の長さが3
50μmの直方体の高透磁率フェライトチップ17を半
導体装置の感磁部13の上に、シリコーン樹脂を接着剤
として載せた。この状態の上面図を図11に示す。
【0045】このフェライト基板11の裏面に熱硬化性
エポキシ樹脂15aを塗布、乾燥した。この状態の断面
図を図12に示す。
【0046】次に、各半導体装置を分離するように、基
板11の裏面の樹脂15aが見えるまで切り込み18を
入れた状態を図13に示す。切り込みの幅は0.2mm
であった。
【0047】次に、半導体装置および金属電極12と第
1の導電性樹脂層14、さらに切り込み部18を覆うだ
けの厚みに熱硬化性エポキシ樹脂をポッティングして硬
化させた状態の断面図を図14に示している。15bお
よび15cはこのようにして形成された基板表面側およ
び切り込みの内部の樹脂層を示している。
【0048】次いで、第1の導電性樹脂層14の少なく
とも一部が露出するまで表面を研磨した。その状態の断
面図を図15に示す。
【0049】次いで、基板表面の第1の導電性樹脂層1
4の表面露出部分をカバーする位置に第2の導電性樹脂
層16をスクリーン印刷によって形成した。第2の導電
性樹脂層16としては、第1の導電性樹脂層14と同じ
ものを用いた。この状態を図16に示す。
【0050】最後に、前述した切り込み内の、図17に
矢印19で示す切断線19に沿って、0.05μm幅の
ブレードを使用しダイシングソーによって個別の磁電変
換素子に分離した。
【0051】このようにして得られた磁電変換素子は図
9に示すものである。本実施例のホール素子の寸法は、
0.9mm×0.9mm角で、厚さが0.45mmであ
った。感度も1V、0.05Tの条件で200mVと極
めて高いものであった。
【0052】なお、実施例1に示した素子においても、
実施例2と同様に、基板裏面に絶縁性樹脂層を形成した
後、基板に切り込みを入れ、基板表面に樹脂層を形成す
ることによって、外部電極を除く全体が樹脂で覆われた
素子とすることができることは勿論である。
【0053】以上の実施例ではホール素子を例にして説
明してきたが、本発明の概念および製造方法は他の磁電
変換素子である半導体MRや強磁性体MR、GMRにも
適用できるのはもちろんである。
【0054】
【発明の効果】以上説明したように、本発明によれば、
基板上に磁気に感ずる半導体薄膜と内部電極を備え、こ
の内部電極上に第1の導電性樹脂層が形成され、第1の
導電性樹脂層と電気的に接続するように形成された第2
の導電性樹脂層が、素子の表面に露出しており、その基
板表面における露出部分が外部電極となるようにしたの
で、実装時における実装の良否の判定を素子を破壊せず
に行うことができ、かつ、極めて小型の磁電変換素子を
得ることができる。
【0055】さらに、本発明の製造方法によれば、基板
上の多数個の半導体装置に一括して外部電極を形成する
ことができ、また、極めて簡単な操作で内部パターンも
形成できるので、効率的に磁電変換素子を製造すること
ができる。
【図面の簡単な説明】
【図1】本発明による磁電変換素子の一実施例の模式的
断面図である。
【図2】図1に示した実施例の製造方法の工程図であ
り、フェライト基板上に内部電極と感磁部を多数個形成
した状態を示す図である。
【図3】図1に示した実施例の製造方法の工程図であ
り、内部電極上に第1の導電性樹脂層を形成した状態を
示す図である。
【図4】図1に示した実施例の製造方法の工程図であ
り、半導体装置を分離して基板に切り込みを入れた状態
を示す図である。
【図5】図1に示した実施例の製造方法の工程図であ
り、半導体装置の基板の表裏面を樹脂層で覆った状態を
示す図である。
【図6】図1に示した実施例の製造方法の工程図であ
り、基板表面の第1の導電性樹脂層の少なくとも一部が
露出するまで研磨した状態を示す図である。
【図7】図1に示した実施例の製造方法の工程図であ
り、基板表面の樹脂層の所定位置に第2の導電性樹脂層
を形成した状態を示す図である。
【図8】図1に示した実施例の製造方法の工程図であ
り、ウェハーを個別に磁電変換素子に切断する様子を示
す図である。
【図9】本発明による磁電変換素子の他の実施例の模式
的断面図である。
【図10】図9に示した実施例の製造方法の工程図であ
り、フェライト基板上に内部電極と感磁部を多数個形成
した状態を示す図である。
【図11】図9に示した実施例の製造方法の工程図であ
り、内部電極上に第1の導電性樹脂層を形成した状態を
示す図である。
【図12】図9に示した実施例の製造方法の工程図であ
り、基板の裏面に熱硬化性樹脂層を形成した状態を示す
図である。
【図13】図9に示した実施例の製造方法の工程図であ
り、半導体装置を分離して基板の裏面の樹脂層が見える
まで切り込みを入れる状態を示す図である。
【図14】図9に示した実施例の製造方法の工程図であ
り、基板表面と切り込み部に樹脂層を形成した状態を示
す図である。
【図15】図9に示した実施例の製造方法の工程図であ
り、基板表面を第1の導電性樹脂層の少なくとも一部が
露出するまで研磨した状態を示す図である。
【図16】図9に示した実施例の製造方法の工程図であ
り、基板表面側の樹脂層の所定位置に第2の導電性樹脂
層を形成した状態を示す図である。
【図17】ウェハーを個別の磁電変換素子に切断する様
子を示す図である。
【図18】従来の磁電変換素子の断面図である。
【符号の説明】
1 シリコン基板 2 内部電極 3 感磁部(半導体薄膜) 4 第1の導電性樹脂層 5a,5b,5c 樹脂層 6 第2の導電性樹脂(外部電極) 7 切り込み 8 切断線 11 フェライト基板 12 内部電極 13 感磁部(半導体薄膜) 14 第1の導電性樹脂層 15a,15b,15c 樹脂層 16 第2の導電性樹脂(外部電極) 17 磁気集束用チップ 18 切り込み 19 切断線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久良木 薫 宮崎県延岡市旭町6丁目4100番地 旭化成 電子株式会社内 (72)発明者 松居 雄毅 東京都千代田区有楽町1丁目1番2号 旭 化成電子株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上に磁気に感ずる半導体薄膜と内部
    電極を備えた半導体装置を有する磁電変換素子におい
    て、前記内部電極は金属からなり、該内部電極の上に第
    1の導電性樹脂層が形成されており、前記内部電極は前
    記第1の導電性樹脂層を介して外部電極である第2の導
    電性樹脂層と電気的に導通しており、かつ基板の裏面全
    面と基板表面の前記第1の導電性樹脂層を介して外部に
    導通する部分以外の部分および基板側面の少なくとも一
    部が樹脂で覆われていることを特徴とする小型磁電変換
    素子。
  2. 【請求項2】 前記基板が高透磁率磁性体であり、前記
    磁気に感ずる半導体薄膜の感磁部が高透磁率磁性体によ
    って挟まれていることを特徴とする請求項1に記載の小
    型磁電変換素子。
  3. 【請求項3】 基板表面に形成された磁気に感ずる半導
    体薄膜上に最終の小型磁電変換素子のパターン状に多数
    個の内部電極を形成して多数個の半導体装置を一括して
    形成する工程、前記内部電極部分に隣り合う半導体装置
    の内部電極部分に跨って第1の導電性樹脂層を形成する
    工程、各半導体装置を分離するように前記第1の導電性
    樹脂層を含めて基板に切り込みを入れる工程、前記基板
    の裏面全面および前記半導体装置、内部電極および前記
    第1の導電性樹脂層を覆うように絶縁性の樹脂層を形成
    する工程、前記第1の導電性樹脂層の各電極部分の少な
    くとも一部が見えるまで研磨する工程、表面に露出して
    いる前記第1の導電性樹脂層を少なくともカバーするよ
    うに第2の導電性樹脂層を付与する工程、および前記切
    り込み部に沿って前記基板裏面の樹脂層を含めて半導体
    装置を個別に切断して多数個の磁電変換素子を個別化す
    る工程を有することを特徴とする小型磁電変換素子の製
    造方法。
  4. 【請求項4】 基板表面に形成された磁気に感ずる半導
    体薄膜上に最終の小型磁電変換素子のパターン状に多数
    個の内部電極を形成して多数個の半導体装置を一括して
    形成する工程、前記内部電極部分に隣り合う半導体装置
    の内部電極部分に跨って第1の導電性樹脂層を形成する
    工程、前記基板の裏面全面に絶縁性の樹脂層を形成する
    工程、各半導体装置を分離するように前記第1の導電性
    樹脂層を含めて基板に切り込みを入れる工程、前記半導
    体装置、内部電極および前記第1の導電性樹脂層を覆う
    ように絶縁性の樹脂層を形成する工程、前記第1の導電
    性樹脂層の各電極部分の少なくとも一部が見えるまで研
    磨する工程、表面に露出している前記第1の導電性樹脂
    層を少なくともカバーするように第2の導電性樹脂層を
    付与する工程、および前記切り込み部に沿って前記基板
    裏面の樹脂層を含めて半導体装置を個別に切断して多数
    個の磁電変換素子を個別化する工程を有することを特徴
    とする小型磁電変換素子の製造方法。
JP27220198A 1998-09-25 1998-09-25 フェースダウン接続用小型磁電変換素子の製造方法 Expired - Fee Related JP4573368B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27220198A JP4573368B2 (ja) 1998-09-25 1998-09-25 フェースダウン接続用小型磁電変換素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27220198A JP4573368B2 (ja) 1998-09-25 1998-09-25 フェースダウン接続用小型磁電変換素子の製造方法

Publications (2)

Publication Number Publication Date
JP2000101162A true JP2000101162A (ja) 2000-04-07
JP4573368B2 JP4573368B2 (ja) 2010-11-04

Family

ID=17510518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27220198A Expired - Fee Related JP4573368B2 (ja) 1998-09-25 1998-09-25 フェースダウン接続用小型磁電変換素子の製造方法

Country Status (1)

Country Link
JP (1) JP4573368B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078161A1 (fr) * 2000-04-06 2001-10-18 Asahi Kasei Electronics Co., Ltd. Transducteur magnetoelectrique et procede de production correspondant
WO2003090289A1 (fr) * 2002-04-19 2003-10-30 Asahi Kasei Electronics Co., Ltd. Transducteur magnetoelectrique et son procede de fabrication
JP2004087850A (ja) * 2002-08-27 2004-03-18 Asahi Kasei Electronics Co Ltd 半導体デバイス
US7567078B2 (en) 2004-12-28 2009-07-28 Asahi Kasei Emd Corporation Magnetic rotation-angle sensor and angle-information processing device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577985A (en) * 1980-06-18 1982-01-16 Asahi Chem Ind Co Ltd Magnetoelectricity converting element and manufacture thereof
JPS61220346A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 半導体装置とその製造方法
JPH05299373A (ja) * 1992-04-21 1993-11-12 Sony Corp 埋め込みプラグの形成方法
JPH0713987B2 (ja) * 1985-06-21 1995-02-15 旭化成工業株式会社 高感度ホール素子の製造方法における磁気集束チップの実装方法
JPH0864725A (ja) * 1994-08-18 1996-03-08 Sony Corp 樹脂封止型半導体装置およびその製造方法
JPH0945975A (ja) * 1995-08-03 1997-02-14 Matsushita Electric Ind Co Ltd 半導体磁気センサ
JPH09330992A (ja) * 1996-06-10 1997-12-22 Ricoh Co Ltd 半導体装置実装体とその製造方法
JP2000012919A (ja) * 1998-06-24 2000-01-14 Asahi Kasei Denshi Kk 磁電変換素子とその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577985A (en) * 1980-06-18 1982-01-16 Asahi Chem Ind Co Ltd Magnetoelectricity converting element and manufacture thereof
JPS61220346A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 半導体装置とその製造方法
JPH0713987B2 (ja) * 1985-06-21 1995-02-15 旭化成工業株式会社 高感度ホール素子の製造方法における磁気集束チップの実装方法
JPH05299373A (ja) * 1992-04-21 1993-11-12 Sony Corp 埋め込みプラグの形成方法
JPH0864725A (ja) * 1994-08-18 1996-03-08 Sony Corp 樹脂封止型半導体装置およびその製造方法
JPH0945975A (ja) * 1995-08-03 1997-02-14 Matsushita Electric Ind Co Ltd 半導体磁気センサ
JPH09330992A (ja) * 1996-06-10 1997-12-22 Ricoh Co Ltd 半導体装置実装体とその製造方法
JP2000012919A (ja) * 1998-06-24 2000-01-14 Asahi Kasei Denshi Kk 磁電変換素子とその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078161A1 (fr) * 2000-04-06 2001-10-18 Asahi Kasei Electronics Co., Ltd. Transducteur magnetoelectrique et procede de production correspondant
US6724059B2 (en) 2000-04-06 2004-04-20 Asahi Kasei Electronics Co., Ltd. Magnetoelectric transducer and method for producing the same
JP4846955B2 (ja) * 2000-04-06 2011-12-28 旭化成エレクトロニクス株式会社 磁電変換素子
WO2003090289A1 (fr) * 2002-04-19 2003-10-30 Asahi Kasei Electronics Co., Ltd. Transducteur magnetoelectrique et son procede de fabrication
US7193288B2 (en) 2002-04-19 2007-03-20 Asahi Kasei Electronics Co., Ltd. Magnetoelectric transducer and its manufacturing method
CN100403572C (zh) * 2002-04-19 2008-07-16 旭化成电子材料元件株式会社 磁电变换元件及其制造方法
JP2004087850A (ja) * 2002-08-27 2004-03-18 Asahi Kasei Electronics Co Ltd 半導体デバイス
US7567078B2 (en) 2004-12-28 2009-07-28 Asahi Kasei Emd Corporation Magnetic rotation-angle sensor and angle-information processing device

Also Published As

Publication number Publication date
JP4573368B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
US7193288B2 (en) Magnetoelectric transducer and its manufacturing method
US4021767A (en) Hall element and method of manufacturing same
JP4480318B2 (ja) 複合半導体素子及びその製造方法
JP2005123383A (ja) 磁電変換素子
JP4573368B2 (ja) フェースダウン接続用小型磁電変換素子の製造方法
US5227761A (en) Magnetoresistive sensor
JP3464369B2 (ja) 薄型高感度ホール素子の製造方法
JP4410320B2 (ja) 磁電変換素子およびその製造方法
JP4723804B2 (ja) 磁電変換装置
KR100459361B1 (ko) 자전 변환 소자 및 그의 제조 방법
JP2000012919A (ja) 磁電変換素子とその製造方法
JP4467090B2 (ja) 小型磁電変換素子とその製造方法
JPH1051046A (ja) 小型ホール素子
JP3968384B2 (ja) 小型磁電変換素子の製造方法
JP4542215B2 (ja) ホール素子の製造方法
JPH10190091A (ja) 小型ホール素子
JP4807928B2 (ja) 表面実装縦型磁電変換素子
JPH11330584A (ja) 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法
JPH09331088A (ja) ホール素子
JP3018132B2 (ja) 磁気抵抗素子
US20020081779A1 (en) Device comprising an electrical circuit carried by a carrier element and method for the manufacture of such a device
JPH04367289A (ja) ホール素子およびホール素子の製造方法
JPH06318748A (ja) 磁電変換素子およびその製造方法
JPH05267748A (ja) 磁気センサ
JPH11330586A (ja) 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050907

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100817

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees