JP2011009408A - 電子部品モジュール及び製造方法 - Google Patents
電子部品モジュール及び製造方法 Download PDFInfo
- Publication number
- JP2011009408A JP2011009408A JP2009150716A JP2009150716A JP2011009408A JP 2011009408 A JP2011009408 A JP 2011009408A JP 2009150716 A JP2009150716 A JP 2009150716A JP 2009150716 A JP2009150716 A JP 2009150716A JP 2011009408 A JP2011009408 A JP 2011009408A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- flexible substrate
- hole
- connection terminal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 93
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 238000003384 imaging method Methods 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 239000010419 fine particle Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Abstract
【課題】電子部品の接続端子と配線パターンとが十分に接続される電子部品モジュール及び製造方法を提供する。
【解決手段】フレキシブル基板１１の一方の主面に表面実装用の電子部品１３の接続端子１２側を当接させた後、加熱・加圧することで電子部品１３をフレキシブル基板１１内に埋め込み、フレキシブル基板１１の他方の主面から接続端子１２まで貫通孔１４を形成し、接続端子１２から貫通孔１４を経てフレキシブル基板１１の他方の主面に導電性ペースト１５を塗布することで配線パターンを形成する。
【選択図】図１
【解決手段】フレキシブル基板１１の一方の主面に表面実装用の電子部品１３の接続端子１２側を当接させた後、加熱・加圧することで電子部品１３をフレキシブル基板１１内に埋め込み、フレキシブル基板１１の他方の主面から接続端子１２まで貫通孔１４を形成し、接続端子１２から貫通孔１４を経てフレキシブル基板１１の他方の主面に導電性ペースト１５を塗布することで配線パターンを形成する。
【選択図】図１
Description
本発明は、表面実装用の電子部品をフレキシブル基板に搭載した電子部品モジュール及び製造方法に関する。
フレキシブルディスプレーやＲＦＩＤ(radio frequency identification)タグなどの新しい用途においては、絶縁基板（プリント配線基板）上に配線パターンを印刷し、この配線パターン上に表面実装用の電子部品を直接実装して電子部品モジュールを作製する試みがなされている。
印刷による配線パターンは、導電性粒子を含んだ接着材料を塗布することにより形成されるが、一般に導電粒子はＡｇ（銀）であり、電子部品をはんだ付けにより接続する場合、はんだ中へのＡｇの拡散により過度の金属間化合物を形成することで接続部の寿命が低下したり、拡散が著しい場合は配線パターンが消失したりするなどの問題がある。
また、フレキシブルディスプレーでは、絶縁基板上に有機半導体回路を形成し、有機半導体回路からの配線を印刷により形成するが、電子部品のはんだ接続で一般に用いられるリフローによる一括加熱では、はんだ融点以上の温度までフレキシブルディスプレー全体を加熱するため、有機半導体を破損させてしまう。
さらに、異方性導電接着剤による電子部品の接続方法もあるが、接続に適する厚みや硬度を有する配線パターンを印刷により形成することは難しい。
このため、複数の貫通孔が穿設された絶縁基板と、接続電極を貫通孔に挿入又は当接させて絶縁基板の一主面に固定された表面実装用の電子部品と、絶縁基板の他主面に、その一部が表面実装用電子部品の接続端子と電気的に接触するよう形成された金属微粒子による配線パターンを形成し、金属微粒子による配線パターン上に金属めっき層を形成する技術が既に知られている（例えば、特許文献１参照。）。
しかし、特許文献１に開示された電子部品の接続方法では、たとえば１２０μｍ厚の基板を用いて、１２０μｍピッチの電子部品を実装する場合、貫通孔の幅は８０μｍ程度となり、絶縁基板の厚さと貫通孔の径との比（アスペクト比）が１以上となるため、スキージ等による印刷の場合、導電性ペーストが貫通孔内に十分に入り込まず、電子部品の接続端子との接続ができないなどの不具合が発生する。
また、インクジェット装置等による印刷でも、同様にアスペクト比が高くなることで充填不足が生じる。さらに、電子部品の接続端子間距離が短くなると、接続端子の幅が狭くなり、接続端子と絶縁基板の貫通孔との位置合わせが難しくなるという問題があった。
図９は、従来の電子部品モジュールの断面図である。
従来の電子回路モジュールでは、図９に示すように貫通孔１４の径がフレキシブル基板１１の厚さに対して十分でないときに、塗布された導電ペースト（金属微粒子）１５ａが接続端子１２の面まで十分に埋まらずに回路が導通しないという問題が生じる。
また、貫通孔１４を形成したフレキシブル基板１１と電子部品１３とを当接する際、狭い端子間距離（ピッチ）では、接続端子１２の面積が小さくなるため、位置ずれにより導電性ペースト１５が接続端子１２と接触せずに回路が導通しないという問題が生じる。
従来の電子回路モジュールでは、図９に示すように貫通孔１４の径がフレキシブル基板１１の厚さに対して十分でないときに、塗布された導電ペースト（金属微粒子）１５ａが接続端子１２の面まで十分に埋まらずに回路が導通しないという問題が生じる。
また、貫通孔１４を形成したフレキシブル基板１１と電子部品１３とを当接する際、狭い端子間距離（ピッチ）では、接続端子１２の面積が小さくなるため、位置ずれにより導電性ペースト１５が接続端子１２と接触せずに回路が導通しないという問題が生じる。
そこで、本発明の目的は、電子部品の接続端子と配線パターンとが十分に接続される電子部品モジュール及び製造方法を提供することにある。
上記課題を解決するため、請求項１記載の発明は、表面実装用の電子部品と、前記電子部品が埋め込まれ前記電子部品の接続端子の位置に貫通孔が形成されたフレキシブル基板と、前記接続端子から前記貫通孔を経て前記フレキシブル基板の表面に形成された配線パターンと、を備えたことを特徴とする。
請求項２記載の発明は、請求項１記載の発明において、前記電子部品が固体撮像素子であり、前記フレキシブル基板の絶縁体が透明であり、前記電子部品の受光面側のフレキシブル基板に光学部品が一体的に形成されていることを特徴とする。
請求項３記載の発明は、フレキシブル基板の一方の主面に表面実装用の電子部品の接続端子側を当接させた後、加熱・加圧することで前記電子部品を前記フレキシブル基板内に埋め込み、前記フレキシブル基板の他方の主面から前記接続端子まで貫通孔を形成し、前記接続端子から貫通孔を経て前記フレキシブル基板の他方の主面に導電性ペーストを塗布することで配線パターンを形成することを特徴とする。
請求項４記載の発明は、請求項３記載の発明において、前記フレキシブル基板に前記電子部品を埋め込んだ後、前記貫通孔を形成する際に、画像処理によって前記貫通孔の位置を補正することを特徴とする。
請求項５記載の発明は、請求項４記載の発明において、前記電子部品として固体撮像素子を用い、前記フレキシブル基板として絶縁体が透明なフレキシブル基板を用い、前記フレキシブル基板の前記電子部品の受光面側に光学部品を一体的に形成することを特徴とする。
本発明によれば、フレキシブル基板内に埋め込むことで電子部品の接続端子面とフレキシブル基板の回路面との間の厚さが薄くなり、貫通孔のアスペクト比を導電性ペーストの充填に適した値にすることができ、貫通孔の形成は電子部品を埋め込んだ後に実施するため、電子部品の接続端子の位置に合わせて貫通孔を形成することができるので、電子部品の接続端子と配線パターンとが十分に接続される電子部品モジュール及び製造方法の提供を実現することができる。
＜特 徴＞
本発明は、フレキシブル基板に狭ピッチの電子部品を接続するに際し、フレキシブル基板の回路が形成される面と反対側の面に電子部品を当接させ、加熱・加圧することで電子部品をフレキシブル基板内に埋め込み、フレキシブル基板に貫通孔を形成し、導電性ペーストを塗布（印刷）することを特徴とする。
本発明は、フレキシブル基板に狭ピッチの電子部品を接続するに際し、フレキシブル基板の回路が形成される面と反対側の面に電子部品を当接させ、加熱・加圧することで電子部品をフレキシブル基板内に埋め込み、フレキシブル基板に貫通孔を形成し、導電性ペーストを塗布（印刷）することを特徴とする。
次に図を参照して本発明の実施の形態について説明する。
＜電子部品モジュールの製造方法１＞
図１（ａ）〜（ｄ）は、本発明に係る電子部品モジュールの製造方法の一実施の形態を示す工程図である。
図１(a)において、フレキシブルな樹脂シートの少なくとも一方の主面に銅箔からなる配線パターンを貼り付けたフレキシブル基板１１の一方の主面（図１（ａ）の下側の面）１１ｂに表面実装用の電子部品（例えば集積回路、抵抗、コンデンサ等が挙げられる。）１３の接続端子１２側を当接させた後、加熱・加圧装置１０ａで加熱・加圧することで電子部品１３をフレキシブル基板１１内に埋め込む。すなわち、フレキシブル基板１１の回路形成面（配線パターン形成面）とは反対側の面（図１（ａ）の下側の面）１１ｂに、電子部品１３を、接続端子１２がフレキシブル基板１１に対向するように配置する。
尚、加熱・加圧装置１０ａは、図示しない昇降手段により昇降自在な加熱・加圧ヘッド１０−１ａと、加熱・加圧ヘッド１０−１ａの真下に配置され、被加熱・加圧体を載置するステージ１０−２ａと、を有している。
＜電子部品モジュールの製造方法１＞
図１（ａ）〜（ｄ）は、本発明に係る電子部品モジュールの製造方法の一実施の形態を示す工程図である。
図１(a)において、フレキシブルな樹脂シートの少なくとも一方の主面に銅箔からなる配線パターンを貼り付けたフレキシブル基板１１の一方の主面（図１（ａ）の下側の面）１１ｂに表面実装用の電子部品（例えば集積回路、抵抗、コンデンサ等が挙げられる。）１３の接続端子１２側を当接させた後、加熱・加圧装置１０ａで加熱・加圧することで電子部品１３をフレキシブル基板１１内に埋め込む。すなわち、フレキシブル基板１１の回路形成面（配線パターン形成面）とは反対側の面（図１（ａ）の下側の面）１１ｂに、電子部品１３を、接続端子１２がフレキシブル基板１１に対向するように配置する。
尚、加熱・加圧装置１０ａは、図示しない昇降手段により昇降自在な加熱・加圧ヘッド１０−１ａと、加熱・加圧ヘッド１０−１ａの真下に配置され、被加熱・加圧体を載置するステージ１０−２ａと、を有している。
図１（ｂ）において、加熱・加圧装置１０ａで、フレキシブル基板１１を加熱・加圧しながら電子部品１３を、電子部品１３の接続端子１２と反対側の面とフレキシブル基板１１の樹脂シートの一方の主面１１ｂとが同一平面となるように埋め込む。
図１（ｃ）において、加熱・加圧装置１０ａから外した電子部品１３の接続端子１２の位置の樹脂シートに対してレーザで貫通孔１４を形成する。
図１（ｄ）において、導電性ペースト１５を貫通孔１４内に充填（塗布もしくは印刷）する。
ここで、フレキシブル基板１１の樹脂シートとしては、シート状の熱可塑性樹脂（ポリカーボネートなど）や、完全硬化前のシート状の熱硬化性樹脂（エポキシ樹脂など）が挙げられる。
導電性ペースト１５は、カーボン、銀、銅などの導電性を有する微粒子や金属ナノ粒子を、粘性を有する樹脂からなるバインダに混ぜたペーストである。導電性ペースト１５には加熱により硬化する熱硬化式、自然乾燥により硬化する蒸乾式、紫外線照射により硬化する紫外線硬化式がある。
導電性ペースト１５の塗布（印刷）方法は、インクジェットやマスク印刷により行われる。また、導電性ペースト１５を貫通孔１４に塗布した後、めっき処理により導電層を積層してもよい。
導電性ペースト１５は、カーボン、銀、銅などの導電性を有する微粒子や金属ナノ粒子を、粘性を有する樹脂からなるバインダに混ぜたペーストである。導電性ペースト１５には加熱により硬化する熱硬化式、自然乾燥により硬化する蒸乾式、紫外線照射により硬化する紫外線硬化式がある。
導電性ペースト１５の塗布（印刷）方法は、インクジェットやマスク印刷により行われる。また、導電性ペースト１５を貫通孔１４に塗布した後、めっき処理により導電層を積層してもよい。
＜電子部品モジュールの製造方法２＞
図２（ａ）〜（ｄ）は、本発明に係る電子部品モジュールの製造方法の他の実施の形態を示す工程図である。
図２（ａ）〜（ｄ）に示した実施の形態の図１（ａ）〜（ｄ）に示した実施の形態との相違点は、目的のアスペクト比にするため、電子部品１３をフレキシブル基板１１内に完全に埋め込まないようにした点である。
この場合、加熱・加圧装置１０ｂのステージ１０−２ｂにフレキシブル基板１１の厚さに対して所望する値（電子部品１３の厚さ＋所望残基板厚−フレキシブル基板１１厚）だけ電子部品１１が収容できる空間（凹部）を設ける必要がある。
図２（ａ）〜（ｄ）は、本発明に係る電子部品モジュールの製造方法の他の実施の形態を示す工程図である。
図２（ａ）〜（ｄ）に示した実施の形態の図１（ａ）〜（ｄ）に示した実施の形態との相違点は、目的のアスペクト比にするため、電子部品１３をフレキシブル基板１１内に完全に埋め込まないようにした点である。
この場合、加熱・加圧装置１０ｂのステージ１０−２ｂにフレキシブル基板１１の厚さに対して所望する値（電子部品１３の厚さ＋所望残基板厚−フレキシブル基板１１厚）だけ電子部品１１が収容できる空間（凹部）を設ける必要がある。
図２（ａ）〜（ｄ）に示した工程図に基づく製造方法自体は図１（ａ）〜（ｄ）と同様のため、説明は省略する。
図３は、電子部品と接続したフレキシブル基板に貫通孔を形成する装置についての説明図である。
フレキシブル基板に貫通孔を形成する装置は、例えばＸ−Ｙロボット２１に貫通孔形成用のレーザ装置及び撮影装置２０を搭載している。
撮影装置としてのカメラは、対象とするフレキシブル基板の絶縁シートの材質によって異なる。絶縁シートが透明性の高い材質であれば可視光用のカメラでよく、光透過性のない基板であれば装置下面に図示しないＸ線源を配置し、Ｘ線撮影が可能な撮像装置を用いるようにしてもよい。
フレキシブル基板に貫通孔を形成する装置は、例えばＸ−Ｙロボット２１に貫通孔形成用のレーザ装置及び撮影装置２０を搭載している。
撮影装置としてのカメラは、対象とするフレキシブル基板の絶縁シートの材質によって異なる。絶縁シートが透明性の高い材質であれば可視光用のカメラでよく、光透過性のない基板であれば装置下面に図示しないＸ線源を配置し、Ｘ線撮影が可能な撮像装置を用いるようにしてもよい。
＜フレキシブル基板への貫通孔の形成について＞
図４（ａ）、（ｂ）は、本発明に係る電子部品モジュールの電子部品と接続したフレキシブル基板に貫通孔を形成するための説明図である。
図３に示した装置に、電子部品１３を埋め込んだフレキシブル基板１１を電子部品１３が搭載された面とは反対側の面を上面として配置し、撮像装置により電子部品１３の端子位置を撮像し、画像処理により接続端子１２の位置を計測する。
計測された接続端子１２の位置情報に基づきレーザ装置で貫通孔１４を形成する（図４（ａ））。
図４（ａ）、（ｂ）は、本発明に係る電子部品モジュールの電子部品と接続したフレキシブル基板に貫通孔を形成するための説明図である。
図３に示した装置に、電子部品１３を埋め込んだフレキシブル基板１１を電子部品１３が搭載された面とは反対側の面を上面として配置し、撮像装置により電子部品１３の端子位置を撮像し、画像処理により接続端子１２の位置を計測する。
計測された接続端子１２の位置情報に基づきレーザ装置で貫通孔１４を形成する（図４（ａ））。
さらに、電子部品１３の接続端子１２の位置測定結果を元に、後述する導電性ペースト１５による配線およびフレキシブルディスプレー等の回路形成の位置合わせ用のアライメントマーク１７を形成する（図４（ｂ））。
＜電子部品モジュール１＞
次に、本発明に係る電子部品モジュールの一例について述べる。
図５（ａ）は、フレキシブル基板における電子部品と反対側の面からの透視図であり、図５（ｂ）は、電子部品が接続されたフレキシブル基板の断面図である。
フレキシブル基板１１に貫通孔１４を形成した後、アライメントマーク１７を基準として図示しない電子回路を形成する。
電子回路からの配線パターン１８と電子部品１３の接続端子１２とは、アライメントマーク１７を基準として印刷（インクジェットやマスク印刷）により導電性ペースト１５で接続される。導電性ペースト１５は図５（ｂ）に示すように貫通孔１４にも充填される。
次に、本発明に係る電子部品モジュールの一例について述べる。
図５（ａ）は、フレキシブル基板における電子部品と反対側の面からの透視図であり、図５（ｂ）は、電子部品が接続されたフレキシブル基板の断面図である。
フレキシブル基板１１に貫通孔１４を形成した後、アライメントマーク１７を基準として図示しない電子回路を形成する。
電子回路からの配線パターン１８と電子部品１３の接続端子１２とは、アライメントマーク１７を基準として印刷（インクジェットやマスク印刷）により導電性ペースト１５で接続される。導電性ペースト１５は図５（ｂ）に示すように貫通孔１４にも充填される。
尚、貫通孔１４を導電性ペースト１５により埋めた後に、貫通孔１４上の導電性ペースト１５に重なるように、めっき処理で配線パターンを形成してもよい。
このような電子部品モジュールにおいても、電子部品の接続端子と配線パターンとが十分に接続される。
このような電子部品モジュールにおいても、電子部品の接続端子と配線パターンとが十分に接続される。
＜電子部品モジュール２＞
次に、本発明に係る電子部品モジュールの他の一例について述べる。
図６（ａ）は、フレキシブル基板における電子部品と反対側の面から見た透視図であり、図６（ｂ）は、電子部品が接続されたフレキシブル基板の断面図である。
電子回路からの配線パターン１８と貫通孔１４との位置ずれを補正するために導電性ペースト１５を屈曲させている。
次に、本発明に係る電子部品モジュールの他の一例について述べる。
図６（ａ）は、フレキシブル基板における電子部品と反対側の面から見た透視図であり、図６（ｂ）は、電子部品が接続されたフレキシブル基板の断面図である。
電子回路からの配線パターン１８と貫通孔１４との位置ずれを補正するために導電性ペースト１５を屈曲させている。
電子部品１３の個数が複数となる場合、個々の電子部品１３の位置は部品埋め込みの精度範囲で個々にずれる。貫通孔１４と電子回路の配線位置とをカメラ等で撮影して計測した後、計測データに基づき、印刷（インクジェット等）の描画用データを作成し、作成されたデータに基づき導電性ペースト１５を塗布・充填させる。
このような電子部品モジュールにおいても、電子部品の接続端子と配線パターンとが十分に接続される。
このような電子部品モジュールにおいても、電子部品の接続端子と配線パターンとが十分に接続される。
＜電子部品モジュール３＞
次に、本発明に係る電子部品モジュールの他の一例について述べる。
図７は、本発明に係る電子部品モジュールの断面図の一例である。
同図に示す電子部品モジュールは、加熱・加圧によりフレキシブル基板１１に埋め込んだ電子部品１３の背面（露出面）から、樹脂１９で電子部品１３を被覆したものである。
このように樹脂１９で被覆することにより、電子部品１３の背面がフレキシブル基板１１から表出せず、取扱い等による電子部品１３の破損を防止することができる。
次に、本発明に係る電子部品モジュールの他の一例について述べる。
図７は、本発明に係る電子部品モジュールの断面図の一例である。
同図に示す電子部品モジュールは、加熱・加圧によりフレキシブル基板１１に埋め込んだ電子部品１３の背面（露出面）から、樹脂１９で電子部品１３を被覆したものである。
このように樹脂１９で被覆することにより、電子部品１３の背面がフレキシブル基板１１から表出せず、取扱い等による電子部品１３の破損を防止することができる。
＜電子部品モジュールの製造方法３＞
図８（ａ）〜（ｃ）は、本発明に係る電子部品モジュールの製造方法の他の実施の形態を示す工程図である。
図８（ａ）〜（ｃ）に示した実施の形態の図１（ａ）〜（ｄ）に示した実施の形態との相違点は、フレキシブル基板への電子部品の埋め込みの際に光学部品を同時に形成する点である。
図８（ａ）〜（ｃ）は、本発明に係る電子部品モジュールの製造方法の他の実施の形態を示す工程図である。
図８（ａ）〜（ｃ）に示した実施の形態の図１（ａ）〜（ｄ）に示した実施の形態との相違点は、フレキシブル基板への電子部品の埋め込みの際に光学部品を同時に形成する点である。
図８（ａ）において、フレキシブル基板１１における電子部品１１を埋め込む面とは反対面側の面に対し、加熱・加圧装置１０ｃに、光学部品としてのレンズ１１ａの形状を持たせた加熱・加圧ヘッド１０−１ｃを用いる。
図８（ｂ）において、加熱・加圧装置１０ｃで、フレキシブル基板１１を加熱・加圧しながら電子部品１１をフレキシブル基板１１の樹脂シートに埋め込む。埋め込みと同時に加熱・加圧ヘッド１０−１ｃのレンズ型内にフレキシブル基板１１の樹脂が流れ込み、レンズ１１ａが形成される。
図８（ｃ）において、貫通孔１４及び導電性ペースト１５を塗布（印刷）することにより、電子部品モジュールが得られる。これにより、固体撮像素子等の電子部品１１の受光面上にレンズ１１ａやフィルタ（偏光フィルタ等の形状により機能が発現されるもの）を樹脂で形成することが可能となる。
図８（ｂ）において、加熱・加圧装置１０ｃで、フレキシブル基板１１を加熱・加圧しながら電子部品１１をフレキシブル基板１１の樹脂シートに埋め込む。埋め込みと同時に加熱・加圧ヘッド１０−１ｃのレンズ型内にフレキシブル基板１１の樹脂が流れ込み、レンズ１１ａが形成される。
図８（ｃ）において、貫通孔１４及び導電性ペースト１５を塗布（印刷）することにより、電子部品モジュールが得られる。これにより、固体撮像素子等の電子部品１１の受光面上にレンズ１１ａやフィルタ（偏光フィルタ等の形状により機能が発現されるもの）を樹脂で形成することが可能となる。
以上において、本実施の形態によれば、フレキシブル基板の回路が形成される面と反対側の面に電子部品を当接させ、加熱・加圧することで電子部品をフレキシブル基板内に埋め込み、フレキシブル基板に貫通孔を形成し、導電性ペーストを塗布（印刷）することで電子部品モジュールが得られる。
また、電子部品をフレキシブル基板内に埋め込むことで電子部品の端子面とフレキシブル基板の回路面との間の厚さが薄くなり、貫通孔のアスペクト比を導電性ペーストの充填に適した値にすることができる。例えば、１２０μｍ厚の基板を用いて１２０μｍピッチの部品を実装する場合、貫通孔の幅は８０μｍ程度となるが、電子部品を埋め込み、残り厚を４０μｍとすることで、基板残り厚と貫通孔径との比は０．５となり、充填不具合を起こす１．０以下とすることができる。また貫通孔の形成は電子部品を埋め込んだ後に行うため、電子部品の接続端子の位置に合わせて貫通孔を形成することができあけられるので電子部品の接続端子と配線パターンとが十分に接続される。
また、電子部品をフレキシブル基板内に埋め込むことで電子部品の端子面とフレキシブル基板の回路面との間の厚さが薄くなり、貫通孔のアスペクト比を導電性ペーストの充填に適した値にすることができる。例えば、１２０μｍ厚の基板を用いて１２０μｍピッチの部品を実装する場合、貫通孔の幅は８０μｍ程度となるが、電子部品を埋め込み、残り厚を４０μｍとすることで、基板残り厚と貫通孔径との比は０．５となり、充填不具合を起こす１．０以下とすることができる。また貫通孔の形成は電子部品を埋め込んだ後に行うため、電子部品の接続端子の位置に合わせて貫通孔を形成することができあけられるので電子部品の接続端子と配線パターンとが十分に接続される。
＜効 果＞
接続端子間距離（ピッチ）が狭い電子部品であっても、フレキシブル基板の貫通孔に確実に導電性ペースト（金属微粒子）を塗布し、電子部品の接続端子に接続することができる。
フレキシブル基板に接続端子間距離（ピッチ）が狭い電子部品を、接続端子と絶縁基板の貫通孔の位置を高い精度であわせ、貫通孔内に確実に導電性ペースト（金属微粒子）を塗布することができる。
貫通孔と接続端子との位置合わせの精度を向上させることができる。
接続端子間距離（ピッチ）が狭い電子部品であっても、フレキシブル基板の貫通孔に確実に導電性ペースト（金属微粒子）を塗布し、電子部品の接続端子に接続することができる。
フレキシブル基板に接続端子間距離（ピッチ）が狭い電子部品を、接続端子と絶縁基板の貫通孔の位置を高い精度であわせ、貫通孔内に確実に導電性ペースト（金属微粒子）を塗布することができる。
貫通孔と接続端子との位置合わせの精度を向上させることができる。
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
＜その他＞
特許文献１に記載の発明には、絶縁基板上の回路パターンに、直接表面実装用電子部品を接続した電子部品モジュールにおける上述した問題を解決すべくなされたもので、半田などの熱融解型接続部材を使用することなく、貫通スルーホールによる層間接続も同時に達成できる信頼性の高い電極接続を達成できる電子部品モジュールおよびその製造方法を提供することを目的としている。また、特許文献１に記載の発明は、複数の貫通孔が穿設された絶縁基板と、接続電極を貫通孔に挿入又は当接させて絶縁基板の一主面に固定された表面実装用電子部品と、絶縁基板の他主面に、その一部が表面実装用電子部品の接続電極と電気的に接触するよう形成された金属微粒子による回路パターンと、金属微粒子による回路パターン上に形成された金属めっき層とを有する電子部品モジュール及びその製造方法が開示されている。
特許文献１に記載の発明には、絶縁基板上の回路パターンに、直接表面実装用電子部品を接続した電子部品モジュールにおける上述した問題を解決すべくなされたもので、半田などの熱融解型接続部材を使用することなく、貫通スルーホールによる層間接続も同時に達成できる信頼性の高い電極接続を達成できる電子部品モジュールおよびその製造方法を提供することを目的としている。また、特許文献１に記載の発明は、複数の貫通孔が穿設された絶縁基板と、接続電極を貫通孔に挿入又は当接させて絶縁基板の一主面に固定された表面実装用電子部品と、絶縁基板の他主面に、その一部が表面実装用電子部品の接続電極と電気的に接触するよう形成された金属微粒子による回路パターンと、金属微粒子による回路パターン上に形成された金属めっき層とを有する電子部品モジュール及びその製造方法が開示されている。
特許文献１に記載の発明と本願発明とは絶縁基板に貫通孔を形成し、電子部品を背面に当接して接着させ、導電金属微粒子を塗布（印刷）する点では一見類似している。
しかし、特許文献１に記載の発明は、位置合わせが難しくなる点、絶縁基板の厚さと貫通孔の径の比（アスペクト比）が高くなるため、貫通孔内に金属微粒子が塗布されない不具合が発生するという問題は解消できていない点で本願発明とは相違する。
しかし、特許文献１に記載の発明は、位置合わせが難しくなる点、絶縁基板の厚さと貫通孔の径の比（アスペクト比）が高くなるため、貫通孔内に金属微粒子が塗布されない不具合が発生するという問題は解消できていない点で本願発明とは相違する。
本発明は、フレキシブル基板を用いた電子機器に利用することができる。
１０ａ、１０ｂ、１０ｃ 加熱・加圧装置
１０−１ａ、１０−１ｂ、１０−１ｃ 加熱・加圧ヘッド
１０−２ａ、１０−２ｂ、１０−２ｃ ステージ
１１ フレキシブル基板
１１ａ レンズ
１２ 接続端子
１３ 電子部品
１４ 貫通孔
１５ 導電性ペースト
１７ アライメントマーク
１８ 配線パターン
２０ レーザ及び撮影装置
２１ Ｘ−Ｙロボット
１０−１ａ、１０−１ｂ、１０−１ｃ 加熱・加圧ヘッド
１０−２ａ、１０−２ｂ、１０−２ｃ ステージ
１１ フレキシブル基板
１１ａ レンズ
１２ 接続端子
１３ 電子部品
１４ 貫通孔
１５ 導電性ペースト
１７ アライメントマーク
１８ 配線パターン
２０ レーザ及び撮影装置
２１ Ｘ−Ｙロボット
Claims (5)
- 表面実装用の電子部品と、
前記電子部品が埋め込まれ前記電子部品の接続端子の位置に貫通孔が形成されたフレキシブル基板と、
前記接続端子から前記貫通孔を経て前記フレキシブル基板の表面に形成された配線パターンと、
を備えたことを特徴とする電子部品モジュール。 - 前記電子部品が固体撮像素子であり、前記フレキシブル基板の絶縁体が透明であり、前記電子部品の受光面側のフレキシブル基板に光学部品が一体的に形成されていることを特徴とする請求項１記載の電子部品モジュール。
- フレキシブル基板の一方の主面に表面実装用の電子部品の接続端子側を当接させた後、加熱・加圧することで前記電子部品を前記フレキシブル基板内に埋め込み、
前記フレキシブル基板の他方の主面から前記接続端子まで貫通孔を形成し、
前記接続端子から貫通孔を経て前記フレキシブル基板の他方の主面に導電性ペーストを塗布することで配線パターンを形成することを特徴とする電子部品モジュールの製造方法。 - 前記フレキシブル基板に前記電子部品を埋め込んだ後、前記貫通孔を形成する際に、画像処理によって前記貫通孔の位置を補正することを特徴とする請求項３記載の電子部品モジュールの製造方法。
- 前記電子部品として固体撮像素子を用い、前記フレキシブル基板として絶縁体が透明なフレキシブル基板を用い、前記フレキシブル基板の前記電子部品の受光面側に光学部品を一体的に形成することを特徴とする請求項４記載の電子部品モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009150716A JP5589314B2 (ja) | 2009-06-25 | 2009-06-25 | 電子部品モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009150716A JP5589314B2 (ja) | 2009-06-25 | 2009-06-25 | 電子部品モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011009408A true JP2011009408A (ja) | 2011-01-13 |
| JP5589314B2 JP5589314B2 (ja) | 2014-09-17 |
Family
ID=43565731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009150716A Expired - Fee Related JP5589314B2 (ja) | 2009-06-25 | 2009-06-25 | 電子部品モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5589314B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3300105A1 (de) * | 2016-09-26 | 2018-03-28 | Infineon Technologies AG | Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls |
| US11929569B2 (en) | 2018-11-30 | 2024-03-12 | Ricoh Company, Ltd. | Circuit board, method for producing circuit board, and imaging apparatus |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690568A (en) * | 1979-12-21 | 1981-07-22 | Fuji Photo Film Co Ltd | Semiconductor device for photoelectric transducer |
| JPS56103483A (en) * | 1980-01-21 | 1981-08-18 | Fuji Photo Film Co Ltd | Manufacture of semiconductor device for photoelectric conversion |
| JPS61220346A (ja) * | 1985-03-26 | 1986-09-30 | Toshiba Corp | 半導体装置とその製造方法 |
| JPH01100443U (ja) * | 1987-12-25 | 1989-07-05 | ||
| JP2000173947A (ja) * | 1998-12-07 | 2000-06-23 | Tokai Rika Co Ltd | プラスティックパッケージ |
| JP2005209689A (ja) * | 2004-01-20 | 2005-08-04 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2005268453A (ja) * | 2004-03-17 | 2005-09-29 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2005310954A (ja) * | 2004-04-20 | 2005-11-04 | Nec Corp | 半導体パッケージとその製造方法 |
| WO2009050829A1 (ja) * | 2007-10-18 | 2009-04-23 | Ibiden Co., Ltd. | 配線基板及びその製造方法 |
-
2009
- 2009-06-25 JP JP2009150716A patent/JP5589314B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690568A (en) * | 1979-12-21 | 1981-07-22 | Fuji Photo Film Co Ltd | Semiconductor device for photoelectric transducer |
| JPS56103483A (en) * | 1980-01-21 | 1981-08-18 | Fuji Photo Film Co Ltd | Manufacture of semiconductor device for photoelectric conversion |
| JPS61220346A (ja) * | 1985-03-26 | 1986-09-30 | Toshiba Corp | 半導体装置とその製造方法 |
| JPH01100443U (ja) * | 1987-12-25 | 1989-07-05 | ||
| JP2000173947A (ja) * | 1998-12-07 | 2000-06-23 | Tokai Rika Co Ltd | プラスティックパッケージ |
| JP2005209689A (ja) * | 2004-01-20 | 2005-08-04 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2005268453A (ja) * | 2004-03-17 | 2005-09-29 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2005310954A (ja) * | 2004-04-20 | 2005-11-04 | Nec Corp | 半導体パッケージとその製造方法 |
| WO2009050829A1 (ja) * | 2007-10-18 | 2009-04-23 | Ibiden Co., Ltd. | 配線基板及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3300105A1 (de) * | 2016-09-26 | 2018-03-28 | Infineon Technologies AG | Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls |
| US11929569B2 (en) | 2018-11-30 | 2024-03-12 | Ricoh Company, Ltd. | Circuit board, method for producing circuit board, and imaging apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5589314B2 (ja) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100276193B1 (ko) | 인쇄회로판,ic카드및그제조방법 | |
| US10667387B2 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
| EP0530840A1 (en) | Electric circuit board module and method for producing electric circuit board module | |
| WO2016190424A1 (ja) | 異方導電性フィルム及び接続構造体 | |
| US9647312B2 (en) | Fixing structure of cable to wiring substrate, and cable, and manufacturing method of cable | |
| JP2012079994A (ja) | 部品内蔵プリント配線板およびその製造方法 | |
| JP6032637B2 (ja) | 部品実装基板の製造システム及び製造方法 | |
| US8393076B2 (en) | Electrical connection of components | |
| JP2005223183A (ja) | 電子部品実装済基板の製造方法および電子部品実装済基板 | |
| JP5589314B2 (ja) | 電子部品モジュールの製造方法 | |
| JP6033878B2 (ja) | 部品内蔵基板の製造方法 | |
| CN208971870U (zh) | 将助焊剂添加到部件承载件的焊盘上的设备及其模板 | |
| JP4247634B2 (ja) | 電子部品実装体の製造方法、電気光学装置の製造方法 | |
| JP3254361B2 (ja) | フレキシブルプリント配線基板の製造方法 | |
| JP2005101506A (ja) | 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置 | |
| KR101396668B1 (ko) | 배선판 | |
| JP4954778B2 (ja) | 三次元電子回路装置および連結部材 | |
| JP2010243229A (ja) | プローブカード及びプローブカードの製造方法 | |
| KR101032086B1 (ko) | 솔더 범프 형성용 템플릿 및 이의 제조 방법 | |
| KR101062451B1 (ko) | 솔더 범프 형성용 템플릿 및 그 제조 방법 | |
| CN113948501A (zh) | 一种封装芯片及封装方法 | |
| KR100935973B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
| JP2005142190A (ja) | 配線基板の製造方法 | |
| CN116110806A (zh) | 封装结构及其制作方法 | |
| JP2014067973A (ja) | 接着シート付きプリント配線板とその製造方法及びそれを用いた貼り合せプリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5589314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |